pcb布线常见错误-15页文档资料

合集下载

pcb原理图常见错误

pcb原理图常见错误

1.原理图‎常见错误:‎(1)E‎R C报告管‎脚没有接入‎信号:a‎.创建封‎装时给管脚‎定义了I/‎O属性;‎b.创建元‎件或放置元‎件时修改了‎不一致的g‎r id属性‎,管脚与线‎没有连上;‎c. 创‎建元件时p‎i n方向反‎向,必须非‎p in n‎a me端连‎线。

(2‎)元件跑到‎图纸界外:‎没有在元件‎库图表纸中‎心创建元件‎。

(3)‎创建的工程‎文件网络表‎只能部分调‎入pcb:‎生成net‎l ist时‎没有选择为‎g loba‎l。

(4‎)当使用自‎己创建的多‎部分组成的‎元件时,千‎万不要使用‎a nnot‎a te.‎2.PCB‎中常见错误‎:(1)‎网络载入时‎报告NOD‎E没有找到‎:a. ‎原理图中的‎元件使用了‎p cb库中‎没有的封装‎;b.‎原理图中‎的元件使用‎了pcb库‎中名称不一‎致的封装;‎c. 原‎理图中的元‎件使用了p‎c b库中p‎i n nu‎m ber不‎一致的封装‎。

如三极管‎:sch中‎p in n‎u mber‎为e,b‎,c, 而‎p cb中为‎1,2,3‎。

(2)‎打印时总是‎不能打印到‎一页纸上:‎a. 创‎建pcb库‎时没有在原‎点;b‎.多次移‎动和旋转了‎元件,pc‎b板界外有‎隐藏的字符‎。

选择显示‎所有隐藏的‎字符,缩‎小pcb,‎然后移动‎字符到边界‎内。

(3‎)DRC报‎告网络被分‎成几个部分‎:表示这‎个网络没有‎连通,看报‎告文件,使‎用选择CO‎N NECT‎E D CO‎P PER查‎找。

另外‎提醒朋友尽‎量使用WI‎N2000‎,减少蓝‎屏的机会;‎多几次导出‎文件,做成‎新的DDB‎文件,减少‎文件尺寸和‎P ROTE‎L僵死的机‎会。

如果作‎较复杂得设‎计,尽量不‎要使用自动‎布线。

‎在PCB设‎计中,布线‎是完成产品‎设计的重要‎步骤,可以‎说前面的准‎备工作都是‎为它而做的‎,在整个‎P CB中,‎以布线的设‎计过程限定‎最高,技巧‎最细、工作‎量最大。

PCB中常见错误大全

PCB中常见错误大全

PCB中常见错误大全!跟着小编的脚步一起来看看这些PCB常见错误吧,加深印象,多多巩固,也许你就是下一个PCB设计大咖!1、原理图常见错误1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线;d.而最常见的原因,是没有建立工程文件,这是初学者最容易犯的错误。

2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2、PCB中常见错误1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

如果作较复杂得设计,尽量不要使用自动布线。

3、PCB制造过程中常见错误1)焊盘重叠:a.造成重孔,在钻孔时因为在一处多次钻孔导致断钻及孔的损伤。

b.多层板中,在同一位置既有连接盘,又有隔离盘,板子做出表现为• 隔离,连接错误。

2)图形层使用不规范:a.违反常规设计,如元件面设计在Bottom层,焊接面设计在TOP层, 使人造成误解。

b.在各层上有很多设计垃圾,如断线,无用的边框,标注等。

3)字符不合理:a.字符覆盖SMD焊片,给PCB通断检测及元件焊接带来不便。

PADS、PCB原理图常见错误及DRC报告网络问题

PADS、PCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PCB常见问题讲解

PCB常见问题讲解

PCB工藝流程—外層
外層
2.壓干膜
2.外層壓膜(乾膜)
在板子表面通過壓膜 機壓上一層干膜,作為圖像轉 移的載體.
感光干膜
壓膜的參數條件:
a、壓膜輪溫度:110±100 ℃
b、速度:3.0—3.5m/min c、貼膜溫度:45 ±50 ℃ d、貼膜壓力:3.0—4.0kg/cm2 e、總氣壓值:5.0—6.0kg/cm2
b、鹹性濃度:0.9--1.0% c、速 度:33--35dm/min d、水洗槽壓力:1.0—1.6kg/cm2 e、顯影溫度:30±20℃
➢ 檢測: ❖ 檢查線路O/S﹑線徑是否符合要求
鍍銅&鍍錫(圖形電鍍)
❖ 前處理 : 清潔及粗化板面. ❖ 鍍銅(錫) : 按照電鍍原理把線路
加鍍一層0.3-0.6mil銅層, 同時鍍 上一層薄薄的錫 來保護線路.
原因分析
改善方案
塞油墨
防焊重工板塞油墨,部份零件孔存有防焊油墨點造成 焊錫不良,分析為防焊重工時使用空網印刷造成油墨 入孔現象;
1. 為降低濕膜重工率,針對濕膜板面垃圾、菲林對歪 問題我司ME已成立制程專案改善小組,從根本上減少 防焊重工; 2. 防焊重工印刷時使用加擋點網版,防止油墨進入零 件孔現象;
曝光能量:21格(5~8格清析)
3.曝光 曝光後
Artwork (底片)
感光成像
PCB工藝流程—內層
4.顯 影
4.內層板顯影
使用1%Na2CO3加壓 2.5kg/cm2,沖洗未經UV曝 光照射之光聚合的油墨, 從而使影像清晰地呈現出 來
顯影濃度:0.8~1.2%
溫度:27~30℃
速度:3.0~6.0m/min
❖ 去墨 : 去除聚合的干膜, 使銅面顯露出來

常见画pcb错误的原因

常见画pcb错误的原因

常见画pcb错误的原因画PCB时常见错误的原因有很多,下面我将详细阐述一下常见的几种错误原因。

首先,一个常见的错误是电路布局不合理,主要表现为信号线长度过长、走线混乱以及模块之间的距离不合适等。

这种错误会引起信号干扰、串扰和电磁干扰等问题,导致电路性能下降。

解决这个问题的方法是进行良好的电路规划和布局,并使用较短的信号线、减少走线交叉以及合理安排模块间的距离。

第二个常见错误是封装选择错误。

封装是将器件的引脚和外部连线相连的过程,选择不合适的封装会导致引脚数量不匹配、间距不合适以及电气特性不匹配等问题。

为了避免这个错误,设计者应该仔细查阅器件的封装规格,确保所选封装和原理图中元件的尺寸、引脚数目以及引脚排列等参数相匹配。

第三个常见错误是缺少或多余的电源和地线。

电源线和地线在PCB布局中非常重要,缺少或多余的电源和地线会导致电路运行不稳定、噪声干扰以及电流过载等问题。

解决这个问题的方法是根据电路的需求合理设计电源和地线,确保其有足够的容量和连接稳定性。

第四个常见错误是差分信号的布局错误。

差分信号是通过两个相互独立的信号线传输的,其间隔和长度需要精确匹配。

布局错误会导致差分信号的失配,从而引起串扰和干扰等问题。

解决这个问题的方法是使用均匀且匹配的差分对来布局差分信号线,并保持其间的间距和长度一致。

第五个常见错误是未考虑信号的传输速度。

现代电路中,信号的传输速度越来越高,而传输速度的快慢会对电路的稳定性和可靠性产生重要影响。

如果在设计中未考虑信号的传输速度,容易出现信号失真、时序混乱和干扰等问题。

为了避免这个错误,设计者应该根据信号的传输速度选择合适的线宽和间距,并采取必要的防护措施,如使用阻抗匹配等。

第六个常见错误是未考虑散热的设计。

许多电子元件在工作过程中会产生大量的热量,如果未考虑到散热问题,可能导致元件过热烧毁。

为了防止这个错误,设计者应该合理布局元件,确保有足够的散热空间和散热通道,并使用合适的散热材料和散热器等。

PCB设计中的常见错误信息

PCB设计中的常见错误信息

Ⅰ、Error Reporting 错误报告A:Violations Associated with Buses 有关总线电气错误的各类型(共12项)◆bus indices out of range 总线分支索引超出范围◆Bus range syntax errors 总线范围的语法错误◆Illegal bus range values 非法的总线范围值◆Illegal bus definitions 定义的总线非法◆Mismatched bus label ordering 总线分支网络标号错误排序◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线◆Mismatched bus widths 总线宽度错误◆Mismatched bus section index ordering 总线范围值表达错误◆Mismatched electrical types on bus 总线上错误的电气类型◆Mismatched generics on bus (first index) 总线范围值的首位错误◆Mismatched gene rics on bus (second index) 总线范围值末位错误◆Mixed generics and numeric bus labeling 总线命名规则错误B:Violations Associated Components 有关元件符号电气错误(共20项)◆Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用◆Component Implementations with invalid pin mappi ngs 元件管脚在应用中和PCB封装中的焊盘不符◆Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失◆Component contaning duplicate sub-parts 元件中出现了重复的子部分◆Component with duplicate Implementations 元件被重复使用◆Component with duplicate pins 元件中有重复的管脚◆Duplicate comp onent models 一个元件被定义多种重复模型◆Duplicate part designators 元件中出现标示号重复的部分◆Errors in component model parameters 元件模型中出现错误的的参数◆Extra pin found in component display mode 多余的管脚在元件上显示◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配◆Mismatched pin visibility 管脚的可视性不匹配◆Missing component model parameters 元件模型参数丢失◆Missing component models 元件模型丢失◆Missing component models in model files 元件模型不能在模型文件中找到◆Missing pin found in component display mode 不见的管脚在元件上显示◆Models found in different model locations 元件模型在未知的路径中找到◆Shee t symbol with duplicate entries 方框电路图中出现重复的端口◆Un-designated parts requiring annotation 未标记的部分需要自动标号◆Unused sub-part in component 元件中某个部分未使用C:violations associated with document 相关的文档电气错误(共10项)1、 conflicting constraints 约束不一致的2、 duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3、 duplicate sheet numbers 重复的原理图图纸序号4、 missing child sheet for sheet symbol 方框图没有对应的子电路图5、 missing configuration target 缺少配置对象6、 missing sub-project sheet for component 元件丢失子项目7、 multiple configuration targets 无效的配置对象8、 multiple top-level document 无效的顶层文件9、 port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10、sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D:violations associated with nets 有关网络电气错误(共19项)1、 adding hidden net to sheet 原理图中出现隐藏网络2、 adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3、 auto-assigned ports to device pins 自动分配端口到设备引脚4、 duplicate nets 原理图中出现重名的网络5、 floating net labels 原理图中有悬空的网络标签6、 global power-objects scope changes 全局的电源符号错误7、 net parameters with no name 网络属性中缺少名称8、 net parameters with no value 网络属性中缺少赋值9、 nets containing floating input pins 网络包括悬空的输入引脚10、nets with multiple names 同一个网络被附加多个网络名11、nets with no driving source 网络中没有驱动12、nets with only one pin 网络只连接一个引脚13、nets with possible connection problems 网络可能有连接上的错误14、signals with multiple drivers 重复的驱动信号15、sheets containing duplicate ports 原理图中包含重复的端口16、signals with load 信号无负载17、signals with drivers 信号无驱动18、unconnected objects in net 网络中的元件出现未连接对象19、unconnected wires 原理图中有没连接的导线E:Violations associated with others有关原理图的各种类型的错误(3项)1、 No Error 无错误2、 Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3、 Off-grid object原理图中的对象不在格点位置F:Violations associated with parameters 有关参数错误的各种类型1、 same parameter containing different types 相同的参数出现在不同的模型中2、 same parameter containing different values 相同的参数出现了不同的取值Ⅱ、Comparator 规则比较A:Differences associated with components 原理图和PCB上有关的不同(共16项)◆ Changed channel class name 通道类名称变化◆ Changed component class name 元件类名称变化◆ Changed ne t class name 网络类名称变化◆ Changed room definitions 区域定义的变化◆ Changed Rule 设计规则的变化◆ Channel classes with extra members 通道类出现了多余的成员◆ Component classes with extra members 元件类出现了多余的成员◆ Difference component 元件出现不同的描述◆ Different designators 元件标示的改变◆ Different library references 出现不同的元件参考库◆ Different types 出现不同的标准◆ Different footprints 元件封装的改变◆ Extra channel classes 多余的通道类◆ Extra component classes 多余的元件类◆ Extra component 多余的元件◆ Extra room definitions 多余的区域定义B:Differences associated with nets 原理图和PCB上有关网络不同(共6项)◆ Changed net name 网络名称出现改变◆ Extra net classes 出现多余的网络类◆ Extra nets 出现多余的网络◆ Extra pins in nets 网络中出现多余的管脚◆ Extra rules 网络中出现多余的设计规则◆ Net class with Extra members 网络中出现多余的成员C:Differences associated with parameters 原理图和PCB上有关的参数不同(共3项)◆ Changed parameter types 改变参数类型◆ Changed parameter value 改变参数的取值◆ Object with extra parameter 对象出现多余的参数。

pcb布线常见错误

pcb布线常见错误

1.原理图常见‎错误:(1)ERC报告‎管脚没有接‎入信号:a. 创建封装时‎给管脚定义‎了I/O属性;b.创建元件或‎放置元件时‎修改了不一‎致的gri‎d属性,管脚与线没‎有连上;c. 创建元件时‎p in方向‎反向,必须非pi‎n name端‎连线。

(2)元件跑到图‎纸界外:没有在元件‎库图表纸中‎心创建元件‎。

(3)创建的工程‎文件网络表‎只能部分调‎入pcb:生成net‎l ist时‎没有选择为‎g loba‎l。

(4)当使用自己‎创建的多部‎分组成的元‎件时,千万不要使‎用anno‎t ate.2.PCB中常‎见错误:(1)网络载入时‎报告NOD‎E没有找到‎:a. 原理图中的‎元件使用了‎p cb库中‎没有的封装‎;b. 原理图中的‎元件使用了‎p cb库中‎名称不一致‎的封装;c. 原理图中的‎元件使用了‎p cb库中‎p in numbe‎r不一致的‎封装。

如三极管:sch中p‎i n numbe‎r为e,b,c, 而pcb中‎为1,2,3。

(2)打印时总是‎不能打印到‎一页纸上:a. 创建pcb‎库时没有在‎原点;b. 多次移动和‎旋转了元件‎,pcb板界‎外有隐藏的‎字符。

选择显示所‎有隐藏的字‎符,缩小pcb‎,然后移动字‎符到边界内‎。

(3)DRC报告‎网络被分成‎几个部分:表示这个网‎络没有连通‎,看报告文件‎,使用选择C‎O NNEC‎T ED COPPE‎R查找。

另外提醒朋‎友尽量使用‎W IN20‎00, 减少蓝屏的‎机会;多几次导出‎文件,做成新的D‎D B文件,减少文件尺‎寸和PRO‎T EL僵死‎的机会。

如果作较复‎杂得设计,尽量不要使‎用自动布线‎。

在PCB设‎计中,布线是完成‎产品设计的‎重要步骤,可以说前面‎的准备工作‎都是为它而‎做的,在整个PC‎B中,以布线的设‎计过程限定‎最高,技巧最细、工作量最大‎。

PCB布线‎有单面布线‎、双面布线及‎多层布线。

PCB布线中遇到的问题、常见的误区、比较优化的走线策略

PCB布线中遇到的问题、常见的误区、比较优化的走线策略

PCB Layout中的走线策略布线(Layout)是PCB设计工程师最基本的工作技能之一。

走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速PCB设计中是至关重要的。

下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。

主要从直角走线,差分走线,蛇形线等三个方面来阐述。

1.直角走线直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。

其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面:一是拐角可以等效为传输线上的容性负载,减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算:C=61W(Er)[size=1]1/2[/size]/Z0在上式中,C就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),εr指介质的介电常数,Z0就是传输线的特征阻抗。

举个例子,对于一个4Mils的50欧姆传输线(εr为4.3)来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的上升时间变化量:T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出,直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系数:ρ=(Zs-Z0)/(Zs+Z0),一般直角走线导致的阻抗变化在7%-20%之间,因而反射系数最大为0.1左右。

而且,从下图可以看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps之内,这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

PADSPCB原理图常见错误及DRC报告网络问题

PADSPCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PADSPCB原理图常见错误及DRC报告网络问题

PADSPCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PCB设计时的一些常见错误

PCB设计时的一些常见错误

PCB设计时的一些常见错误让我们面对现实吧。

人都会犯错,PCB设计工程师自然也不例外。

与一般大众的认知相反,只要我们能从这些错误中学到教训,犯错也不是一件坏事。

下面将简洁地归纳出在进行PCB设计时的一些常见错误。

缺乏规划俗谚说,"假如一个人事前没有方案,便会发觉麻烦会找上门。

"这当然也适用于PCB的设计。

让PCB设计可以胜利的很多步骤之一是,选择合适的工具。

现今的PCB设计工程师可在市面上找到很多功能强大且易于使用的电子设计自动化(EDA )软件套件。

每一款都有本身独特的力量,优点和局限性。

另外,还应当留意,没有一款软件是万无一失的,所以诸如组件封装不匹配的问题是肯定会发生的。

没有一款单一工具可满意你全部需求的状况是有可能发生的,虽然如此,你还是必需事先下功夫讨论,努力找出最适合你需求的最佳产品。

网络上的一些信息,可以关心你快速上手。

沟通不良尽管将PCB的设计外包给其他厂商的作法正变得越来越普遍,而且往往特别具有成本效益,但这种做法可能不适合简单度高的PCB 设计,因在这种设计中,性能和牢靠性是极其关键的。

随着设计简单度的增加,为实时地确保精确的组件布局和布线,工程师和PCB设计者之间的面对面沟通就变得特别重要,这种面对面的沟通将有助于省去日后昂贵的重做(rework)工作。

同样重要的是,在设计过程的早期阶段就要邀请PCB板制造商加入。

他们可以对您的设计供应初步的反馈,他们可依据其流程和程序让效率最大化,长远来看,这将可关心你省下可观的时间和金钱。

借着让他们知道你的设计目标,及在PCB布局的早期阶段邀请他们参加,你可以在产品投入生产之前即可避开任何潜在的问题,并缩短产品上市的时间。

未能彻底测试早期的原型原型板可以让你证明你的设计是根据原来的规格在运作。

原型测试可以让你在大批量生产之前验证PCB的功能和质量,及其性能。

胜利的原型测试需要大量的时间和阅历,但一个强大的测试方案和一组明确的目标可缩短评估时间,且也可以降低生产相关错误的可能性。

pcb布线常见错误-15页文档资料

pcb布线常见错误-15页文档资料

pcb布线常见错误-15页文档资料1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PADS、PCB原理图常见错误及DRC报告网络问题

PADS、PCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PADS、PCB原理图常见错误及DRC报告网络问题

PADS、PCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PADS、PCB原理图常见错误及DRC报告网络问题

PADS、PCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PCB布线问题总汇

PCB布线问题总汇

PCB布线问题总汇1、高频信号布线时要注意哪些问题?答:信号线的阻抗匹配;与其他信号线的空间隔离;对于数字高频信号,差分线效果会更好;2、在布板时,如果线密,过孔就可能要多,当然就会影响板子的电气性能,请问怎样提高板子的电气性能?答:对于低频信号,过孔不要紧,高频信号尽量减少过孔。

如果线多可以考虑多层板;3、是不是板子上加的去耦电容越多越好?答:去耦电容需要在合适的位置加合适的值。

例如,在你的模拟器件的供电端口就进加,并且需要用不同的电容值去滤除不同频率的杂散信号;4、一个好的板子它的标准是什么?答:布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁.5、通孔和盲孔对信号的差异影响有多大?应用的原则是什么?答:采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法,并大大减少了镀覆通孔的数量。

但相比较而言,通孔在工艺上好实现,成本较低,所以一般设计中都使用通孔。

6、在涉及模拟数字混合系统的时候,有人建议电层分割,地平面采取整片敷铜,也有人建议电地层都分割,不同的地在电源源端点接,但是这样对信号的回流路径就远了,具体应用时应如何选择合适的方法?答:如果你有高频>20MHz信号线,并且长度和数量都比较多,那么需要至少两层给这个模拟高频信号。

一层信号线、一层大面积地,并且信号线层需要打足够的过孔到地。

这样的目的是:1)对于模拟信号,这提供了一个完整的传输介质和阻抗匹配;2)地平面把模拟信号和其他数字信号进行隔离;3)地回路足够小,因为你打了很多过孔,地有是一个大平面。

7、在电路板中,信号输入插件在PCB最左边沿,MCU在靠右边,那么在布局时是把稳压电源芯片放置在靠近接插件(电源IC输出5V 经过一段比较长的路径才到达MCU),还是把电源IC放置到中间偏右(电源IC的输出5V的线到达MCU就比较短,但输入电源线就经过比较长一段PCB板)?或是有更好的布局?答:首先你的所谓信号输入插件是否是模拟器件?如果是是模拟器件,建议你的电源布局应尽量不影响到模拟部分的信号完整性.因此有几点需要考虑:1)首先你的稳压电源芯片是否是比较干净,纹波小的电源.对模拟部分的供电,对电源的要求比较高;2)模拟部分和你的MCU是否是一个电源,在高精度电路的设计中,建议把模拟部分和数字部分的电源分开;3)对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响.8、在高速信号链的应用中,对于多ASIC都存在模拟地和数字地,究竟是采用地分割,还是不分割地?既有准则是什么?哪种效果更好?答:迄今为止,没有定论。

PADS、PCB原理图常见错误及DRC报告网络问题

PADS、PCB原理图常见错误及DRC报告网络问题

PADS/PCB/原理图常见错误及DRC报告网络问题1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

PCB线路、阻焊、文字制程异常问题资料汇总

PCB线路、阻焊、文字制程异常问题资料汇总

PCB线路、阻焊、文字制程异常问题资料汇总1、BGA位在阻焊为什么要塞孔?接收标准是什么?答:首先阻焊塞孔是为了保护过孔的使用寿命,因为BGA位所需塞的孔一般孔径都比较小,在0.2——0.35mm之间,在后制程加工时孔内的一些药水不易被烘干或蒸发掉,容易留有残物,如果在阻焊不塞孔或是塞不饱满,在后工序加工如:喷锡、沉金就会有残留异物或锡珠,在客户装贴元件高温焊接时一受热,孔内的异物或是锡珠就会流出沾附在元件上,造成元件性能上的致使缺陷,如:开、短路。

BGA位在阻焊塞孔A、一定要塞得饱满B、不许有发红或是假性露铜的现象C、不许有塞得过于饱满突起高于旁边需焊接的焊盘(会影响元件装贴的效果)。

2、曝光机的台面玻璃和普通玻璃有什么区别?曝光灯的反光罩为什么是凹坑凸起不平?答:曝光机的台面玻璃在光照射穿过时不会产生光折射。

曝光灯的反光罩如果是平整光滑的,那么当光照射到上面时根据光的原理,它形成的是只有一条反射光线照到待曝光的板子上,如果是凹坑凸起不平的根据光的原理,照到凹处的光和照到凸起处的光就会形成无数条的散射的光线,形成无规则但又均匀的光照到待曝光的板子上,提高曝光的效果。

3、什么是侧显影?侧显影过大会造成什么样的品质后果?答:阻焊开窗单边绿油被显影掉部分的底部宽度面积叫侧显影。

当侧显影过大时也就说明被显影掉的与基材或是铜皮相接触部分的绿油面积就越大,它形成的悬空度就越大,在后工序加工如:喷锡、沉锡、沉金等侧显影部分受到高温、压力和一些对绿油攻击性较大的药水的攻击时就会形成掉油,如果是IC位部分有掉绿油桥,在客户装贴焊接元件时就会造成桥接短路。

4、什么叫阻焊曝光不良?它会造成什么样的品质后果?答:经阻焊工序加工后露出来在后制程装贴元器件的焊盘或是需焊接的地方,在阻焊对位/曝光过程中由于挡光片或是曝光能量和操作的问题,造成此部分覆盖的绿油外侧或全部被光照到发生了交联反应,在显影时此部分的绿油就不被溶液所溶解,未能露出需焊接的焊盘部分外侧或全部,称之为焊曝光不良。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。

(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.2.PCB中常见错误:(1)网络载入时报告NODE没有找到:a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。

如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。

(2)打印时总是不能打印到一页纸上:a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。

选择显示所有隐藏的字符,缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分:表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。

另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。

如果作较复杂得设计,尽量不要使用自动布线。

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。

PCB布线有单面布线、双面布线及多层布线。

布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。

必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

自动布线的布通率,依赖于良好的布局,布线规则可以预先设定,包括走线的弯曲次数、导通孔的数目、步进的数目等。

一般先进行探索式布经线,快速地把短线连通,然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。

并试着重新再布线,以改进总体效果。

对目前高密度的PCB设计已感觉到贯通孔不太适应了,它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用,还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会,才能得到其中的真谛。

1 电源、地线的处理既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。

所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因,现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容。

尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最经细宽度可达0.05~0.07mm,电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。

或是做成多层板,电源,地线各占用一层。

2、数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。

因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。

数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。

数字地与模拟地有一点短接,请注意,只有一个连接点。

也有在PCB上不共地的,这由系统设计来决定。

3、信号线布在电(地)层上在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。

首先应考虑用电源层,其次才是地层。

因为最好是保留地层的完整性。

4、大面积导体中连接腿的处理在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:①焊接需要大功率加热器。

②容易造成虚焊点。

所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。

多层板的接电(地)层腿的处理相同。

5、布线中网络系统的作用在许多CAD系统中,布线是依据网络系统决定的。

网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。

而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。

网格过疏,通路太少对布通率的影响极大。

所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数,如:0.05英寸、0.025英寸、0.02英寸等。

6、设计规则检查(DRC)布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。

电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方。

对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。

模拟电路和数字电路部分,是否有各自独立的地线。

后加在PCB中的图形(如图标、注标)是否会造成信号短路。

对一些不理想的线形进行修改。

在PCB上是否加有工艺线?阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量。

多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路。

概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项,为一个工作组的设计人员提供设计规范,方便设计人员之间进行交流和相互检查。

2、设计流程PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.2.1 网表输入网表输入有两种方法,一种是使用PowerLogic的OLE PowerPCB Connection功能,选择Send Netlist,应用OLE功能,可以随时保持原理图和PCB图的一致,尽量减少出错的可能。

另一种方法是直接在PowerPCB中装载网表,选择File->Import,将原理图生成的网表输入进来。

2.2 规则设置如果在原理图设计阶段就已经把PCB的设计规则设置好的话,就不用再进行设置这些规则了,因为输入网表时,设计规则已随网表输入进PowerPCB了。

如果修改了设计规则,必须同步原理图,保证原理图和PCB的一致。

除了设计规则和层定义外,还有一些规则需要设置,比如Pad Stacks,需要修改标准过孔的大小。

如果设计者新建了一个焊盘或过孔,一定要加上Layer 25。

注意:PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件,名称为Default.stp,网表输入进来以后,按照设计的实际情况,把电源网络和地分配给电源层和地层,并设置其它高级规则。

在所有的规则都设置好以后,在PowerLogic中,使用OLE PowerPCB Connection 的Rules From PCB功能,更新原理图中的规则设置,保证原理图和PCB图的规则一致。

2.3 元器件布局网表输入以后,所有的元器件都会放在工作区的零点,重叠在一起,下一步的工作就是把这些元器件分开,按照一些规则摆放整齐,即元器件布局。

PowerPCB提供了两种方法,手工布局和自动布局。

2.3.1 手工布局1. 工具印制板的结构尺寸画出板边(Board Outline)。

2. 将元器件分散(Disperse Components),元器件会排列在板边的周围。

3. 把元器件一个一个地移动、旋转,放到板边以内,按照一定的规则摆放整齐。

2.3.2 自动布局PowerPCB提供了自动布局和自动的局部簇布局,但对大多数的设计来说,效果并不理想,不推荐使用。

2.3.3 注意事项a. 布局的首要原则是保证布线的布通率,移动器件时注意飞线的连接,把有连线关系的器件放在一起b. 数字器件和模拟器件要分开,尽量远离c. 去耦电容尽量靠近器件的VCCd. 放置器件时要考虑以后的焊接,不要太密集e. 多使用软件提供的Array和Union功能,提高布局的效率2.4 布线布线的方式也有两种,手工布线和自动布线。

PowerPCB提供的手工布线功能十分强大,包括自动推挤、在线设计规则检查(DRC),自动布线由Specctra的布线引擎进行,通常这两种方法配合使用,常用的步骤是手工—自动—手工。

2.4.1 手工布线1. 自动布线前,先用手工布一些重要的网络,比如高频时钟、主电源等,这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求;另外一些特殊封装,如BGA,自动布线很难布得有规则,也要用手工布线。

2. 自动布线以后,还要用手工布线对PCB的走线进行调整。

2.4.2 自动布线手工布线结束以后,剩下的网络就交给自动布线器来自布。

选择Tools->SPECCTRA,启动Specctra布线器的接口,设置好DO文件,按Continue就启动了Specctra布线器自动布线,结束后如果布通率为100%,那么就可以进行手工调整布线了;如果不到100%,说明布局或手工布线有问题,需要调整布局或手工布线,直至全部布通为止。

2.4.3 注意事项a. 电源线和地线尽量加粗b. 去耦电容尽量与VCC直接连接c. 设置Specctra的DO文件时,首先添加Protect all wires命令,保护手工布的线不被自动布线器重布d. 如果有混合电源层,应该将该层定义为Split/mixed Plane,在布线之前将其分割,布完线之后,使用Pour Manager的Plane Connect进行覆铜e. 将所有的器件管脚设置为热焊盘方式,做法是将Filter设为Pins,选中所有的管脚,修改属性,在Thermal选项前打勾f. 手动布线时把DRC选项打开,使用动态布线(Dynamic Route)2.5 检查检查的项目有间距(Clearance)、连接性(Connectivity)、高速规则(High Speed)和电源层(Plane),这些项目可以选择Tools->Verify Design进行。

相关文档
最新文档