实验四 D触发器
d触发器的工作原理
d触发器的工作原理
触发器是一种能够在特定条件下自动执行指定操作的设备或程序。
它可以通过检测输入信号的改变来触发相应的输出动作。
触发器的工作原理主要包括两个方面：输入信号和输出动作。
首先，触发器需要接收输入信号。
输入信号可以来自外界的传感器、开关、计时器等设备，也可以是内部计算机程序的逻辑条件。
当输入信号满足特定条件时，触发器开始工作。
其次，一旦触发条件满足，触发器会执行相应的输出动作。
输出动作可以包括产生一个或多个输出信号、改变设备的状态、触发其他设备的动作等。
输出动作的具体内容和形式取决于触发器的类型和应用场景。
不同类型的触发器有不同的工作原理。
常见的触发器类型包括电子触发器、软件触发器和机械触发器。
电子触发器可以通过集成电路或电子元件的状态改变来触发输出动作。
软件触发器则是通过编程控制来实现触发功能。
机械触发器则是利用机械结构的物理性能来触发输出动作。
总的来说，触发器的工作原理是基于输入信号的改变来自动触发相应的输出动作。
它可以在各种自动化系统和设备中发挥重要作用，提高系统的效率和可靠性。
实验四 双稳态触发器
实验四双稳态触发器一、实验目的1．熟悉并验证触发器的逻辑功能和触发方式。
2．掌握集成JK 和D 触发器的使用方法和逻辑功能的测试方法。
3．掌握用JK 或D 触发器组成分频器的方法。
二、实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。
根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。
根据功能的不同,触发器有RS 触发器,JK 触发器,D 触发器,T 触发器,T ′触发器等类型。
集成触发器的主要产品是JK 触发器和D 触发器,其他功能的触发器可由JK,D 触发器进行转换。
电路结构和触发方式与功能无必然联系。
比如JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS 、JK 、D 触发器。
带清除和预置端的高速CMOS 双JK 负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。
(2)外引线排列见图5-3。
2．带清除和预置端的TTL 维持一阻塞双D 触发器T1074(7474)和T4074(74LS74) (1)功能见表5-2。
(2)外引线排列见图5-2。
表5-2T1074、T4074功能表三、实验内容与步骤 (一)JK 触发器74112 1．复位、置位功能将74112芯片的J 端，K 端、R D 和S D 端各接到实验箱的一个“0”、“1”电平开关上，CP 接到实验箱的常"1"单次脉冲按钮开关上，Q 和各接到一个电平指示灯上。
接通芯片电源。
操作电平开关，完成表5-3规定的实验内容。
注意，在做表中第5行实验时，先将R D 和S D 接到同一个“0”、“1”电平开关上。
数电实验报告 触发器
数电实验报告触发器《数电实验报告触发器》实验目的：本实验旨在通过观察和分析触发器的工作原理，加深对数字电路中触发器的理解，提高学生对数字电路的设计和应用能力。
实验器材：1. 74LS74触发器芯片2. 示波器3. 信号发生器4. 逻辑分析仪5. 电源实验原理：触发器是一种用于存储和控制信号的数字电路元件。
它可以存储一个比特的信息，并在时钟信号的作用下进行状态的转换。
常见的触发器包括RS触发器、D 触发器、JK触发器和T触发器。
本次实验主要以D触发器为例进行研究。
实验步骤：1. 将74LS74芯片插入实验板中，并连接好电源。
2. 将信号发生器的输出连接到D触发器的D端，将示波器的探头分别连接到D 端和Q端。
3. 调节信号发生器的频率和幅值，观察示波器上的波形变化。
4. 使用逻辑分析仪对D触发器进行时序分析，观察时钟信号对触发器状态的影响。
实验结果：通过实验观察和分析，我们发现当时钟信号上升沿到来时，D触发器的输入信号被锁存，并在下一个时钟信号上升沿到来时输出。
当时钟信号下降沿到来时，D触发器的状态不发生变化。
通过逻辑分析仪的时序分析，我们可以清晰地看到触发器状态的变化过程。
实验结论：本次实验通过对D触发器的观察和分析，加深了我们对触发器工作原理的理解。
触发器作为数字电路中的重要元件，具有存储和控制信号的功能，对于数字系统的设计和应用具有重要意义。
通过实验，我们不仅掌握了触发器的工作原理，还提高了对数字电路的设计和应用能力。
希望通过今后的实验和学习，我们可以进一步深入理解数字电路的知识，为今后的工程实践打下坚实的基础。
d触发器整形电路
d触发器整形电路
d触发器是一种数字电路元件，常用于存储和传输数据。
它有两个输入端和两个输出端，称为D端和Q端。
D端是数据输入端，Q端是数据输出端。
当d触发器的时钟信号上升沿到来时，它会根据D 端的电平状态来改变输出端Q的电平状态。
d触发器的工作原理如下：当时钟信号上升沿到来时，如果D端为高电平，则Q端将保持高电平；如果D端为低电平，则Q端将保持低电平。
换句话说，d触发器会将D端的电平状态存储在自己的内部，然后在时钟信号上升沿到来时将其传输到输出端。
d触发器的作用非常广泛。
它可以用于存储数据，实现数据的暂存和传输功能。
在计算机中，d触发器常常被用作存储单元，用于存储二进制数据。
此外，d触发器还可以用于时序电路的设计，例如计数器和状态机。
除了存储和传输数据的功能外，d触发器还具有一些特殊的性质。
例如，它可以实现边沿检测功能，即在时钟信号的上升沿或下降沿到来时产生输出信号。
这种特性使得d触发器可以用于设计各种触发器、计数器和时序电路。
d触发器是一种非常重要的数字电路元件，它在存储和传输数据、实现边沿检测等方面具有广泛的应用。
通过合理的电路设计和使用d触发器，我们可以实现各种复杂的数字功能，提高电路的性能和
可靠性。
cadence D触发器
D触发器版图设计与仿真一．实验目的1.熟悉Hspice的用法以及网表的规则写法1.熟悉cadence软件的使用以及如何利用cadence画版图2.熟悉对版图DRC验证和lvs检查二.实验器材已安装Hspice和VWware软件的电脑，和虚拟机要有cadence软件三.实验内容1）D触发器的电路仿真2）Layout的认识3）反相器Layout设计4）DRC验证5）LVS验证四.实验步骤1.写好D触发器的网表如下.global VDD GND.subckt dff D CLK QM1 NCLK CLK VDD VDD PMOS W=10U L=0.6UM2 NCLK CLK GND GND NMOS W=10U L=0.6UM3 D CLK A1 VDD PMOS W=10U L=0.6UM4 D NCLK A1 GND NMOS W=10U L=0.6UM5 A1 A2 VDD VDD PMOS W=2U L=1UM6 A1 A2 GND GND NMOS W=2U L=2UM7 A2 A1 VDD VDD PMOS W=30U L=0.6UM8 A2 A1 GND GND NMOS W=15U L=0.6UM9 A2 NCLK A3 VDD PMOS W=15U L=0.6UM10 A2 CLK A3 GND NMOS W=15U L=0.6UM11 A3 Q VDD VDD PMOS W=2U L=1UM12 A3 Q GND GND NMOS W=2U L=2UM13 Q A3 VDD VDD PMOS W=80U L=0.6UM14 Q A3 GND GND NMOS W=50U L=0.6U.end dff.END2.在Hspice软件上仿真，看波形图是否符合3.画出D触发器版图，再进行DRC验证，得到必须为没有错误如下：4.在linux系统里拷贝bd07.lvs和inv.gds和inv.sp到tes-dfft文件夹里，修改网表文件名为dff.sp，以及bd07.lvs和bd07.lpe的文件，并执行：CIW－>File －>Export－>Stream…生成dff.gds文件5.进行lvs检查，终端代码如下：％LOGLVS％htv％case％cir /home/icer/test-dff/dff.sp (网表的路径)%:con dff （网表中单元名）%:exit_____________________________%PDRACULA%:/g /home/icer/test-dff/bd07.lvs (LVS规则文件名)%:/f%./6.检查上述生成lvsout文件，看原理图与版图是否匹配7.进行lpe检查，生成PRENENT.DAT文件，终端代码如下：%PDRACULA%:/g /home/icer/test-dff/bd07.lpe (LVS规则文件名)%:/f%./8.在windows下将PRENET修改成SP文件，然后打开文件，保存9.编写HFZ.sp文件如下：.include 'hua05.sp'.include 'PRENET.sp'.global VDD GNDX1 D CLK Q PRENETV1 VDD GND 5V2 D GND PULSE(0 5 0ns 0.1ns 0.1ns 25ns 45ns)V3 CLK GND PULSE(0 5 0ns 0.1ns 0.1ns 15ns 20ns).OPTIONS POST.tran 0.01ns 200ns.end10.将hua05.sp 和PRENET.sp，dff.sp 和HFZ.sp拷贝到同一个文件夹里11.用Hspice打开HFZ.sp文件，分析，看波形图如下：五.实验总结本次实验对我受益匪浅，通过本次D触发器的实验，我更加熟悉了Hspice 软件和cadence软件，熟悉了利用这两个软件来制作网表，版图，以及DRC 验证，lvs检查，lpe检查。
multisim实验四实验报告
multisim实验四实验报告仲恺农业⼯程学院实验报告纸__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程实验四：触发器及其应⽤仿真实验⼀、实验⽬的1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。
2.熟悉触发器之间相互转换的设计⽅法。
3.熟悉Multisim中逻辑分析仪的使⽤⽅法。
⼆、实验设备PC机、Multisim仿真软件。
三、实验内容1.双JK触发器74LS112逻辑功能测试（1）创建电路创建如下图所⽰电路，并设置电路参数。
图4-1 74LS112逻辑功能测试（2）仿真测试①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。
②异步置位和异步复位功能测试。
闭合仿真开关拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。
理解异步置位的功能。
拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。
③74LS112逻辑功能测试⾸先拨动J1和J5，设定触发器的初态。
接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。
然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。
如下图所⽰：图4-2 JK触发器逻辑功能测试设定触发器的初态为Q = 1。
将J2置1后，再将J3置1，可以观察到此时触发器状态并⽆改变。
将J3清0，观察到输出Q = 1。
同样的，将J2清0，同时将J4置1，在J3由1->0的时刻，可以观察到Q = 0。
2.JK触发器构成T触发器（1）创建电路创建如图所⽰电路，并设置电路参数。
图4-3 74LS112构成T触发器（2）仿真测试①闭合仿真开关。
试验D触发器及JK触发器
利用JK触发器的特性，可以实现数据的移位操作。
04
D触发器与JK触发器的比较
工作原理的比较
D触发器
D触发器是根据输入信号D的状态变化而动作的时序逻辑电路。当D端输入信号发 生变化时，Q端输出信号的状态也相应地发生变化。
JK触发器
JK触发器是根据输入信号J和K的状态变化而动作的时序逻辑电路。当J端和K端输 入信号发生变化时，Q端输出信号的状态也相应地发生变化。
感谢观看
THANKS
特性的比较
D触发器
D触发器具有简单、可靠、速度快等优点，因此在数字电路 中得到广泛应用。D触发器的缺点是输出信号的状态仅取决 于输入信号D的状态，缺乏灵活性。
JK触发器
JK触发器具有双控制信号输入端，可以通过不同的J和K信号 组合实现多种逻辑功能，因此具有更高的灵活性和通用性。 但相比之下，JK触发器的电路结构较为复杂，速度较慢。
考虑性能参数
在选择触发器时，需要考虑其 性能参数，如功耗、传输延迟 、抗干扰能力等。根据实际需 求和条件，选择性能参数符合 要求的触发器。
03
比较不同产品
04
在市场上存在多种品牌的触发器 产品，可以通过比较不同产品之 间的性能、价格、易用性等方面 ，选择最适合自己的产品。
参考专业意见
在选择触发器时，可以参考专业 人士的意见和建议，了解不同类 型触发器的优缺点和应用场合， 从而更好地选择适合自己的触发 器。
应用场景的比较
D触发器
D触发器适用于需要简单、快速响应 的数字电路中，如寄存器、计数器等 。
JK触发器
JK触发器适用于需要实现复杂逻辑功 能的数字电路中，如分频器、多路复 用器等。
05
实验操作
D触发器的实验操作
数字电子逻辑 触发器R-S 、J-K、T、D 实验报告
福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 07级姓名：学号：实验课程：数字电子技术基础实验室号：___田实验设备号： 9 实验时间： 2008-12-16 指导教师签字：成绩：实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。
2、掌握集成触发器的功能和使用方法。
3、熟悉触发器之间相互转换的方法。
二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”，置“1”和保持三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”。
当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。
基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
基本RS触发器也可以用两个“或非门”组成，此时置位为高电平有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图4-2所示：图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为：+1nn QnQ+=KQJ其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q和Q为两个互补输出端。
通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。
d触发器四分频电路
d 触发器四分频电路一、实验目的：1）熟悉基本D 触发器的功能测试。
2）了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3）熟悉触发器的实际应用。
二、实验设备：1）数字电路实验箱2）函数信号发生器、数字双踪示波器3）数字万用表4）74LS00、74LS74三、实验原理：触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即0 和1，，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。
触发方式有电平触发和边沿触发两种。
D 触发器在时钟脉冲CP 的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP 的脉冲上升沿到来之前D 端的状态，即=D。
因此，它具有置0、置1 两种功能。
由于在CP=1 期间电路具有维持阻塞作用，所以在CP=1 期间，D 端的数据状态变化，不会影响触发器的输出状态。
和分别是决定触发器初始状态的直接置0、置1 端。
当不需要强迫置0、置1 时，和端都应置高电平（如接+5V 电源）。
74LS74，74LS175 等均为上升沿触发的边沿触发器。
图一为74LS74 的引脚图和逻辑图。
D 触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1.用D 触发器构成4 分频器四分频电路图：2.设计电路实现如下波形五、实验结果四分频实验结果波形：。
4个d触发器构成四分频电路
4个d触发器构成四分频电路摘要：I.引言- 介绍四分频电路的概念- 说明四分频电路的作用和应用II.四分频电路的原理- 解释四分频电路的工作原理- 描述4个D触发器如何实现四分频电路III.四分频电路的应用领域- 分析四分频电路在不同领域的应用- 举例说明四分频电路在实际场景中的使用IV.四分频电路的设计与实现- 讲解如何设计和实现四分频电路- 提供四分频电路的电路图和连接方式V.结论- 总结四分频电路的特点和优势- 强调四分频电路在电子技术中的重要性正文：I.引言四分频电路是一种电子电路，它能将输入信号的频率降低到四分之一。
这种电路广泛应用于通信系统、定时电路和频率测量等领域。
在这篇文章中，我们将详细介绍四分频电路的原理、应用、设计和实现。
II.四分频电路的原理四分频电路的原理是通过4个D触发器（Data触发器）来实现。
D触发器是一种能够存储一位二进制数据的触发器，它的输出信号取决于输入信号和当前状态。
当D触发器的时钟输入信号发生变化时，触发器会根据输入信号的状态改变输出信号。
在四分频电路中，4个D触发器首尾相接，形成一个环。
当输入信号经过第一个D触发器时，输出信号会经过第二个D触发器，然后是第三个和第四个D触发器。
在这个过程中，信号的频率会降低到四分之一。
这是因为每个D触发器都会使信号的周期翻倍，四个D触发器串联起来，信号的周期就会翻倍四次，从而使频率降低到四分之一。
III.四分频电路的应用领域四分频电路在许多领域都有广泛的应用。
例如，在通信系统中，四分频电路可以用于降低信号的频率，以便进行信号处理和传输。
在定时电路中，四分频电路可以用于生成精确的时间间隔，从而实现定时功能。
在频率测量领域，四分频电路可以用于降低待测信号的频率，以便进行精确的频率测量。
IV.四分频电路的设计与实现设计四分频电路需要选择合适的D触发器。
首先，要确保D触发器的时钟频率足够高，以满足四分频电路的要求。
其次，要选择具有稳定性和可靠性的D触发器，以确保电路的稳定运行。
实验四 基本R-S触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称/S为置“1”端，因为/S=0时触发器被置“1”；/R端为置“0”端，因为/R =0时触发器被置“0”；当/S =/R =1时，触发器状态保持。
基本RS触发器也可以用两个“或非门”组成，此时为高电平有效置位触发器。
图实验4.1 基本RS触发器2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等，其逻辑符号如图实验4.3所示。
四、实验仪器设备1、TPE—AD数字逻辑实验电路箱1台2、双D触发器集成电路74LS74（CC4013）2片3、四两输入集成与非门74LS00（CC4011）一片图实验4.2 双D 触发器图实验4.3 D 触发器逻辑符号五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端/S 、/R 接逻辑开关的输出口，输出端Q 、/Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
（1）表实验4.1 RS 触发器的逻辑功能D RD SQ Q11 0 1 0 0 11 0 1 011 0 10 1 0112．测试D 触发器的逻辑功能。
实验四 触发器R-S,D,J-K
《数字电子技术B 》实验报告班级： 姓名 学号：实验四 触发器R-S ，D ，J-K一、 实验目的1.熟悉并掌握R-S ，D ，J-K 触发器的构成，工作原理和功能测试方法。
2.学会正确使用触发器集成芯片。
3.了解不同逻辑功能触发器相互转换的方法。
二、 实验仪器及材料DDSG-5G3型数字电路实验箱74LS00 二输入端四与非门 1片 74LS74 双D 触发器 1片 74LS112 双J-K 触发器 1片三、 实验内容（如果有可能，附上仿真图）1.基本R-S FF 功能测试两个TTL 与非门首尾相接构成的基本R-S 触发器的电路如图4.1所示。
（1）试按表4.1在S d , R d 端加信号，观察并记录FF 的Q 、Q 端的状态，将结果填入下表4.1中，并说明在上述各种输入状态下，FF 执行的是什么功能？表4.1S d R d Q Q 逻辑功能 0 1 1 0 置0 1 1 1 0 保持 1 0 0 1 置1 111保持（2）S d 端接低电平，R d 端加脉冲。
（3）S d 端接高电平，R d 端加脉冲。
（4）连接R d S d 并加脉冲。
记录并观察(2)、（3）、（4）三种情况下，Q ，Q 端的状态。
从中你能否总结出基本R-S FF 的Q 或Q 端的状态改变和输入端S d 、R d 的关系。
Q =Q R +, Q S Q +=（5）当S d 、R d 都接低电平时，观察Q 、Q 端的状态。
当S d 、R d 同时由低电平跳为高电平时，注意观察Q 、Q 端的状态，重复3~5次看Q 、Q 端的状态是否相同，以理解“不定”状态的含义。
2. D 触发器功能测试双D 型正边沿维持-阻塞型触发器74LS74的逻辑符号如图3.2所示。
图中S d 、R d 端为异步置1端，置0端（或称异步置位，复位端）。
CP 为时钟脉冲端。
试按下面步骤做实验：（1）分别在S d 、R d 端加低电平，观察并记录Q 、Q 端的状态。
武汉理工数电实验四人抢答器基于d触发器的设计
抢答器设计原理图
发光二极管， 选手抢答时，
对应灯亮
将Q0~Q1~Q2~Q3~ 与非，当没人抢答
时，与非门的输出 为0，当有人抢答
时，输出为1
内集成四个 D触发器， 当D端输入
高电平时对 应Q端输出
高电平
将非门的输出信号 与CP进行与非， 来控制CP脉冲是
制作流程
根据原理图画 protel原理图
建立元器件的 封装
生成PCB文件
焊接原器件、 完成作品
制作PCB电路 板
编辑PCB文件， 进行布线
Protel中的原理图
Protel中元器件的封装
74LS175
74LS00和74LS20
555
单刀双掷开关
发光二极管
PCB文件
PCB电路图
10 厘 米
BEFORE
第一次
8 厘 米
失败之处：线太细， 布局太乱，焊点太小
第二次
失败之处： 封装错误， 中间空隙 太大，浪 费材料， 布局太乱
16 厘 米
成品图
选手开关
电源开关 裁判
使用说明
本抢答器为四人抢答器，使用三节七号电池供电，当 不使用时，将电源开关断开，以免浪费电池；
开关SC为主持人控制开关，不允许抢答时，开关掷到 复位端，开始抢答时，开关掷到开始端；
555定时器连成多谐振荡器，为D触发器提供CP脉冲；
抢答器所使用的器件
74LS175（1个）------集成了4个D触发器的集成块 74LS20（1个）-------四输入端与非门 74LS00（1个）-------两输入端与非门 555定时器（1个） 发光二极管（4个） 单刀双掷开关（5个） 单刀单掷开关（1个） 0.01uF电容（2个） 1.6K电阻（4个）、5.1K电阻（1个）
D触发器设计实验报告
reg RD;
reg CP;
// Output
wire QN;
wire Q;
// Bidirs
always #50 CP= ~CP;
always #20 D = {$random}%2;
// Instantiate the UUT
D_top UUT (
.SD(SD),
.QN(QN),
.Q(Q),
end
// `endif
endmodule
输出波形图：
五、课后思考题
1、异步时序逻辑电路与同步时序逻辑电路有何区别？
答：对于同步时序逻辑电路，因为时钟脉冲对电路的控制作用，所以无论输入信号时电平信号还是脉冲信号，对电路引起的状态响应都是相同的。
而对于异步时序逻辑电路，电路中没有统一的时钟脉冲信号同步，电路状态的改变是外部输入信号变化直接作用的结果；在状态转移过程中，各存储元件的状态变化不一定发生在同一时刻，不同状态的维持时间不一定相，并且可能出现非稳定状态。对输入信号的形式有所区分，输入电平信号与脉冲信号，对电路引起的状态响应是不同的
如下图1所示：
输入CLR为清0端，信号LD为置数端，将A、B、C、D的输入值送到计数器中，并立即在QA、QB、QC、QD中输出。输入信号M为模式选择端，当M=1时加1计数，当M=0时减1计数。CP端输入一个上升信号时进行一次计数，计数有进位/借位时，Qcc端输出一个负脉冲。
三、实验过程
1、启动ISE集成开发环境，创建工程并输入设计源文件。
output b ;
reg b ;
reg [31:0] cnt ;
reg clkout ;
always @ ( posedge clk or negedge rst )
[VIP专享]实验四 D触发器及其应用
![[VIP专享]实验四 D触发器及其应用](https://img.taocdn.com/s3/m/657dc5b2cfc789eb162dc813.png)
实验四D触发器及其应用一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计方法。
二、实验设备1、数字电路实验箱2、数字双踪示波器3、函数信号发生器4、集成电路：74LS005、集成电路：74LS7474LS74⏹74LS74：双D触发器（上升沿触发的边沿D触发器）⏹引脚的定义：三．实验原理时序逻辑电路：⏹1、时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态，与以前的输入有关。
⏹2、同步时序电路⏹3、异步时序电路D触发器⏹ 1 、触发器：一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
2、D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态。
四、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；2、实现如图所示时序脉冲（74LS74和74LS00各1片）五．实验结果1.用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；在CP1端加入1KHz，峰峰值为5.00V，平均值为2.50V的连续方波，并用示波器观察CP，1Q，2Q各点的波形得到的二分频波形结果为：得到的四分频结果为：2、实现如图所示时序脉冲（74LS74和74LS00各1片）1.列出真值表n Q 1n Q 011+n Q 10+n Q F00100111011100100012.特征方程3.电路图+1101+1010'10'=====n n n n n n Q Q D Q Q D F Q Q F F CP =⋅4.得到的时序脉冲波形图六、实验心得1.这次实验我做的很慢，可能原因是没有提前预习好，对电路元器件的使用还很不清晰。
2.通过这次试验，我发现在实验之前先理清思路，做好计划很重要。
d触发器布尔方程
d触发器布尔方程1. 什么是d触发器？在数字电子电路中，d触发器是一种重要的时序逻辑电路元件。
它被广泛应用于存储和传输数据的操作中。
d触发器可以存储一个比特的信息，并且可以根据时钟信号的变化来更新存储的值。
2. d触发器的工作原理d触发器由几个逻辑门组成，常见的包括与门、非门和或门。
它有两个输入端：数据输入（称为D）和时钟输入（称为CLK），以及一个输出端（称为Q）。
当时钟信号上升沿到来时，d触发器会根据数据输入的值更新输出端的值。
d触发器有两种类型：正沿触发和负沿触发。
正沿触发表示在时钟信号上升沿到来时，d触发器会将D端口的值传输到输出端口。
而负沿触发则表示在时钟信号下降沿到来时，d触发器会传输D端口的值到输出端口。
3. d触发器布尔方程对于正沿触发的d触发器，其布尔方程可以通过真值表或Karnaugh图进行推导得出。
以下是一个4位d触发器的布尔方程示例：Q1(t+1) = D1Q2(t+1) = D2Q3(t+1) = D3Q4(t+1) = D4其中，Q表示当前时刻的输出值，D表示当前时刻的输入值，(t+1)表示下一个时刻的值。
对于负沿触发的d触发器，其布尔方程可以通过上述方法推导得出，只是时钟信号的沿变为下降沿。
4. d触发器的应用d触发器在数字电子电路中有广泛的应用。
以下是一些常见的应用场景：4.1 存储器d触发器可以用于构建存储器单元，实现数据的存储和读取功能。
多个d触发器可以组合成寄存器和内存模块，用于存储大量数据。
4.2 时序逻辑电路d触发器可以用于构建各种时序逻辑电路，如计数器、移位寄存器等。
这些电路可以实现各种复杂的功能，如频率分频、数据传输等。
4.3 控制单元d触发器在控制单元中起着重要作用。
控制单元负责控制整个数字系统的操作和状态转换。
d触发器可以用于存储和更新控制信号，实现状态机和状态转换。
4.4 数据传输d触发器可以用于数据传输的操作。
它可以将输入数据暂存起来，并在时钟信号到来时将其传输到输出端口。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA 技术基础实验报告
专业：电子信息工程
班级：2012级一班
姓名：
学号：
指导教师：
年月日
EDA 技术基础实验报告
实验项目名称：应用Quartus II完成基本时序电路的设计
实验日期：实验成绩：
实验评定标准：
一、实验目的
熟悉Quartus II的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。
二、实验器材
Quartus II 7.2 (32-Bit)软件
三、实验内容与步骤
实验内容：
利用Quartus II完成异步置位清零高上升沿触发的D触发器的文本编辑输入和仿真测试等步骤，给出D触发器的功能仿真波形。
最后在实验系统上进行硬件测试，验证本项设计的功能。
根据D触发器的方程及功能表：
由此可知D触发器的工作原理：当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
当接入高电平时，输出端Q的输出结果只与D端的输入有关。
实验步骤：
创建一个工程并命名为“DFF2”建立一个VHDL File并命名为“DFF2”，编写的D触发器文本如四中截图所示，进行编译仿真，设计的波形图如下。
四、实验电路图（程序）
D触发器的实验程序图：
D触发器的波形仿真成功的报告图：
五、实验仿真结果及分析
当S=0且R=1时,不论输入端D为何种状态，都会使Q=1，即触
发器置1；当S=1且R=0时，触发器的状态为0,S和R通常又称为直接置位和清零端。
当S=1且R=1时：当CLK端输入由0变为1时，Q 端的输出值取决于D端的输入。
当CLK端由1变为0时，Q端的输出保持不变，与D端输入无关。
实现了异步置位清零上升沿触发的D触发器功能。