实验三8选1数据选择器实验报告
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
数据选择器和译码器实验报告
竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。
三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。
（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。
（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。
2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。
数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。
四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。
改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。
实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。
用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
数字逻辑实验报告
实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。
2、掌握TTL集成与非门的逻辑功能。
3、掌握TTL集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录）1、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。
实验三 数据选择器及其应用
实验三数据选择器及其应用一、实验目的（1）通过实验的方法学习数据选择器的电路结构和特点。
（2）掌握数据选择器的逻辑功能及其基本应用。
二、实验设备（1）数字电路实验箱（2）74LS00、74LS153三、实验原理数据选择器（Multiplexer）又称为多路开关, 是一种重要的组合逻辑部件, 它可以实现从多路数据中选择任何一路数据输出, 选择的控制由专门的端口编码决定, 称为地址码, 数据选择器可以完成很多的逻辑功能, 例如函数发生器、桶形移位器、并串转换器、波形产生器等。
本次实验使用的是双四选一数据选择器。
常见的双四选一数据选择器为TTL双极型数字集成逻辑电路74LS153, 它有两个4选1, 外形为双列直插, 引脚排列如图2.7.1所示, 逻辑符号如图2.7.2所示。
其中D0、D1、D2、D3为数据输入端, A0、A1为数据选择器的控制端（地址码）, 同时控制两个选择器的数据输出, 为工作状态控制端（使能端）, 74LS153的功能表见表2.7.1。
其中：图2.7.1 图2.7.2输入输出A1A01Q2Q 1X X000001D02D00011D12D10101D22D20111D32D3表 2.7.1（1）设计实验以A.B代表正、副指挥, C.D代表两名操作员, “1”代表通过, “0”代表没有通过。
F代表产生点火信号, “1”代表产生点火信号, “0”代表没有产生点火信号。
只有当A.B 同时为“1”, 且C和D中至少有一个为“1”时, 输出F才为“1”, 及连接在电路中的指示灯亮起, 否则, 指示灯不亮。
据此, 画出真值表如图:A B C D F00000000100010000110010000101001100011101000010010101001011011000110111110111111画出卡诺图:ABCD00 01 11 1000 01 11 100000 0010 0010 0010降维：ABC00 01 11 100 100D0 0010再降维：AB 0 10 100 0C+D因为, 所以可以用74LS00实现C和D的与, 然后将C+D输入数据选择器, 配合地址端的A.B, 即可实现预设功能。
数字电子技术实验报告(学生版)
数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能。
2．学会用“与非”门构成其他常用门电路的方法。
3．掌握组合逻辑电路的分析方法与测试方法。
4．学习组合逻辑电路的设计方法并用实验来验证。
二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB2．用“与非”门（74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图，并根据集成片的引脚排列分配好各引脚。
3.画出用“异或”门和“与非”门组成的全加器电路。
（参照实验指导书P.75 图3-2-2）并根据集成片的引脚排列分配好各引脚。
4．设计一个电动机报警信号电路。
要求用“与非”门来构成逻辑电路。
设有三台电动机，A 、B 、C 。
今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。
实验前设计好电动机报警信号电路。
设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。
（写出化简后的逻辑式，画出逻辑图及引脚分配）三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。
逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。
将测试结果填入表 1-2。
判断测试是否正确。
图中A i 、B i 为加数，C i-1为来自低位的进位；S i 为本位和，C i 为向高位的进位信号。
表1-2根据设计好的3.电动机报警信号电路用74LS00集成片按图接线，并经实验验证。
将测试结果填入表1-3。
表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平？3．在全加器电路中，当A i=0，S i*=1，C i=1时C i-1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。
实验三：数据选择器及其应用
数字电路实验报告姓名：班级：学号：同组人员：实验二数据选择器及其应用一、实验目的1．了解74LS00、74LS153芯片的内部结构和功能；2．掌握数据选择器的逻辑功能及其基本应用。
二、实验设备1、数字电路试验箱2、74LS00、74LS153三、实验原理数据选择器可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多逻辑功能。
具体原理见课本四、实验内容1、用数据选择器完成导弹发射导弹发射的时候，A、B是指挥官，只有当A、B都同意才能发射，C、D是操作员，听到A、B都同意的指令C、D才发射导弹，C、D任何一个发射都算完成任务。
同意指令为“1”，不同意为“0”，发射为“1”，不发射为“0”。
真值表如下：发射导弹的情况如下：实验中只有74LS00、74LS153，利用这两个器件设计电路如下：开关从左到右依次为A 、B 、C 、D ，AB 接C 1、C 2、C 3 ,C 0=0,C 、D 接地址端，即可完成导弹发射功能。
2、 用数据选择器设计全加器电路实验电路如下：如图所示：开关从左至右依次为Ai、Bi、Ci-1,A、B位地址输入端，1C1、1C2接Ci-1’，1C0、1C3接Ci-1；2C0=0，2C3=1，2C1、2C2接Ci-1，即可完成全加器功能。
五、实验结果12、全加器实验结果A i=1,B i=0,C i-1=1时的实验结果以上两个实验结果均符合设计要求。
六、实验心得通过这三次实验，对数字电路的有了进一步的了解。
学会用数据选择器设计简单的功能电路。
对数据选择器的掌握程度有了进一步的加深。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
实验三 8选1数据选择器实验报告
实验三、八选一数据选择器一、实验目的：1.熟悉Quartus II6.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。
二．建立新工程1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
四．综合适配1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1.在 File 菜单下，点击 New 命令。
verilog语言编写八选一数据选择器
八选一选择器一、实验目的编写一个八选一的选择器，并在verilog软件上进行仿真。
二、代码1、源代码（1）用数据流描述的八选一多路选择器模块，采用了逻辑方程module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output out;input i0,i1,i2,i3,i4,i5,i6,i7;input s2,s1,s0;assign out=s2?(s1?(s0?i7:i6):(s0?i5:i4)):(s1?(s0?i3:i2):(s0?i1:i0));endmodule（2）用数据流描述的八选一多路选择器模块，采用了条件操作语句module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output out;input i0,i1,i2,i3,i4,i5,i6,i7;input s2,s1,s0;assign out=(~s2&~s1&~s0&i0)|(~s2&~s1&s0&i1)|(~s2&s1&~s0&i2)|(~s2&s1&s0&i3)|(s2&~s1&~s0&i4)|(s2&~s1&s0&i5)|(s2&s1&~s0&i6)|(s2&s1&s0&i7);endmodule（3）用行为及描述的八选一多路选择器模块可描述为：module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output out;input i0,i1,i2,i3,i4,i5,i6,i7;input s2,s1,s0;reg out;always @(s2 or s1 or s0 or i0 or i1 or i2 or i3 or i4 or i5 or i6or i7)begincase({s2,s1,s0})3'b000:out=i0;3'b001:out=i1;3'b010:out=i2;3'b011:out=i3;3'b100:out=i4;3'b101:out=i5;3'b110:out=i6;3'b111:out=i7;defult:$dispiay(Invalid control signals);endcaseendendmodule或者是：module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0);output out;input i0,i1,i2,i3,i4,i5,i6,i7;input s2,s1,s0;reg out;always @(s2 or s1 or s0 or i0 or i1 or i2 or i3 or i4 or i5 or i6or i7)begincase({s2,s1,s0})3'd1:out=i0;3'd2:out=i1;3'd3:out=i2;3'd4:out=i3;3'd5:out=i4;3'd6:out=i5;3'd7:out=i6;3'd8:out=i7;defult:$dispiay(Invalid control signals);endcaseendendmodule2、激励模块`timescale 1ns/100psmodule mux8_to_1_tb;reg I0,I1,I2,I3,I4,I5,I6,I7;reg S2,S1,S0;wire OUT;mux8_to_1 ul(.out(OUT),.i0(I0),.i1(I1),.i2(I2),.i3(I3),.i4(I4),.i5(I5),.i6(I6),.i7(I7),.s2(S2),.s1(S1),.s0(S0));initialbeginI0=1;I1=0;I2=0;I3=1;I4=1;I5=1;I6=0;I7=0;S2=0;S1=0;S0=0;#10 S2=0;S1=0;S0=1;#10 S2=0;S1=1;S0=0;#10 S2=0;S1=1;S0=1;#10 S2=1;S1=0;S0=0;#10 S2=1;S1=0;S0=1;#10 S2=1;S1=1;S0=0;#10 S2=1;S1=1;S0=1;endendmodule三、仿真波形四、波形说明波形图中，从上至下依次为：输入数据I0,I1,I2,I3,I4,I5,I6,I7，选择端口S2,S1,S0，输出COUT。
数电实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
八选一数据选择器和四位数据比较器verilog实验报告
八选一数据选择器和四位数据比较器verilog实验报告实验报告：八选一数据选择器和四位数据比较器一、引言数据选择器和数据比较器是数字电路中常用的基本电路模块，它们在许多数字系统中起着重要的作用。
本实验通过使用Verilog语言，设计并实现了八选一数据选择器和四位数据比较器电路。
本实验报告将分别介绍这两个电路的设计原理、实验过程以及实验结果。
二、八选一数据选择器的设计1.设计原理八选一数据选择器是一种多路选择器，根据控制信号来选择其中一个输入信号输出。
其输入端包括8个数据输入信号（D0-D7）、3个控制信号（S2、S1、S0）以及一个使能信号（EN），输出端为一个数据输出信号（Y）。
当使能信号为高电平时，根据控制信号的值，将对应的输入信号输出。
2.设计过程本实验中，我们使用Verilog语言进行八选一数据选择器的设计。
首先，我们声明输入输出端口：module mux8to1(input [7:0] D, input [2:0] S, input EN,output reg Y);然后，我们使用case语句来实现根据控制信号选择输出信号的功能：beginif (EN)case (S)3'b000:Y=D[0];3'b001:Y=D[1];3'b010:Y=D[2];3'b011:Y=D[3];3'b100:Y=D[4];3'b101:Y=D[5];3'b110:Y=D[6];3'b111:Y=D[7];default: Y = 1'bx;endcaseelseY = 1'bx;end最后，我们将设计的模块实例化并进行仿真和综合验证。
三、四位数据比较器的设计1.设计原理四位数据比较器用于比较两个四位二进制数的大小。
其输入端包括两个四位二进制数（A、B），输出端为一个比较结果信号（OUT）。
当输入A大于B时，OUT为1；当A等于B时，OUT为0；当A小于B时，OUT为-12.设计过程本实验中，我们同样使用Verilog语言进行四位数据比较器的设计。
实验三 8选1数据选择器实验报告
实验三、八选一数据选择器一、实验目的：1.熟悉Quartus II6.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。
二．建立新工程1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
四．综合适配1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1.在 File 菜单下，点击 New 命令。
数电实验三 数据选择器及其应用
实验三数据选择器及其应用一、实验目的1.通过试验的方法学习数据选择器的电路结构和特点；2.掌握数据选择器的逻辑功能及其基本应用。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS00、74LS153以及基本门电路三、实验原理数据选择器（multiplexer）又称为多路开关, 是一种重要的组合逻辑部件, 它可以实现从多路数据中选择任何一路数据输出, 选择的控制由专门的端口编码决定, 称为地址码, 数据选择器可以完成很多的逻辑功能, 例如函数发生器、桶形移位器、并串转换器、波形产生器等。
1.双四选一数据选择器常见的双四选一数据选择器为TTL双极型数字集成逻辑电路74LS153, 它有两个4选1, 外形为双列直插, 引脚排列如图所示, 逻辑符号如图所示。
其中D0、D1.D2.D3为数据输入端, A0、A1为数据选择器的控制端（地址码）, 同时控制两个选择器的数据输出, 为工作状态控制端（使能端）, 74LS153的功能表见表。
图74LS000的引脚排列, 其功能表见表为。
其中:74LS153引脚图 74LS153逻辑符号74LS153功能表输入输出A1 A0 1Q 2Q0 X X 0 00 0 0 1D0 2D00 0 1 1D1 2D10 1 0 1D2 2D20 1 1 1D3 2D3四、实验内容1.测试数据选择器74LS153（双四选一数据选择器）的逻辑功能；2.设计实验3.某导弹发射场有正、副指挥各一名, 操作员两名。
当正副指挥员同时发出命令时, 只要两名操作员中有一人按下发射按钮, 即可产生一个点火信号, 将导弹发射出去, 根据此设计一个组合逻辑电路, 完成点火信号的控制。
4.实现一位全加器五、用一块74SL153及74SL00完成连接, 输入用3个开关分别代表A.B.CI,输出用2个指示灯分别代表CO、S1。
六、实验过程1.设计实验—点火信号控制器（1）列出半加半减器的真值表（2）画出卡诺图（3）降维①②A0 1B0 0 01 0 D+C（4）转化为与非门2.全加器的实现（1）列出全加全减器的真值表输入输出A B C(i-1) S CI0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1（2）画出卡诺图S=AB00 01 11 10C0 0 1 0 11 1 0 1 0CI=AB00 01 11 10C0 0 0 1 01 0 1 1 1 （3）降维S=A0 1B0 C1 CCI=A0 1B0 0 C1 C 13.逻辑电路设计（1）点火信号控制器5V BFACD （2）全加器&& &5V B CIS AC&。
数据选择器设计实验报告
实验报告数据选择器设计12传感网金涛1228403019一、实验目的1.熟悉硬件描述语言软件的使用。
2.数序数据选择器的工作原理和逻辑功能。
3.掌握数据选择器的设计方法。
二、实验原理数据选择器的逻辑功能是从多路数据输入信号中选出一路数据送到输出端，输出的数据取决于控制输入端的状态。
三、实验内容1.设计一个四选一数据选择器。
程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX4_1 ISPORT(D3,D2,D1,D0,A1,A0:INSTD_LOGIC;Y:OUT STD_LOGIC);END ENTITY MUX4_1;ARCHITECTURE ONE OF MUX4_1 ISBEGINPROCESS(D3,D2,D1,D0,A1,A0)BEGINIF(A0='0' AND A1='0') THENY<=D0 ;ELSIF (A0='0' AND A1='1') THENY<=D1 ;ELSIF (A0='1' AND A1='0') THENY<=D2 ;ELSIF (A0='1' AND A1='1') THENY<=D3 ;END IF;END PROCESS;END ARCHITECTURE ONE;仿真波形：仿真波形分析：D0-D3是数据输入端，A1,A0是控制输入端，Y是数据输出端。
当A0=0,A1=0时Y=D0；当A0=0,A1=1时Y=D1；当A0=1,A1=0时Y=D2；当A0=1,A1=1时Y=D3；实体框图：2.设计一个八选一数据选择器。
程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux8_1 ISPORT(A:IN STD_LOGIC_VECTOR(2DOWNTO 0);D0,D1,D2,D3,D4,D5,D6,D7:INSTD_LOGIC;S:IN STD_LOGIC;Y:OUT STD_LOGIC);END mux8_1;ARCHITECTURE dataflow OF mux8_1ISBEGINPROCESS(A,D0,D1,D2,D3,D4,D5,D6,D7,S)BEGINIF(S='1')THEN Y<='0';ELSIF(S='0'AND A="000")THEN Y<=D0;ELSIF(S='0'AND A="001")THEN Y<=D1;ELSIF(S='0'AND A="010")THEN Y<=D2;ELSIF(S='0'AND A="011")THEN Y<=D3;ELSIF(S='0'AND A="100")THEN Y<=D4;ELSIF(S='0'AND A="101")THEN Y<=D5;ELSIF(S='0'AND A="110")THEN Y<=D6;ELSE Y<=D7;END IF;END PROCESS;END dataflow;仿真波形：仿真波形分析：S为使能端，低电平有效。
八选一数据选择器实验报告——孙小喃
学生实验报告实验课名称：VHDL硬件描述语言实验项目名称：八选一数据选择器专业名称：电子科学与技术班级：32050801学号：05********教师姓名：程鸿亮2010年11月06日组别第三组同组同学钞田田实验日期2010年11月06日实验室名称______________成绩_____ 一．实验名称八选一数据选择器二．实验目的与要求目的：设计一个8选1的数据选择器，初步掌握QuartusII软件的使用方法以及硬件编程下载的基本技能。
要求：通过VHDL编程，实现一个数据选择器，要求有8位数据输入端，1位数据输出端，通过3位地址输入信号寻址，并具有输出使能功能。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
三．实验内容1、打开QuartusII软件，建立一个新的工程：1）单击菜单File\New Project Wizard…2）输入工程的路径、工程名以及顶层实体名。
3）单击Next>按钮，进入下一个界面。
由于我们建立的是一个空的项目，所以没有包含已有文件，单击Next>继续。
4) 设置我们的器件信息：设置为cyclone∏,选择FBGA，484，8,在available devices中选择EP2C35F484C8 33216 483840 70 4, 然后单击Next>，指定第三方工具。
这里我们不指定第三方EDA工具，单击Next>后结束工程建立。
2、建立VHDL文件：1) 单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件，注意此文件并没有在硬盘中保存。
2) 在编辑窗口中输入VHDL源文件并保存，注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。
3) 编译工程单击Processing\Start Compilation开始编译，编译过程中可能会显示若干出错消息，参考提示原因对程序进行修改直到编译完全成功为止。
实验三 译码器和数据选择器预习报告
实验三 译码器和数据选择器
1、译码器功能测试
将 74LS139 译码器电路按图 2.1 接线，参照表 2.1 输入电平，测试输出状态并填入表中。
仿真结果
2、译码器转换
将双２－４线译码器转换为３－８线译码器。
⑴ 画出转换电路图；
⑵ 在实验箱上接线并验证设计是否正确；
⑶ 填写该3-8 线译码器功能表 2.2。
仿真结果
3、数据选择器的测试及应用
⑴ 将双 4选 1数据选择器
74LS153 参照图2.3.2 接线，测试其功能并填写表2.3。
⑵将实验箱脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器4 个输入端，输出端1Y 接示波器，选择端（A，B）仍按表2.3 状态改变
，分别观察4种不同频率的脉冲信号。
仿真结果
向实验箱上的译码器输入端1A～1D，2A～2D 分别输入8421BCD 码，观察1，2两个数码管显示输出的符号。
数据选择器及其应用实验报告
数据选择器及其应用实验报告数据选择器及其应用实验报告引言：数据选择器是数字电路中常见的一种基本逻辑电路元件，它用于从多个输入信号中选择一个输出信号。
在本次实验中，我们将通过设计和搭建一个数据选择器电路，并探讨其在实际应用中的潜力和限制。
一、实验目的本次实验的主要目的是通过搭建一个4位数据选择器电路，掌握数据选择器的原理和工作方式，并且了解其在数字电路中的应用。
二、实验器材和材料1. 电路模拟软件：我们选择了Multisim作为实验中的电路模拟软件，它可以帮助我们方便地进行电路设计和模拟。
2. 逻辑门芯片：我们使用了74LS153作为数据选择器的逻辑门芯片，它具有两个4-输入、1-输出的数据选择器。
3. 连接线、电源等辅助材料。
三、实验步骤1. 根据74LS153的逻辑图和引脚功能图，连接电路。
我们将两个74LS153芯片并联，以扩展数据选择器的位数，从而实现4位数据选择器。
2. 使用Multisim软件，设计并搭建电路。
根据74LS153的引脚功能图，将芯片的输入端与信号源相连，输出端与LED灯相连，以便观察电路的输出情况。
3. 对电路进行仿真测试。
通过Multisim软件，输入不同的数据信号，观察LED 灯的亮灭情况，并记录下来。
4. 分析和总结实验结果。
根据实验数据和观察结果，我们将对数据选择器的工作原理和应用进行分析和总结。
四、实验结果与分析在实验中，我们输入了不同的数据信号，观察到LED灯的亮灭情况与输入信号的变化相对应。
这验证了数据选择器的正确工作，并且证明了其在数字电路中的应用潜力。
然而，我们也发现了一些限制和局限性。
首先，数据选择器的位数限制了它能够处理的输入信号的数量。
在本次实验中，我们使用了4位数据选择器，因此只能选择4个输入信号中的一个。
如果需要选择更多的输入信号，我们需要使用更多的数据选择器进行级联。
此外，数据选择器的速度也是一个重要的考量因素。
在实际应用中，我们需要根据具体的需求选择适合的数据选择器，以确保其能够满足系统的时序要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三、八选一数据选择器
实验目的：一、
1.熟悉Quartus II6.0软件的使用和FPGA设计流程
2.用VHDL语言进行八选一数据选择器的设计
二、实验步骤：
在D盘“xingming”的文件夹下建立一个名为“choice8”建立文件夹：一．
的文件夹。
二．建立新工程
1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard…菜单命令启动新项目向导。
在随后弹
出的对话框上点击Next按钮，在 What is the working directory for
this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在What is the name of this project 栏目中输入新项目的名字:choice8，点击Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为
EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入
1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
四．综合适配
1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真
1.在 File 菜单下，点击 New 命令。
在随后弹出的对话框中，切换到 Other Files 页。
选中 Vector Waveform File 选项，点击 OK 按钮。
2.选择命令 Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界面。
在 Edit 菜单下，点击 Insert Node or Bus…命令,或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder出现结点查找器窗口搜索结点名, 在上一个框图中点击 Node Finder…按钮后，打开
Node Finder 对话框。
点击 List 按钮，列出电路所有的端子。
点击 >> 按钮，全部加入。
点击 OK 按钮，确认。
3.回到 Insert Node or Bus 对话框，点击 OK 按钮，确认。
4.编辑输入激励信号波形.选中 a 信号，在 Edit 菜单下，选择 Value => Clock…命令。
在随后弹出的对话框的 Period 栏目中设定参数为10ns，点击OK 按钮，重复前面的操作，设置输入信号b的参数为20ns ，c信号的参数为30ns，d信号的参数为40ns，e信号的参数为50ns，f信号的参数为60ns，g信号的参数为70ns，h信号的参数为80ns，输入激励信号波形编辑完毕。
同样的，s[0]、s[1]、s[2]的参数分别设置为10ns、20ns、30ns。
5.功能仿真：(1)Processing=>Generate Functional Simulation Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口，在simulation mode中选择Functional ，指定波形文件为choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形
1.时序仿真：
(1)Processing=>Generate Functional Simulation Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口
在simulation mode中选择timing，指定波形文件为choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形
六．引脚分配
1. 在 Assignments 菜单下，点击 Pin Planner 命令，出现如下图示。
在这个工具中，我们可以为我们的电路的端子分配器件的引脚。
在 All Pins 表格中，双击 Node Name 列的 new node 单元，选择所有端口的名字。
在同一行的Location 列，选择要分配的位置。
重复操作，为每个端子都分配适当的脚位。
2. 在 Assignments 菜单下，点击 Device…命令。
在随后弹出的对话框中点击Device & Pin Options…按钮，进入 Device & Pin Options 对话框。
切换到Unused Pins 页，在 Reserved all unused pins 栏目中，选择 As
input tri-stated 。
点击确定按钮，确认设置。
回到 Seting 对话框，点击OK 按钮。
3. 在这些均设置好后，选择 Processing 菜单下，点击 Start Compilation 命令，开始再一次编译我们的项目。
编译结束后，点击“确定”按钮。
七．下载与配置
1.可编程器件通过专用电缆和计算机相连，使用命Tools=>Programmer打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。
2.回到编程器窗口，选中program/configure,再点击Start启动编程。
3．下载成功后，在试验箱中进行试验，可观察到实验结果。
三、实验感想
在这次的试验中，因为是第三次使用Quartus II6.0做实验，所以，对于实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就修正过来了。
这个实验一共做了两次，因为第一次做之后，写实验报告时发现实验截图不全，即功能仿真和时序仿真的仿真波形图没有截出输入输出信号的字母标识。
这样从图中并不能清楚看出实验仿真结果，在第二次做的时候，只需要打开原来建好的工程，而不需要重新输入实验图。
在这反复的犯错与练习的过程中，使我基本上掌握了该软件的使用，以后碰到一些问题也会自己解决了。
通过这次的实验，也是我更加熟悉了VHDL语言设计程序的一些基本规则和他的简单语法结构，巩固和加深了课堂知识。