北京邮电大学微机原理与接口技术第二章微处理器与系统结构
合集下载
微机原理与接口技术第二章
2
§2.1 中央处理器结构
主要内容:
中央处理器的发展过程 8086/8088 CPU
80486 CPU
Pentium CPU Itanium处理器
4
一、中央处理器的发展过程
中央处理器（Central Processing Unit，CPU）由 控制器、运算器等组成，采用大规模集成电路工艺制成 芯片，又称微处理器芯片。控制器负责从存储器中取出 指令，并对指令进行译码，主要由指令寄存器、译码器 、程序计数器、操作控制器等组成。运算器又称算术逻 辑单元（Arithmetic Logic Unit，ALU），它是计算机 对数据进行加工处理的部件，包括算术运算（加、减、 乘、除等）和逻辑运算（与、或、非、异或、比较等） 。
9
图2-1
8086/8088CPU内部功能结构图
10
具体来看，总线接口部件（BIU）完成取指令送指令 队列、配合执行部件的动作，从内存单元或I/O端口取操 作数，或者将操作结果送内存单元或者I/O端口。BIU由 段寄存器（DS、CS、ES、SS）、16位指令指针寄存器IP （指向下一条要取出的指令代码）、20位地址加法器 （用来产生20位地址）和6字节（8088为4字节）指令队 列缓冲器组成。
D0
CF
图2-3
80486标志寄存器
C标志（进位/借位标志） S标志（符号标志） P标志（奇偶标志） 方向标志DF 陷阱标志TF 任务嵌套标志NT 虚拟标志VM
11
三、80486 CPU
80486微处理器由7大部分组成，包括总线接口部 分、指令预取部分、译码部分、控制部分、运算部分、 存储器管理部分和高速缓冲存储器，如下图所示。
12
1、运算部分
§2.1 中央处理器结构
主要内容:
中央处理器的发展过程 8086/8088 CPU
80486 CPU
Pentium CPU Itanium处理器
4
一、中央处理器的发展过程
中央处理器（Central Processing Unit，CPU）由 控制器、运算器等组成，采用大规模集成电路工艺制成 芯片，又称微处理器芯片。控制器负责从存储器中取出 指令，并对指令进行译码，主要由指令寄存器、译码器 、程序计数器、操作控制器等组成。运算器又称算术逻 辑单元（Arithmetic Logic Unit，ALU），它是计算机 对数据进行加工处理的部件，包括算术运算（加、减、 乘、除等）和逻辑运算（与、或、非、异或、比较等） 。
9
图2-1
8086/8088CPU内部功能结构图
10
具体来看，总线接口部件（BIU）完成取指令送指令 队列、配合执行部件的动作，从内存单元或I/O端口取操 作数，或者将操作结果送内存单元或者I/O端口。BIU由 段寄存器（DS、CS、ES、SS）、16位指令指针寄存器IP （指向下一条要取出的指令代码）、20位地址加法器 （用来产生20位地址）和6字节（8088为4字节）指令队 列缓冲器组成。
D0
CF
图2-3
80486标志寄存器
C标志（进位/借位标志） S标志（符号标志） P标志（奇偶标志） 方向标志DF 陷阱标志TF 任务嵌套标志NT 虚拟标志VM
11
三、80486 CPU
80486微处理器由7大部分组成，包括总线接口部 分、指令预取部分、译码部分、控制部分、运算部分、 存储器管理部分和高速缓冲存储器，如下图所示。
12
1、运算部分
微机原理与接口技术444
XCHG reg，mem/reg
三．
1.
堆栈操作指令
压入堆栈指令 PUPH mem/reg PUSH Segreg PUSHF 弹出堆栈指令 POP mem/reg POP Segreg POPF
2.
四．
1. 2. 3.
地址传送指令
LEA reg, mem LDS reg, mem LES reg, mem
1.
第四节 DOS与BIOS功能调用
什么是DOS与BIOS功能调用
2. 3.
DOS功能调用方法 DOS功能调用举例
1. 2.
3.
4.
字符或字符串输出 字符或字符串输入 设置日期与时间
BIOS中断和功能调用
第五节 基本结构程序设计方法
1. 2.
顺序结构 分支结构
3.
循环结构
1.
第六节 宏汇编语言程序设计举例
disp disp
1.
第八章 CPU 控制指令
标志位操作指令 1. 清除进位标志：CLC 2. 进位标志取反：CMC 3. 进位标志置1：STC 4. 方向标志清0：CLD 5. 方向标志置1：STD 6. 清除中断标志：CLI 7. 中断标志置1：STI 空操作 NOP 处理器暂停 HLT 处理器等待 WAIT 处理器交权 ESC mem 总线锁定前缀 LOCK
二．
1. 2. 3. 4.
双操作数逻辑指令
逻辑“与”运算：AND 逻辑“或”运算：OR 逻辑“异或”运算：XOR 检测指令：TEST
1.
第六节 字符串操作指令
字符串传送
MOVS/MOVSB/MOVSW
2.
字符串比较
CMPS/CMPSB/CMPSW
三．
1.
堆栈操作指令
压入堆栈指令 PUPH mem/reg PUSH Segreg PUSHF 弹出堆栈指令 POP mem/reg POP Segreg POPF
2.
四．
1. 2. 3.
地址传送指令
LEA reg, mem LDS reg, mem LES reg, mem
1.
第四节 DOS与BIOS功能调用
什么是DOS与BIOS功能调用
2. 3.
DOS功能调用方法 DOS功能调用举例
1. 2.
3.
4.
字符或字符串输出 字符或字符串输入 设置日期与时间
BIOS中断和功能调用
第五节 基本结构程序设计方法
1. 2.
顺序结构 分支结构
3.
循环结构
1.
第六节 宏汇编语言程序设计举例
disp disp
1.
第八章 CPU 控制指令
标志位操作指令 1. 清除进位标志：CLC 2. 进位标志取反：CMC 3. 进位标志置1：STC 4. 方向标志清0：CLD 5. 方向标志置1：STD 6. 清除中断标志：CLI 7. 中断标志置1：STI 空操作 NOP 处理器暂停 HLT 处理器等待 WAIT 处理器交权 ESC mem 总线锁定前缀 LOCK
二．
1. 2. 3. 4.
双操作数逻辑指令
逻辑“与”运算：AND 逻辑“或”运算：OR 逻辑“异或”运算：XOR 检测指令：TEST
1.
第六节 字符串操作指令
字符串传送
MOVS/MOVSB/MOVSW
2.
字符串比较
CMPS/CMPSB/CMPSW
微机原理与接口技术第二章
系统扩展接口设计 CPU一般由寄存器阵列RS、算术逻辑运算单元ALU、控制器和内部总线及 缓冲器组成。 寄存器是CPU内部的存储单元，作用是暂存需 要反复使用的数据。 寄 存 器
用寄存器 用寄存器 的 ， 。 用的是 数器PC， 一 ， 寄存器 的 IP， 是要 存 一 要 一 用寄存器 用寄存器用 暂存数据、 作数 。
系统扩展接口设计
注意 8个通用寄存器一般均可用来存放指令的操作数或保存运算结果，但是在某些 中又必须专用某个寄存器，如I/O操作时必须使用AX，循环指令中必须使用CX。 指针和变址实际上是相同的概念，都是存储单元地址，一般指令中用来存放存储单 元的地址可作用BX、BP、DI之一，但字符串操作指令中必须使用SI和DI，而堆栈 操作中必须使用SP来存放栈顶单元地址。 2、段寄存器 段寄存器是专用寄存器，用在存储器访问时存放段的基址。 3、控制寄存器 （1）指令指针寄存器 指令指针寄存器IP中存放着下一条要取出指令的偏移地址，它具有自动加1 功能，每取出1B的指令机器码，它就自动加1，使它指向下一个要取的内存单 元。这个寄存器由CPU内部使用，CPU正是利用此寄存器才确保程序中的指令 能依次执行。程序中不可访问此寄存器，但某些指令具有隐含改变IP的功能， 如转移、循环、调用子程序等指令。 （2）标志寄存器在其它章节详述
系统扩展接口设计
1、PC=00H，从地址00H处取一条指令。设第一条指令占2B，取出后PC自动加2。 CPU随后执行所取指令，指令操作码指出应将操作数3放入累加器A内。 2、PC=02H，从地址02H处取一条指令。设第二条指令占2B，取出后PC自动 加2。CPU随后执行刚才所取指令，指令操作码指出应将操作数5与累加器A的 内容相加，并将结果8暂存A内。 3、PC=04H，从地址04H处取一条指令。设第三条指令占2B，取出后PC自动加2 。CPU随后执行刚才所取指令，指令操作码指出应将累加器A内容与操作数1相 减，结果7暂存在A内。 4、PC=06H，从地址06H处取一条指令。设第四条指令占2B，取出后PC自动 加2。CPU随后执行刚才所取指令，指令操作码指出应将累加器A中内容保存到 操作数所指定的内存单元中。 5、PC=08H，从地址08H处取一条指令。设第五条指令占1B，取出后PC自动加 1。CPU随后执行刚才所取指令，该指令无操作数，指令操作码指出CPU应暂 停，故CPU不再往下取指令。
微机原理与接口技术 第2章
二. 存储器容量: 存储器由若干“存储单元”组成，每一单元存放 一个“字节”的信息。 10000101 1字节（Byte)即为8位二进制数 2字节即为1个“字”(word) 4字节即为1个“双字”(Dword) 1K容量为1024个单元 1M=1024K=1024*1024单元 1G=1024M
术语： “读”：即输入,信息从外部→CPU “写”：即输出,信息从CPU→外部 “读内存”：从存储器取信息→CPU “写内存”：信息写入存储器
2.2
计算机系统中的存储器基础知识
(含教材第1章和第7章的相关内容)
一.分类: 存 主存储器:RAM、ROM (EPROM) 储 辅助存储器:磁盘、光盘 器 高速缓冲存储器
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
C P
U
存储器
存储器
I/O接口
① 以CPU为核心通过3条总线连接存储器、I/O接口 存储器:指系统的主存储器，简称为内存。 用来存放程序、数据
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
读存储器过程
C P U 地 址 线
1 0 0 1 0 0 01 1 0 1 0 0
A12 A11
0000H 0001H
地 址 译 码 器
A0
1234H
数据线
89H89HC PU 数 据 线1FFFH
存储器
读写控制电路
存储器读命令
CPU控制线
CPU通过地址线发出地址； 由地址译码器对地址进行“翻译”, 选中某一存储单元 CPU发出存储器读命令, 某一存储单元的内容送往CPU数据线。
第二章
北京邮电大学微机原理与接口技术第二章微处理器与系统结构
3、段寄存器 8086中有4个16位段 寄存器。
每个段寄存器在8086存储器寻址空间中规定了64KB 的存储器块。该64KB存储器块叫做段寄存器的当前段。 CS（Code Segment）称作代码段寄存器。在每 条指令的取指期间，指令指针IP的内容加上CS寄存器 (左移4位)的内容作为被取的指令所在的存储器地址。 例如，如果CS＝11DAH，而IP＝0100H，则将要取出 的指令在内存11EA0H单元。因为：
取指令与执行指令操作是并行的，提高了CPU的 利用率，这种重叠操作技术，提高了整个系统的运行 速度。
8086CPU的功能结构
AH BH CH DH SP BP DI SI
内部数据总线
AL BL CL DL
AX BX CX DX
地址 加法器
20位地址总线
16位 数据线
CS DS SS ES IP 内部通信寄存器 8086 总线
2、EU执行单元 组成：ALU、状态与标志寄存器、8个通用寄存 器、暂存器、队列控制逻辑与时序控制逻辑（EU控 制器）等；
完成工作：指令译码与执行指令；
EU从BIU的指令队列输出端取得指令，对指令的 代码进行译码，产生操作数地址(若需要的话)并将 其传送给BIU，向BIU申请完成存储器或I/O的读/写 总线周期，对操作数进行指令规定的操作。 EU没有连接到总线上，所以对系统总线来说， 它是“外界”的。
通常，这4个16位通用寄存器都可以作累加器使用， 用于暂存16位的操作数，其中AX为主累加器。它们的 内容既可以用作算术逻辑运算的源操作数，也可用作目 的操作数。 虽然是通用寄存器，但在执行不同的指令时，也有 专门的用途。表2.1列出了8086通用寄存器的专门用法。
2、指针和变址寄存器 8086的指针和变 址寄存器由4个16位 的寄存器SP、BP、 SI和DI组成。 这些寄存器通常存放的内容是在某一个 段内的偏移量。 两个指针寄存器SP与BP用于访问堆栈段中的数据。 在16位算术逻辑运算中，它们也可作为操作数使用。 SP (Stack Pointer)称为堆栈指针，它指示当前堆 栈栈顶的地址的偏移量，在存储器寻址中，凡涉及到 SP寄存器则使用寄存器SS作为段寄存器。 BP (Base Pointer)称为基址指针，它用来指示现行 堆栈段的一个数据区的“基址”偏移量,这个寄存器主 要用来访问堆栈段中的数据。
微机原理与接口技术 第2章 微型计算机系统的微处理器
T4状态：总线周期结束。
8086／8088 CPU的总线周期概念
TW等待状态：如果存储器或I／O设备不能及时 配合CPU传送数据，这时外设或存储器会通过 “READY”信号线在T3状态启动之前向CPU发 数据“未准备好”信号，迫使CPU在T3状态后 插入等待状态TW。TW状态的总线情况与T3周 期的情况相同。当被选中的存储器或I／O端口 有足够的时间来完成读写操作时，就发出“准备 好”Ready）信号，使CPU脱离TW状态继续 工作。
8086／8088处理器的启动和程序执行过程
2、程序执行过程 设程序指令已在存贮器中，CPU按时钟节拍产生一系列 控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用总线 空闲时间，从内存取第二条指令或取第三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写存储 器的要求，则通知BIU把前条指令结果写到存贮器中，然后 再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行。
2.2.2 8086／8088CPU的引脚信号和功能
8086／8088 CPU采用了引脚复用技术。8086／8088的 数据线和地址线是复用的,有些引脚在最大模式和最小模式 有不同的意义。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能 1、AD15~AD0（Address/Data Bus）地址／数据复用总线
以上信号是8086／8088CPU工作在最小模式和最大模式时都要用到的。 8086／8088的第24~31脚信号在不同模式下有不同的名称和定义。
8086／8088 CPU的总线周期概念
TW等待状态：如果存储器或I／O设备不能及时 配合CPU传送数据，这时外设或存储器会通过 “READY”信号线在T3状态启动之前向CPU发 数据“未准备好”信号，迫使CPU在T3状态后 插入等待状态TW。TW状态的总线情况与T3周 期的情况相同。当被选中的存储器或I／O端口 有足够的时间来完成读写操作时，就发出“准备 好”Ready）信号，使CPU脱离TW状态继续 工作。
8086／8088处理器的启动和程序执行过程
2、程序执行过程 设程序指令已在存贮器中，CPU按时钟节拍产生一系列 控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用总线 空闲时间，从内存取第二条指令或取第三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写存储 器的要求，则通知BIU把前条指令结果写到存贮器中，然后 再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行。
2.2.2 8086／8088CPU的引脚信号和功能
8086／8088 CPU采用了引脚复用技术。8086／8088的 数据线和地址线是复用的,有些引脚在最大模式和最小模式 有不同的意义。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能 1、AD15~AD0（Address/Data Bus）地址／数据复用总线
以上信号是8086／8088CPU工作在最小模式和最大模式时都要用到的。 8086／8088的第24~31脚信号在不同模式下有不同的名称和定义。
微机原理与接口技术第二章讲解
? 指令预取队列是并行流水线工作的基础
? 负责与内存或列复位，从
指定的新地址取指令，并立即传给执行单元执行。
25
结论
? 指令预取队列的存在使EU 和BIU 两个部分可同时进 行工作，从而：
? 提高了CPU 的效率； ? 降低了对存储器存取速度的要求
16
READY信号
外部同步控制输入信号，高电平有效。
17
中断请求和响应信号
? INTR：可屏蔽中断请求输入端 ? NMI ： 非屏蔽中断请求输入端 ? INTA：中断响应输出端
18
总线保持信号
? HOLD ：总线保持请求信号输入端。当 CPU 以外的其他设备要求占用总线时， 通过该引脚向 CPU 发出请求。
? 程序：
? 具有一定功能的指令的有序集合
? 指令：
? 由人向计算机发出的、能够为计算机所识别的命令。
5
3. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
取指部件，分析部件，执行部件
6
4. 顺序执行和并行流水线
? 顺序执行方式：（ 8088/8086 之前的芯片）
? 各功能部件交替工作，按顺序完成指令的执行过 程。
29
数据寄存器
? 8088/8086 含4个16位数据寄存器，它们又 可分为 8个8位寄存器，即：
? AX ? BX ? CX ? DX
AH，AL BH，BL CH ，CL DH ，DL
30
数据寄存器特有的习惯用法
? AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于 AX中；
? 另外，BIU 中的地址加法器用来产生20 位的物理 地址。见P44 文字叙述和图2-7 说明。
? 负责与内存或列复位，从
指定的新地址取指令，并立即传给执行单元执行。
25
结论
? 指令预取队列的存在使EU 和BIU 两个部分可同时进 行工作，从而：
? 提高了CPU 的效率； ? 降低了对存储器存取速度的要求
16
READY信号
外部同步控制输入信号，高电平有效。
17
中断请求和响应信号
? INTR：可屏蔽中断请求输入端 ? NMI ： 非屏蔽中断请求输入端 ? INTA：中断响应输出端
18
总线保持信号
? HOLD ：总线保持请求信号输入端。当 CPU 以外的其他设备要求占用总线时， 通过该引脚向 CPU 发出请求。
? 程序：
? 具有一定功能的指令的有序集合
? 指令：
? 由人向计算机发出的、能够为计算机所识别的命令。
5
3. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
取指部件，分析部件，执行部件
6
4. 顺序执行和并行流水线
? 顺序执行方式：（ 8088/8086 之前的芯片）
? 各功能部件交替工作，按顺序完成指令的执行过 程。
29
数据寄存器
? 8088/8086 含4个16位数据寄存器，它们又 可分为 8个8位寄存器，即：
? AX ? BX ? CX ? DX
AH，AL BH，BL CH ，CL DH ，DL
30
数据寄存器特有的习惯用法
? AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于 AX中；
? 另外，BIU 中的地址加法器用来产生20 位的物理 地址。见P44 文字叙述和图2-7 说明。
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。
其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。
微机原理与接口技术课件09第2章微处理器系统结构
四、寄存器阵列（Register Array）
在CPU内部，有一个临时存放地址和数据的寄存 器阵列。这个阵列因CPU的不同而不同，有的称寄存 器堆，寄存器多少有差别，但其功能相似。
寄存器阵列大致分为以下四组： 1. 存放待处理数据的寄存器； 2. 存放地址码的寄存器； 3. 存放控制信息的寄存器； 4. 起数据或地址缓冲器作用的寄存器。
20100H
SS段与SP或BP对应； DS/ES与SI、DI、BX等结合使用，串操作时有约 定。
24
第2章 微处理器系统结构
4. 控制REG
IP
FRH
FRL
指令指针 标志REG
25
第2章 微处理器系统结构
5. 8086CPU中有一个16位的标志寄存器（FR） 共设有9个标志位，用以反映算术、逻辑运
高性能的CPU还有：指令预取部件，指令译码部件、 地址形成部件、存储器管理部件等。
2
第2章 微处理器系统结构 一、算术逻辑运算单元（ALU）
ALU是对二进制数进行算术逻辑运算的基本部件。 数据加工处理可归纳为两种基本运算：
算术运算，逻辑运算。
3
第2章 微处理器系统结构
一、算术逻辑运算单元（ALU）（续）
浮点数运算可以用软件实现。也可以专门生产浮点运算 部件和浮点微处理器，并设有专门的浮点运算指令，可进 行32位或64位浮点加、减、乘、除运算。
Pentium处理器已把浮点处理器与主处理器集成到一个 芯片上。
早期的浮点处理器有：8087、80287、80387协处理器。
6
第2章 微处理器系统结构
一、算术逻辑运算单元（ALU）（续）
为奇数时，PF=0。
28
第2章 微处理器系统结构
在CPU内部，有一个临时存放地址和数据的寄存 器阵列。这个阵列因CPU的不同而不同，有的称寄存 器堆，寄存器多少有差别，但其功能相似。
寄存器阵列大致分为以下四组： 1. 存放待处理数据的寄存器； 2. 存放地址码的寄存器； 3. 存放控制信息的寄存器； 4. 起数据或地址缓冲器作用的寄存器。
20100H
SS段与SP或BP对应； DS/ES与SI、DI、BX等结合使用，串操作时有约 定。
24
第2章 微处理器系统结构
4. 控制REG
IP
FRH
FRL
指令指针 标志REG
25
第2章 微处理器系统结构
5. 8086CPU中有一个16位的标志寄存器（FR） 共设有9个标志位，用以反映算术、逻辑运
高性能的CPU还有：指令预取部件，指令译码部件、 地址形成部件、存储器管理部件等。
2
第2章 微处理器系统结构 一、算术逻辑运算单元（ALU）
ALU是对二进制数进行算术逻辑运算的基本部件。 数据加工处理可归纳为两种基本运算：
算术运算，逻辑运算。
3
第2章 微处理器系统结构
一、算术逻辑运算单元（ALU）（续）
浮点数运算可以用软件实现。也可以专门生产浮点运算 部件和浮点微处理器，并设有专门的浮点运算指令，可进 行32位或64位浮点加、减、乘、除运算。
Pentium处理器已把浮点处理器与主处理器集成到一个 芯片上。
早期的浮点处理器有：8087、80287、80387协处理器。
6
第2章 微处理器系统结构
一、算术逻辑运算单元（ALU）（续）
为奇数时，PF=0。
28
第2章 微处理器系统结构
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
两个变址寄存器SI与DI用于访问数据存储器中的数 据。这些寄存器广泛地用于字符串操作。 串操作指令经常要求一个源操作数和一个目的操作 数，源操作数的地址偏移量放在SI中，目的操作数的地 址偏移量放在DI中，所以SI与DI分别称作源变址寄存器 和目的变址寄存器。 SI和DI对应的段地址寄存器分别为DS与ES，在使用 串操作指令时不能混淆。 SI与DI也可以在所有16位算术逻辑运算中作为操作 数使用。
2.2.3 8086 CPU的引脚及其功能
8086CPU采用40条引线封装，引脚安排如图所示。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 AD16/S3 AD17/S4 AD18/S5 AD19/S6 BHE/S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S0) DT/R (S1) (S2) DEN ALE (QS0) (QS1) INTA TEST READY RESET
每个存储体 内部只需19 位地址码 16进制地址
这样在8086系统中访问存储器可读写一个字节(8位) 的信息，也可读写一个字(16位)的信息。需增设总线高 位有效信号BHE。BHE有效时，选定奇地址存储体，与 A0配合作用，体内地址由A19～A1确定。
字节读取 MOV AL ，[3000H]
字读取 MOV AX ，[3000H]
标志寄存器(FR：Flag Register)将在后面详细介绍。
2.2.2 8086 CPU 的功能结构
8086 CPU 按功能可分为两大部分：
一部分为BIU ( BUS Interface Unit ) ; 专门负责取指令和存取操作数。它与BUS打交道。
一部分为EU ( Execution Unit )。 专门负责分析指令与执行指令。它不与系统BUS 打交道。
2、EU执行单元 组成：ALU、状态与标志寄存器、8个通用寄存 器、暂存器、队列控制逻辑与时序控制逻辑（EU控 制器）等；
完成工作：指令译码与执行指令；
EU从BIU的指令队列输出端取得指令，对指令的 代码进行译码，产生操作数地址(若需要的话)并将 其传送给BIU，向BIU申请完成存储器或I/O的读/写 总线周期，对操作数进行指令规定的操作。 EU没有连接到总线上，所以对系统总线来说， 它是“外界”的。
2.2.1 8086的寄存器结构
8086CPU内有四 组寄存器： 第一组是通用寄存器 组，用来存放数据和运 算的中间结果； 第二组是指针和变址 寄存器组，用来在存储 器的规定段中给出地址 偏移量； 第三组是段寄存器， 提供现行可寻址存储器 的段基地址； 第四组是控制寄存器。
1、通用寄存器
为了提高8086的运算速度，其内部设置了4个16位 的通用奇存器AX，BX，CX，DX。每个寄存器既可以 作为一个16位寄存器使用，也可以分别作为两个8位寄 存器使用。 低8位寄存器名分别为AL，BL，CL和DL，高8位 寄存器名分别为AH，BH，CH和DH。这些寄存器的双 重性使得8086很容易处理字节和字数据。
4．RD (Read) 读信号。三态输出，低电平有效，表示当前CPU正 在读存储器或 I / O 端口。
5．WR (Write) 写信号。三态输出，低电平有效，表示当前CPU正 在写存储器或 I / O 端口。
8086系统中存储器也是按字节编址，可寻址的存储 器空间为 l M字节(220字节)，访问存储器中任何一个字 节，应给出20位的物理地址。 8086系统中存储器的结构
总线 控制 逻辑
暂存器 EU 控制器
ALU
1 2
3 4
5
6
指令队列 标志寄存器
执行单元（EU） 图2.5
总线接口单元（BIU）
8086的功能结构
早期的8位计算机取指令、执行指令是按照时间顺 序进行的,而8086 CPU 是二者并行同时操作的。
1、BIU总线接口单元 8086CPU与外设的接口部件，提供16位数据总线 与20位地址总线。 内部由段寄存器、IP、内部通信寄存器、指令队列、 地址加法器和总线控制逻辑等组成； 完成取指令、指令排队、读/写操作数、地址转换
6．M / IO ( Memory / IO) 存储器或I／O端口访问信号。三态输出， M / IO为 高电平时，表示当前CPU正在访问存储器； M / IO为低 电平时，表示CPU当前正在访问I / O端口。 7．READY 准备就绪信号。由外部输入，高电平有效．表示CPU 访问的存储器或I /O端口已准备好传送数据。当READY 无效时，要求CPU插入一个或多个等待周期TW，直到 READY信号有效为止。 8．INTR ( Interrupt Request ) 中断请求信号。由外部输入，电平触发，高电平有 效。INTR有效时，表示外部向CPU 发出中断请求。 CPU在每条指令的最后一个时钟周期对INTR进行测试， 一旦测试到有中断请求，并且当前中断允许标志IF＝1时， 则暂停执行下条指令转入中断响应周期。
当遇到CALL、INT n等指令时，先把IP压入堆栈， 再清除队列，再重新取满队列；
当遇到JMP等指令时，清除队列，再重新取满队 列。 BIU有一个专用的地址加法器，用来产生20位的 物理地址，它的输出直接送往地址总线。20位物理地 址由16位段基地址(最低位补4个0)加上16位的偏移量 产生。 BIU还负责产生总线控制信号，例如存储器读/写、 I/O口读/写的控制信号。
ES (Extra Segment ) 叫做附加段寄存器。在字符串 操作中，利用DI计算存储器地址、均是相对ES段寄存 器。
4、指令指针IP和标志寄存器FR
16位的指令指针(IP：Instruction，Pointer)，其功 能和一般的CPU中的程序计数器( PC )类似，它由8086 的总线接口部件BIU修改，总是包含下一条要取的指令 在当前代码段中的偏移量，即IP总是指向下一条待取的 指令。 IP与PC略有差别，8086中IP要与CS配合才能 形成真正的物理地址。
3、段寄存器 8086中有4个16位段 寄存器。
每个段寄存器在8086存储器寻址空间中规定了64KB 的存储器块。该64KB存储器块叫做段寄存器的当前段。 CS（Code Segment）称作代码段寄存器。在每 条指令的取指期间，指令指针IP的内容加上CS寄存器 (左移4位)的内容作为被取的指令所在的存储器地址。 例如，如果CS＝11DAH，而IP＝0100H，则将要取出 的指令在内存11EA0H单元。因为：
与总线控制等工作；
指令队列为先进先出的原则组织FIFO ( First In First Out ),实现流水线操作，高性能CPU更是如此。 8086有6个Byte指令队列，需要两个指针，OUT 与IN指针。
当遇到BIU正准备取指令而EU→BIU申请读/写 MEM或I/O时，则先取指令，后读/写操作数； 当队列中当前有两个字节空间时，BIU顺序预取指 令并填满队列；
2.2 Intel 8086微处理器
8086单片微处理器芯片 内外数据总线16位，对外40 条引脚。主时钟8086为5MHz、 8086－2为8MHz、8086－1为 10MHz。 20条地址引脚，直接寻 址220＝1MByte，可访问64K 个I/O端口。具有24种寻址 方式，可以对字节、字、字 符串、字串、组合的和未组 合的BCD码、ASCII码等多种 数据类型进行处理。
9．INTA ( Interrupt Acknowledge) 中断响应信号。向外部输出，低电平有效，表示CPU 响应了外部发来的INTR信号，在中断响应总线周期，可 用来作读选通信号。 10．NMI ( Non－Maskable Interrupt Request ) 不可屏蔽中断请求信号。由外部输入，边沿触发， 正跳沿有效，不受中断允许标志的限制。CPU一旦测试 到NMI请求有效，待当前指令执行完就自动从中断入口 地址表中找到类型2中断服务程序的入口地址，并转去 执行。显然这是一种比INTR高级的中断请求。 11．TEST 测试信号。由外部输入，低电平有效。当CPU执 行WAIT指令时，每隔5个时钟周期对TEST进行一次测 试，若测试TEST无效，则CPU处于踏步等待状态，直到 TEST有效， CPU才继续执行下一条指令。
DS (Data Segment ) 称作数据段寄存器。对数据存 储器的访问都是相对于数据段寄存器。有三个例外： 利用SP计算堆栈地址； 使用BP计算数据存储器地址，均是相对于堆栈； 字符串操作(使用DI计算地址)均是相对于附加段。 SS (Stack Segment ) 叫做堆栈段寄存器。在地址 计算中使用SP或BP访问所有的数据存储器均是相对于 SS段寄存器。因此所有面向堆栈的指令 (例如PUSH、 POP，CALL、INT)均利用SS作为段寄存器。
取指令与执行指令操作是并行的，提高了CPU的 利用率，这种重叠操作技术，提高了整个系统的运行 速度。
8086CPU的功能结构
AH BH CH DH SP BP DI SI
内部数据总线
AL BL CL DL
AX BX CX DX
地址 加法器
20位地址总线
16位 数据线
CS DS SS ES IP 内部通信寄存器 8086 总线
第二章 微处理器与系统结构
2.1 微处理器的基本结构
目前市场上有各种各样的微处理器。一般来说， 其内部基本结构大都由算术逻辑单元、寄存器阵列、 控制单元、总线和总线缓冲器四个部分组成。 高性能微处理器内部还有指令预取部件、地址形 成部件、指令译码部件和存储器管理部件等。 待后面各节内容学完后再来自学这节内容。