上下拉电阻耦合电容注意点
【硬件设计】上拉电阻和下拉电阻用法
【硬件设计】上拉电阻和下拉电阻的用法一、什么是上拉电阻？什么是下拉电阻？上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上拉电阻及下拉电阻作用：1、提高電壓准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b.OC门电路必须加上拉电阻，以提高输出的搞电平值。
2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3、N/A pin防靜電、防干擾：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、預設空閒狀態/缺省電位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
在I2C 总线等总线上，空闲时的状态是由上下拉电阻获得。
6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
上拉电阻与下拉电阻的总结
上拉电阻与下拉电阻的总结上拉电阻的定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流。
弱强只是上拉电阻的阻值不同，没有什么严格区分。
对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
为什么要使用拉电阻：①一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
②数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！③一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平。
作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，它的常态就为高电平，用于检测低电平的输入。
④上拉电阻是用来解决总线驱动能力不足时提供电流的，一般说法是拉电流。
下拉电阻是用来吸收电流，即灌电流。
上拉电阻的作用：1. 电阻作用：①接电组就是为了防止输入端悬空②减弱外部电流对芯片产生的干扰③保护cmos内的保护二极管,一般电流不大于10m A④上拉和下拉、限流。
⑤改变电平的电位，常用在TTL-CMOS匹配。
2. 在引脚悬空时有确定的状态。
3.增加高电平输出时的驱动能力。
4、为OC门提供电流：要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
如果有上拉电阻，那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
上、下拉电阻作用
上拉电阻,下拉电阻的含义,作用及选用原则2010-02-19 13:34上拉电阻,下拉电阻的含义,作用及选用原则在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1、定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流弱强只是上拉电阻的阻值不同，没有什么严格区分对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
2、为什么要使用拉电阻：一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O 端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入。
上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流，下拉电阻是用来吸收电流的，也就是灌电流。
3.上拉电阻的作用：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
OC门电路必须加上拉电阻，才能使用。
为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
上下拉电阻详解
上下拉电阻详解上下拉电阻，统称为拉电阻。
他们最基本的作用就是将状态太不确定的信号线通过一个电阻将其箝位一个确定的高电平（上拉电阻）或低电平（下拉电阻）。
而在不同的应用场景中，对电阻的要求又有所不同，从而引起诸多新概念。
上拉电阻或是下拉电阻的选择他们的作用就是信号线箝位至指定的电平状态，以防止因为信号线悬空而出现不确定的状态，继而出现我们不希望出现的结果。
信号线上的上下拉电阻对于应该使用上拉电阻还是下拉电阻，一般取决与系统本身的需要。
对于高有效的使能脚，我们加入希望上电后处于无效状态，那么就是下拉电阻。
如果我们希望一直都是高电平，那就是上拉电阻。
强拉弱拉根据电阻的大小我们可以分为强拉或者弱拉，芯片内部的上下拉，一般都是弱拉。
拉电阻越大，表示电平能力越弱，正常信号想要改变信号线的状态也就越容易。
比如上图中，控制EN脚变高，每次都要消耗VCC/10K的电流。
强拉电阻的极端表示0欧姆电阻。
根据芯片引脚的结构选择上下拉电阻作为芯片引脚的上下拉电阻一般是出现在OC门或OD门上。
OC 门结构存在于三极管上，OD门存在于场效应管中。
而大多说比较门器件则是OD门较多！OC门输入当Q1基极为高电平时，芯片脚输出为低电平，没有问题。
但是此时需要在信号线上加一个限流电阻。
OC门输出当Q1的基级为低电平时，若外部没有上拉电阻，则芯片脚的电平为不确定，此时便需要一个上拉电阻以确定信号线电平。
信号线上的电平取决于外加电压VCC，OC/OD门使得电平转换电路也变得简单了。
因此我们通常会在OC/OD门上加上拉电阻。
比如IIC总线便是OC/OD门。
同时芯片还有一些管脚是推挽结构（output push-pull）推挽结构推挽结构的特点：无论输出引脚输出高电平还是低电平都有很大驱动能力，对于任何给定的芯片他们的驱动能力都是一定的。
如STM32,一般拉电流（引脚输出为低时）为25mA。
同理，一般推电流（引脚输出为高时）也是25mA。
在使用中应特别注意：推挽结构的引脚的驱动能力，以免引起芯片动作不正常。
影响上拉电阻和下拉电阻选择的因素
影响上拉电阻和下拉电阻选择的因素事实上，上拉电阻和下拉电阻是没有严格的区别的，上拉电阻时输入电流，下拉电阻时输出电流。
强弱主要决定于阻值的不同，那幺上来电阻和下拉电阻在使用的电路中进行选择，要注意哪些影响因素才能正确的选择合适的电阻呢？ 上来电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要考虑以下四方面的因素。
1、驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2、下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3、高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4、频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC 延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
同样的，下拉电阻设定的原则和上拉电阻是相同的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)，2V(高电平门限值)。
选上拉电阻时，500uA x 8.4K= 4.2 即选大于8.4K 时输出端能下拉至0.8V 以下，此为最小阻值，再小就拉不下来了。
如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V 即可。
当输出高电平时，忽略管子的漏电流，两输入口。
单片机引脚上拉下拉电阻设计技巧
单片机引脚上拉下拉电阻设计技巧
如果不加电阻的话单片机引脚可能会工作在不定的状态，比如端口虚焊会时这个引脚处于悬空状态，这样在这个引脚不工作的引脚电平很容易混乱。
大家在设计过程中是不是经常听到别人说，你加一个上拉看看，或者加个下拉看看？那到底什么是上拉电阻，什么是下拉电阻？在设计时又要注意什么呢？
上拉电阻：把一个不确定的信号通过电阻连接到高电平，使该信号初始为高电平；
下拉电阻：把一个不确定的信号通过电阻连接到低电平，使该信号初始为低电平；
1、上拉电阻设计：
上拉电阻如下图所示，电阻R10将光耦的输出引脚上拉到高电平，把信号传输给单片机，在光耦输入没有信号变化的情况下将IN3钳制在高电平，从而避免了引脚悬空而引起的误动作。
如下图所示。
2、下拉电阻设计：电阻R100将三极管的B极下拉到低电平，在“BUZI”没有导通的情况下B极将被钳制在低电平，从而避免了引脚悬空而引起的误动作；
3.上下拉电阻的作用
提高电路稳定性，避免引起误动作。
第一图中的光耦如果不没有电阻R10上拉到高电平，那么在上电瞬间可能就发生误动作，因为在上电瞬间单片机的引脚电平是不确定的，上拉电阻R10的存在保证了其引脚处于高电平状态，而不会发生误动作。
在第二张图中也是这样的，在上电瞬间BUZI引脚的电平不确定，所以通过下拉电阻R100把电平钳制在低电平，防止误动作。
单片机上拉电阻和下拉电阻做作用和接线方法图解
单片机上拉电阻和下拉电阻做作用和接线方法图解摘要: 是不是经常听别人讲，加个试试看，加个下拉电阻试试看，是不是还在疑惑上下拉电阻是什幺，该怎幺用，什幺时候用，有什幺用途? 1.什幺是上下拉电阻：把一个不确定的信号通过电阻连接到高电平，使该信号...是不是经常听别人讲，加个试试看，加个下拉电阻试试看，是不是还在疑惑上下拉电阻是什幺，该怎幺用，什幺时候用，有什幺用途?1.什幺是上下拉电阻：把一个不确定的信号通过电阻连接到高电平，使该信号初始为高电平;下拉电阻：把一个不确定的信号通过电阻连接到低电平，使该信号初始为低电平;2.上下拉电阻的接线方法如下图所示：电阻R12 将KEY1 网络标识上拉到高电平，在按键S2 没有按下的情况下KEY1 将被钳制在高电平，从而避免了引脚悬空而引起的误动作;下拉电阻如下图所示：电阻R29 将DIR 网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而避免了引脚悬空而引起的误动作;3.上下拉电阻的作用提高电路稳定性，避免引起误动作。
第一图中的按键如果不通过电阻上拉到高电平，那幺在上电瞬间可能就发生误动作，因为在上电瞬间的引脚电平是不确定的，上拉电阻R12 的存在保证了其引脚处于高电平状态，而不会发生误动作。
提高输出管脚的带载能力。
受其他外围电路的影响在输出高电平时能力不足，达不到VCC 状态，这会影响整个系统的正常工作，上拉电阻的存在就可以使管脚的驱动能力增强。
这里特别强调如下：带片上I2C 资源的，其SCL和SDA 引脚是开漏引脚，如果当做普通的GPIO 来用的话，你会发现该引脚输出高电平极不稳定甚至因为负载的关系都无法正常输出高电平，这时候就需要在这两个引脚上加上拉电阻了。
通过上面的讲解，不知道困扰你多时的上下拉电阻你明白了吗?。
下拉电阻阻值选择原则
下拉电阻阻值选择原则导言：在电路中，电阻是一种常用的元件，用于限制电流的流动。
选择合适的电阻阻值对电路的性能和稳定性具有重要影响。
本文将介绍以下拉电阻阻值的选择原则，帮助读者在电路设计中做出准确的选择。
一、了解电路工作条件在选择以下拉电阻阻值之前，首先需要了解电路的工作条件。
包括电流大小、电压范围、功耗要求等。
这些参数将直接影响到电阻的选择。
二、考虑电阻的功耗能力功耗是电阻能够承受的最大功率。
在选择以下拉电阻阻值时，需要根据电路中的功率要求选择合适的电阻功耗能力。
过小的电阻功耗能力会导致电阻过热甚至烧毁，而过大的电阻功耗能力则会增加成本和体积。
三、确定电路中电阻的位置在电路中，以下拉电阻通常用于保持信号线的默认状态。
因此，需要确定电路中电阻的位置，以便正确选择电阻阻值。
通常情况下，电阻可以连接到信号线的低电平或地线上。
四、根据信号电平选择阻值范围以下拉电阻的作用是将信号线拉低到逻辑低电平。
在选择电阻阻值时，需要根据信号电平的要求选择合适的阻值范围。
通常可以选择几百欧姆到几千欧姆的阻值范围。
五、考虑电路中的噪声和干扰在一些特殊的电路中，噪声和干扰可能会影响信号的稳定性。
在这种情况下，需要选择低噪声和低干扰的电阻。
这些电阻通常具有更高的精度和更好的线性特性，但成本也相应增加。
六、选择标准阻值电阻元件通常具有一系列标准阻值，如10欧姆、100欧姆、1千欧姆等。
在选择以下拉电阻阻值时，可以优先考虑这些标准阻值。
这不仅可以方便购买和替换，还可以降低成本。
七、考虑电阻的温度系数温度系数是电阻值随温度变化的比例关系。
在一些高温或温度变化较大的环境中，需要选择具有较小温度系数的电阻。
这样可以保证电阻值的稳定性。
八、综合考虑其他因素除了以上几点原则，还应综合考虑其他因素，如电阻的尺寸、成本、可靠性等。
选择合适的电阻阻值应综合考虑这些因素，以满足电路设计的要求。
结语：选择以下拉电阻阻值时，需要全面考虑电路工作条件、功耗能力、信号电平要求、噪声和干扰、标准阻值、温度系数等因素。
光耦的上下拉电阻用法
光耦的上下拉电阻用法光耦是一种常见的电子器件，用于隔离输入和输出信号。
为了实现更好的功效和稳定性，光耦的上下拉电阻的设置至关重要。
光耦的上下拉电阻主要用于控制输入和输出信号的电平。
下拉电阻（pull-down resistor）负责将信号电平拉低，上拉电阻（pull-up resistor）则将电平拉高。
在光耦的应用中，上下拉电阻的用法有以下几个方面的考虑：1. 逻辑电平控制：光耦经常被用于数字电路中，比如使用在微处理器和外部设备之间，或者在电路中的开关控制等。
适当设置上下拉电阻可以确保输入信号在逻辑高和逻辑低之间有清晰的边界。
上拉电阻可以将信号电平稳定保持在高电平，而下拉电阻则可以将信号拉向低电平。
2. 噪声消除：上下拉电阻也有助于消除信号中的噪声干扰。
它们可以形成一个稳定的电位参考，以吸收电路中的电磁干扰或其他噪声源导致的浮动信号。
通过合理选择电阻的阻值，可以在一定程度上抑制噪声，提高信号的稳定性和抗干扰能力。
3. 电流限制：适当设置上下拉电阻可以限制电流的流动，避免电流过大而损坏器件。
特别是在输入信号的端口，通过设置合适的上下拉电阻值，可以限制电流的大小，保护光耦和其他相关电子元件。
需要注意的是，正确设置上下拉电阻需要根据具体的电路要求和器件规格进行选择。
根据不同的应用场景和信号特征，电阻的阻值可以有所不同。
在设计电路时，应仔细阅读光耦的规格手册，并根据手册提供的建议或设计示例选择适当的电阻数值。
总之，光耦的上下拉电阻是确保输入和输出信号的稳定性和正确性的重要因素。
合理设置上下拉电阻可以优化电路的性能，提高信号的传递质量和抗干扰能力。
拉电流,灌电流 ,扇出系数,上拉电阻,下拉电阻讲议
拉电流与灌电流1、概念拉电流（sourcing current）和灌电流（Sink Current）是衡量电路输出驱动能力（注意：拉、灌电流都是对输出端口而言的，所以是驱动能力）的参数，这种说法一般用在数字电路中。
在芯片手册中的拉、灌电流是一个参数值，是芯片在实际电路中允许输出端拉、灌电流的上限值（允许最大值）。
而下面要讲的这个概念是电路中的实际值（并非级限值）。
由于数字电路的输出只有高、低（1，0）两种电平值，高电平输出时，一般是输出端对负载提供电流，其提供电流的数值叫“拉电流”；低电平输出时，一般是输出端要吸收负载的电流，其吸收电流的数值叫“灌电流”。
对于输入电流的器件而言：①灌入电流I/O端口是输出端口。
②灌入电流是被动的。
③吸收电流是主动的。
④吸电流的I/O端口是输入端口。
2、为什么能够衡量输出驱动能力当逻辑门输出端是低电平时（向负载提供低输出），灌入逻辑门的电流称为灌电流，灌电流越大，输出端的低电平就越高。
因为负载向I/O端灌入电流是通过端口内部的一个到地的三极管完成的，由三极管输出特性曲线也可以看出，灌电流越大，饱和压降越大，低电平越高。
然而，逻辑门的低电平是有一定限制的，它有一个最大U OLMAX。
在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定U OLMAX ≤0.4～0.5V。
所以，灌电流有一个上限。
当逻辑门输出端是高电平时（向负载提供高输出），逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流。
拉电流越大，输出端的高电平就越低。
这是因为输出级三极管是有内阻的，内阻上的电压降会使输出电压下降。
拉电流越大，输出端的高电平越低。
然而，逻辑门的高电平是有一定限制的，它有一个最小值U OHMIN。
在逻辑门工作时，不允许低于这个数值，TTL逻辑门的规范规定U OHMIN ≥2.4V。
所以，拉电流也有一个上限。
可见，输出端的拉电流和灌电流都有一个上限，否则高电平输出时，拉电流会使输出电平低于U OHMIN；低电平输出时，灌电流会使输出电平高于U OLMAX。
上拉电阻与下拉电阻的设定原则
上拉电阻与下拉电阻的设定原则
上拉电阻： 1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平 （一般为3.5V） ，这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2、OC 门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降 低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰 能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反 射波干扰。 : 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k 到10k 之间选取。对下拉电阻也有类似道理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定， 主 要需要考虑以下几个因素： 1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强， 但功耗越大，设计是应注意两者之间的均衡。 2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻 应适当选择以能够向下级电路提供足够的电流。
个！ P0为什么要上拉电阻原因有： 1. P0口片内无上拉电阻 2. P0为 I/O 口工作状态时，上方 FET 被关断，从而输出脚浮空，因此 P0用于输出线时为开 漏输出。 3. 由于片内无上拉电阻，上方 FET 又被关断，P0输出1时无法拉升端口电平。 P0是双向口，其它 P1，P2，P3是准双向口。 不错准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？ 单片机在读准双向口的端口时，现应给端口锁存器赋1，目的是使 FET 关断，不至于因片内 FET 导通使端口钳制在低电平。 上下拉一般选10k！ 芯片的上拉/下拉电阻的作用最常见的用途是,假如有一个三态的门带下一级门.如果直接把 三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样.可 能引起逻辑的错误,对 MOS 电路也许是有破坏性的.所以用电阻将下一级的输入拉高或拉低, 既不影响逻辑又保正输入不会漂空. 改变电平的电位，常用在 TTL-CMOS 匹配； 在引脚悬空时有确定的状态； 为 OC 门的输出提 供电流； 作为端接电阻； 在试验板上等于多了一个测试点， 特别对板上表贴芯片多的更好， 免得割线； 嵌位； 上、 下拉电阻的作用很多， 比如抬高信号峰峰值， 增强信号传输能力， 防 止信号远距离传输时的线上反射， 调节信号电平级别等等！ 当然还有其他的作用了具体的应 用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定， 比 如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值， 就要参考该引脚的内阻来定电阻值 的！另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又 有下拉电阻的！ 加接地电阻－－下拉 加接电源电阻－－上拉对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工 作。另外，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。 电源：+5V 普通的直立 LED，共八个，负极分别接到一个大片子的管脚上，用多大的上拉电 阻合适？ 谢谢指教！
什么是上下拉电阻？上下拉电阻怎么用？
什么是上下拉电阻？上下拉电阻怎么用？展开全文https:///is/L1whmXJ/?=什么是上下拉电阻大家好，我是李工，今天讲一下上下拉电阻。
什么是上下拉电阻？上拉电阻和下拉电阻是根据电阻不同的使用场景来定义的，并不存在上拉和下拉这两种实体的电阻，本质上是电阻。
类似的还有去耦合电容和耦合电容，也是根据应用场合来取名，不存在实体的电容，本质是电容。
上下拉电阻原理上拉电阻：在某信号线上，通过电阻与一个固定的高电平VCC相接，使其电压在空闲状态保持在VCC电平，此时电阻被称为上拉电阻。
也就是说把一个信号通过一个电阻接到电源（V CC）。
如下图所示：电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而避免了引脚悬空而引起的误动作。
上拉电阻图下拉电阻：在某信号线上，通过电阻与一个固定的高电平VCC相接，使其电压在空闲状态保持在VCC电平，此时电阻被称为上拉电阻。
也就是信号接到地(GND)。
下拉电阻图电阻R29将DIR网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而避免了引脚悬空而引起的误动作。
“强上拉”、“弱上拉”是什么？强弱只是上拉电阻的阻值不一样而已，没有什么严格的区分。
例如50Ω上拉，则一般称为强上拉；100kΩ上拉则称为弱上拉。
“强下拉”、“弱下拉”也是一样的，强下拉电阻的极端就是0欧姆电阻，或者是将信号线直接与电源或地相来连接。
上下拉电阻的作用1、维持输入管脚是一个稳定态芯片的管脚有三个类型，输出（Output，简称O）、输入（Input，简称I）和输入输出（Input/Output，简称I/O）。
芯片的输入管脚，输入的状态有三个：高电平、低电平、和高阻状态。
当输入是高阻，即输入管脚悬空，很可能造成输入的结果是不稳定态，引起输出振荡。
有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使这个输入管脚处于稳定状态。
上拉电阻与下拉电阻详解
上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在低电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
上拉电阻下拉电阻及耦合电容和退耦电容的总结.
上拉电阻下拉电阻及耦合电容和退耦电容的总结上拉电阻:1、当 TTL 电路驱动 COMS 电路时,如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平(一般为 3.5V ,这时就需要在 TTL 的输出端接上拉电阻,以提高输出高电平的值。
2、 OC 门电路必须加上拉电阻,才能使用。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在 COMS 芯片上, 为了防止静电造成损坏, 不用的管脚不能悬空, 一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括 :1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。
综合考虑以上三点 , 通常在 1k 到 10k 之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:1. 驱动能力与功耗的平衡。
以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。
2. 下级电路的驱动需求。
同样以上拉电阻为例,当输出高电平时, 开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
3. 高低电平的设定。
不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例, 当输出低电平时, 开关管导通, 上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4. 频率特性。
以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成 RC 延迟, 电阻越大, 延迟越大。
电容耦合测量的技巧与注意事项
电容耦合测量的技巧与注意事项引言：电容耦合测量是电子工程领域常用的一种测试方法，它通过利用电容器的特性来建立被测电路与测量电路之间的耦合关系。
然而，由于电容器的特性以及外部环境等因素的影响，电容耦合测量存在一些技巧和注意事项。
本文将探讨电容耦合测量的相关技巧和注意事项，帮助读者更好地进行实验和分析。
一、电容器的选择与使用电容器作为电容耦合测量的重要组成部分，其选择与使用对测量结果的准确性起到至关重要的作用。
首先，我们应根据被测电路的特性和参数要求选择合适的电容器。
例如，对于高频信号的测量，应该选择具有较小等效串联电阻和较高自然共振频率的电容器。
另外，注意电容器的极性，确保正确连接并避免反向使用。
二、电容耦合测量的装置与布线在进行电容耦合测量时，电容器通常被放置在被测电路的输入端和测量电路之间。
为了减少测量误差，我们应合理布置装置和进行布线。
首先，选择尽可能短的导线和高质量的连接器，以减小接触电阻和电感对测量的影响。
其次，避免与其他电源线和干扰源的干扰，可以采用屏蔽或绝缘措施，并确保装置的良好接地。
三、测量条件及环境因素在进行电容耦合测量时，我们需要注意一些测量条件和环境因素对测量结果的影响。
首先，温度对电容器的特性产生较大影响，应尽量保持温度稳定。
其次，如果测量环境存在较强的电磁干扰或振动等因素，会导致测量误差，此时可以采用屏蔽或隔离等措施来减小干扰。
四、电容耦合测量的校准与校验电容耦合测量的准确性需要经常进行校准和校验。
校准可以通过使用已知电容值进行对比或使用专业的校准设备来进行。
校验则是在测量结果出现偏差或变化较大时进行，可以通过多次测量并对比结果来判断测量系统的准确性。
五、误差分析与优化进行电容耦合测量时，由于各种因素的影响，测量结果往往存在误差。
我们可以通过误差分析来确定误差的来源，并提出优化方法。
例如，如果测量结果受到电容器的等效串联电阻影响，可以选择更低等效串联电阻的电容器或通过并联电容器的方式减小等效串联电阻。
下拉电容和下拉电阻
下拉电容和下拉电阻下拉电容和下拉电阻是在电子电路设计中经常用到的两个重要元件。
它们在电路中的作用各有不同，但都与信号传输和数据处理密切相关。
下面将会对这两种元件进行详细介绍，以帮助初学者更好地理解和应用它们。
首先，我们来了解下拉电容。
下拉电容常被称为耦合电容，它主要用于在电路中传递交流信号。
它的作用类似于一个储能器，能够存储和释放电荷。
当交流信号经过下拉电容时，电容器会暂时储存电荷，并将其传输到下一个电路节点。
这样就实现了信号的传递和接收。
下拉电容有很多种类型和参数，常见的包括电容值、工作电压、尺寸等。
在选择下拉电容时，需要考虑电路的要求和性能指标。
例如，对于高频信号传输，需要选择频率响应良好的陶瓷电容；对于高电压环境，需要选择耐压能力强的电解电容。
因此，合理选择下拉电容对保证电路性能至关重要。
接下来，让我们了解下拉电阻。
下拉电阻也称为拉下电阻，它主要用于调整电路中的电压和电流。
下拉电阻可以起到限流、稳压和耦合的作用，是电路设计中不可或缺的元件之一。
通过改变下拉电阻的阻值，可以调整电路中的偏置电流、工作电压等参数。
下拉电阻的阻值决定了电路中的电流大小。
不同的电阻值可以产生不同的电流大小和稳定性。
常见的下拉电阻有固定电阻和可变电阻两种。
固定下拉电阻常用于固定电路中，而可变下拉电阻则可以根据需要调整电路参数。
在选择下拉电阻时，还需要考虑阻值范围、功率容量和温度系数等因素。
在实际应用中，下拉电容和下拉电阻常常会一起使用，以实现更好的电路性能。
通过合理布局和选择适当的参数，可以达到提高信号品质、降低功耗和稳定电压的目的。
总之，下拉电容和下拉电阻在电子电路设计中起到了重要的作用。
对于初学者来说，了解它们的特点和应用是非常重要的。
通过合理选择和使用这两种元件，可以提高电路的性能和稳定性。
希望本文对你有所帮助。
对模拟电路中上下拉电阻作用的一点小总结
对模拟电路中上下拉电阻作用的一点小总结上拉是对器件注入，下拉是输出电流;弱强只是上拉的阻值不同，没有什么严格区别;对于非集电极(或漏极)开路输出型(如一般门电路)提升电流和的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上下拉电阻作用：1、提高电压准位：a.当TTL电路驱动COMS电路时，假如TTL电路输出的高电平低于COMS电路的最低高电平(普通为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b.OC门电路必需加上拉电阻，以提高输出的搞电平值。
2、加大输出引脚的驱动能力，有的管脚上也常用法上拉电阻。
3、N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，普通接上拉电阻产生降低输入阻抗，提供泄荷通路。
同時管脚悬空就比较简单接受外界的电磁干扰。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配简单引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、预设空间状态/缺省电位：在一些输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
在I2C等总线上，空闲时的状态是由上下拉电阻获得6. 提高芯片输入信号的噪声容限：输入端假如是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样假如输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个的集电极。
从而提高芯片输入信号的噪声容限增加抗干扰能力。
{电源到元件间的叫上拉电阻,作用是平常使该脚为高电平地到元件间的叫下拉电阻,作用是平常使该脚为低电平上拉电阻和下拉电阻的范围由器件来定(我们普通用10K)+Vcc+------+=上拉电阻|+-----+|元件||+-----++------+=下拉电阻-Gnd普通来说上拉或下拉电阻的作用是增大电流，加强电路的驱动能力比如说51的p1口还有，p0口必需接上拉电阻才可以作为io口用法上拉和下拉的区分是一个为拉电流，一个为灌电流普通来说灌电流比拉电流要大也就是灌电流驱动能力强一些}三、上拉电阻阻值的挑选原则包括:1、从节省功耗及芯片的灌电流能力考虑应该足够大;电阻大，电流小。
上下拉电阻耦合电容注意点
上拉电阻，下拉电阻，耦合电容，退耦电容的总结（ZT）上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
功耗？？？2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，？？？但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
光耦下拉电阻
光耦下拉电阻摘要：1.光耦下拉电阻的定义和作用2.光耦下拉电阻的种类和特点3.光耦下拉电阻的连接方式和应用场景4.光耦下拉电阻的优缺点分析5.光耦下拉电阻的选用和安装注意事项正文：光耦下拉电阻，是一种电子元器件，主要用于光电耦合器输入端，起到限流和隔离的作用。
它能够在一定程度上保护光电耦合器，避免其因输入电压过高而损坏。
下面我们来详细了解一下光耦下拉电阻的相关知识。
光耦下拉电阻主要有两种类型：一种是无源光耦下拉电阻，另一种是有源光耦下拉电阻。
无源光耦下拉电阻主要由电阻构成，而有源光耦下拉电阻则包含了晶体管等元件。
它们共同的特点是都能够提供光电耦合器输入端需要的阻抗匹配，确保信号传输的准确性。
在连接方式上，光耦下拉电阻一般需要与光电耦合器的输入端相连。
同时，根据实际应用需求，还可以与其他元器件如二极管、电容等组合使用，以实现更复杂的功能。
光耦下拉电阻广泛应用于各种电子设备和系统中，如通信设备、安防监控、家电控制等领域。
光耦下拉电阻具有一些优点，例如：抗干扰能力强，能够有效抑制噪声；传输速度快，可以提高系统响应速度；体积小，易于安装和携带等。
然而，它也存在一定的缺点，例如：稳定性相对较差，受温度、电压等因素影响较大；价格相对较高，会增加成本等。
在选用光耦下拉电阻时，需要根据实际应用需求选择合适的型号和规格。
同时，在安装过程中，应注意以下几点：一是确保电阻值符合要求，避免阻抗不匹配导致信号损失；二是注意焊接质量，防止焊接不良导致接触不良或短路等问题；三是检查连接线路是否正确，避免接错导致设备损坏。
总之，光耦下拉电阻是一种重要的电子元器件，在各种电子设备和系统中发挥着重要作用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上拉电阻，下拉电阻，耦合电容，退耦电容的总结（ZT）上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
功耗？？？2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，？？？但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。
如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。
选10K可用。
COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）别的地方看到的和大家分享，大家觉得好的话请帮顶一下！谢谢了！扫盲知识持续更新帖~~~~~~~~~~~~~~~~~~~~~~~~~~什么是耦合电容？什么是去耦电路？耦合指信号由第一级向第二级传递的过程，一般不加注明时往往是指交流耦合。
退耦是指对电源采取进一步的滤波措施，去除两级间信号通过电源互相干扰的影响。
耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。
退耦有三个目的：1.将电源中的高频纹波去除，将多级放大器的高频信号通过电源相互串扰的通路切断。
2.大信号工作时，电路对电源需求加大，引起电源波动，通过退耦降低大信号时电源波动对输入级/高电压增益级的影响；3.形成悬浮地或是悬浮电源，在复杂的系统中完成各部分地线或是电源的协调匹有源器件在开关时产生的高频开关噪声将沿着电源线传播。
去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。
摘引自伦德全《电路板级的电磁兼容设计》一文，该论文对噪声耦和路径、去耦电容和旁路电容的使用都讲得不错。
请参阅。
干扰的耦合方式干扰源产生的干扰信号是通过一定的耦合通道对电控系统发生电磁干扰作用的。
干扰的耦合方式无非是通过导线、空间、公共线等作用在电控系统上。
分析下来主要有以下几种。
直接耦合：这是干扰侵入最直接的方式，也是系统中存在最普遍的一种方式。
如干扰信号通过导线直接侵入系统而造成对系统的干扰。
对这种耦合方式，可采用滤波去耦的方法有效地抑制电磁干扰信号的传入。
公共阻抗耦合：这也是常见的一种耦合方式。
常发生在两个电路的电流有共同通路的情况。
公共阻抗耦合有公共地和电源阻抗两种。
防止这种耦合应使耦合阻抗趋近于零、使干扰源和被干扰对象间没有公共阻抗。
电容耦合：又称电场耦合或静电耦合，是由于分布电容的存在而产生的一种耦合方式。
电磁感应耦合：又称磁场耦合。
是由于内部或外部空间电磁场感应的一种耦合方式，防止这种耦合的常用方法是对容易受干扰的器件或电路加以屏蔽。
辐射耦合：电磁场的辐射也会造成干扰耦合，是一种无规则的干扰。
这种干扰很容易通过电源线传到系统中去。
另当信号传输线较长时，它们能辐射干扰波和接收干扰波，称为大线效应。
漏电耦合：所谓漏电耦合就是电阻性耦合。
这种干扰常在绝缘降低时发生。
记得以前我的观点是：去藕电容一般容量比较大，也就是避免噪声耦合到其他部分的意思；旁路电容容量小，提供低阻抗的噪声回流路径。
其实这种说法也可以算没有什么大错误。
但是经过偶查阅了相关资料，才发现其实decouple和bypass从根本上来说没有任何区别，两者在称谓上可以互换。
两者的作用低俗一点说：当电源用。
所谓噪声其实就是电源的波动，电源波动来自于两个方面：电源本身的波动，负载对电流需求变化和电源系统相应能力的差别带来的电压波动。
而去藕和旁路电容都是相对负载变化引起的噪声来说。
所以他们两个没有必要做区分。
而且实际上电容值的大小，数量也是有理论根据可循的，如果随意选择，可能会在某些情况下遇到去藕电容（旁路）和分布参数发生自激振荡的情况。
所以真正意义上的去藕和旁路都是根据负载和供电系统的实际情况来说的。
没有必要去做区分，也没有本质区别。
电容是板卡设计中必用的元件，其品质的好坏已经成为我们判断板卡质量的一个很重要的方面。
①电容的功能和表示方法。
由两个金属极，中间夹有绝缘介质构成。
电容的特性主要是隔直流通交流，因此多用于级间耦合、滤波、去耦、旁路及信号调谐。
电容在电路中用“C”加数字表示，比如C8，表示在电路中编号为8的电容。
②电容的分类。
电容按介质不同分为：气体介质电容，液体介质电容，无机固体介质电容，有机固体介质电容电解电容。
按极性分为：有极性电容和无极性电容。
按结构可分为：固定电容，可变电容，微调电容。
③电容的容量。
电容容量表示能贮存电能的大小。
电容对交流信号的阻碍作用称为容抗，容抗与交流信号的频率和电容量有关，容抗XC=1/2πf c (f表示交流信号的频率，C表示电容容量)。
④电容的容量单位和耐压。
\n\n电容的基本单位是F（法），其它单位还有：毫法（mF）、微法（uF）、纳法（nF）、皮法（pF）。
由于单位F 的容量太大，所以我们看到的一般都是μF、nF、pF的单位。
换算关系：1F＝1000000μF，1μF=1000nF=1000000pF。
每一个电容都有它的耐压值，用V表示。
一般无极电容的标称耐压值比较高有：63V、100V、160V、250V、400V、600V、1000V等。
有极电容的耐压相对比较低，一般标称耐压值有：4V、6.3V、10V、16V、25V、35V、50V、63V、80V、100V、220V、400V等。
⑤电容的标注方法和容量误差。
电容的标注方法分为：直标法、色标法和数标法。
对于体积比较大的电容，多采用直标法。
如果是0.005，表示0.005uF=5nF。
如果是5n，那就表示的是5nF。
数标法：一般用三位数字表示容量大小，前两位表示有效数字，第三位数字是10的多少次方。
如：102表示10x10x10 PF=1000PF，203表示20x10x10x10 PF。
\n\n色标法，沿电容引线方向，用不同的颜色表示不同的数字，第一、二种环表示电容量，第三种颜色表示有效数字后零的个数（单位为pF）。
颜色代表的数值为：黑=0、棕=1、红=2、橙=3、黄=4、绿=5、蓝=6、紫=7、灰=8、白=9。
电容容量误差用符号F、G、J、K、L、M来表示，允许误差分别对应为±1%、±2%、±5%、±10%、±15%、±20%。
⑥电容的正负极区分和测量。
电容上面有标志的黑块为负极。
在PCB上电容位置上有两个半圆，涂颜色的半圆对应的引脚为负极。
也有用引脚长短来区别正负极长脚为正，短脚为负。
当我们不知道电容的正负极时，可以用万用表来测量。
电容两极之间的介质并不是绝对的绝缘体，它的电阻也不是无限大，而是一个有限的数值，一般在1000兆欧以上。
电容两极之间的电阻叫做绝缘电阻或漏电电阻。
只有电解电容的正极接电源正（电阻挡时的黑表笔），负端接电源负（电阻挡时的红表笔）时，电解电容的漏电流才小（漏电阻大）。
反之，则电解电容的漏电流增加（漏电阻减小）。
这样，我们先假定某极为“+”极，万用表选用R*100或R*1K挡，然后将假定的“+”极与万用表的黑表笔相接，另一电极与万用表的红表笔相接，记下表针停止的刻度（表针靠左阻值大），对于数字万用表来说可以直接读出读数。
然后将电容放电（两根引线碰一下），然后两只表笔对调，重新进行测量。
两次测量中，表针最后停留的位置靠左（或阻值大）的那次，黑表笔接的就是电解电容的正极。
\n\n⑦电容使用的一些经验及来四个误区。
一些经验：在电路中不能确定线路的极性时，建议使用无极电解电容。
通过电解电容的纹波电流不能超过其充许范围。
如超过了规定值，需选用耐大纹波电流的电容。
电容的工作电压不能超过其额定电压。
在进行电容的焊接的时候，电烙铁应与电容的塑料外壳保持一定的距离，以防止过热造成塑料套管破裂。
并且焊接时间不应超过10秒，焊接温度不应超过260摄氏度。
四个误区：●电容容量越大越好。
\n\n很多人在电容的替换中往往爱用大容量的电容。
我们知道虽然电容越大，为IC提供的电流补偿的能力越强。
且不说电容容量的增大带来的体积变大，增加成本的同时还影响空气流动和散热。
关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。
在谐振点，电容的阻抗小。
因此放电回路的阻抗最小，补充能量的效果也最好。
但当频率超过谐振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。