数字电路综合设计

a
11
2. 逻辑综合 所谓逻辑综合，就是将电路的高级语
言描述(如HDL、原理图或状态图形的描述) 转换成低级的，可与FPGA/CPLD或构成ASIC 的门阵列基本结构相映射的网表文件。
a
12
3. 目标器件的布线/适配
所谓逻辑适配，就是将由综合器产生的 网表文件针对某一具体的目标器进行逻辑映射 操作，其中包括底层器件配置、逻辑分割、逻 辑优化、布线与操作等，配置于指定的目标器 件中，产生最终的下载文件。
数字电路综合设计
电子实验中心
a
1
课程要求
本课程分四次实验进行，每次4学时。实验一人一组，四 次实验安排如下：
第一次：EDA相关理论知识讲解；介绍QUARTUS II 软 件的使用方法，完成流水灯的设计，仿真和下载实现；
第二次：介绍课程设计课题要求及相关的理论知识，自行 进行相关模块的设计及仿真；
第三次：继续完成整个课程设计课题的设计与实现；
a
13
4. 目标器件的编程/下载
如果编译、综合、布线/适配和行为仿真、 功能仿真、时序仿真等过程都没有发现问题， 即满足原设计的要求，则可以将由布线/适配 器产生的配置/下载文件通过编程器或下载电 缆载入目标芯片FPGA或CPLD中。
a
14
5. 设计过程中的有关仿真
行为仿真：将VHDL设计源程序直接送到VHDL仿真器中 所进行的仿真。该仿真只是根据VHDL的语义进行的， 与具体电路没有关系。 功能仿真：将综合后的VHDL网表文件再送到VHDL仿真 器中所进行的仿真。 时序仿真：将布线器/适配器所产生的VHDL网表文件送 到VHDL仿真器中所进行的仿真。
第四次：课程设计课题的检查及提问答辩。课程完成后提 交课程设计总报告。
最后成绩评定：考勤+平时实验情况+课程设计报告+最后
检查及答辩。
a
2
1、EDA介绍
1.1 电子设计自动化技术及其发展
EDA：Electronic Design Automation
EDA 技术是在电子CAD技术基础上发展起
来的计算机软件系统，是指以计算机为工作平台，
开始菜单\运行中输入命令：cmd，打开dos命令窗；
在命令窗中输入： ipconfig/all，即列出本机物理地址 physiccal address；
用记事本打开本机D:\Altera目录下的License.Dat文件， 将其中的Host ID替换为本机的物理地址即完成破解。 （替换时需注意不能插入空格并去掉符号“-” ）
a
15
6. 硬件测试
所谓硬件测试，就是FPGA或CPLD直接用于应 用系统的设计中，将下载文件下载到FPGA后，对 系统的设计进行的功能检测的过程。
硬件测试的目的，是为了在真实的环境中检 验VHDL设计的运行情况。
a
16
2、 QuartusII的使用方法（以8 位流水灯的设计，仿真与实现为例）
a
Q0 A0
CP
8进制 Q1 A1 3-8线
计数器 Q2 A2 译码器
八进制计数器可以通过将3个JK或D触发器
先组成T’触发器，然后再级联为异步计数器
a
19
一、准备
1、使用QuartusII软件之前，请确保软件已正常破解
若启动QuartusII时看到如下注册许可界面，则说明软件 尚未注册许可，需要进行认证后才能正常使用：
Altera公司:MAX+PLUSII和QuartusII Xilinx公司：Foundation和ISE Lattice公司：ispEXPERT
a
7
4. 实验开发系统
实验开发系统提供芯片下载电路及EDA实验/开发的 外围资源，以供硬件验证用。一般包括：
① 实验或开发所需的各类基本信号发生模块，包括 时钟、脉冲、高低电平等；
17
流水灯实验原理
………………………………
流水灯是一种效果灯光，它通过按固定的规律将 LED点亮或熄灭
上图给出了一种简单的流水灯状态变化示意图， 用逻辑电路控制8个LED灯，始终保持7亮1暗，在 脉冲信号CP的推动下循环流动；
将灯亮用1表示，灯灭用0表示；
a
18
18
使用八进制计数器产生74LS138地址端所需的8个 地址信号，将计数输出Q0、Q1、Q2分别接入 74LS138的A0、A1、A2，为计数器提供低频连续 脉冲CP，即可在74LS138的8个输出端获得流水灯 的连续状态输出
网表文件 (EDIF,XNF,VHDL¡)
FPGA/CPLD 布线/适配器 自动优化、布局、布线/适配
熔丝图、SRAM文件、 VHDL/Verilog网表
测试电路 硬件测试
编程器/下载电缆
功能仿真 门级
编程、a下载
时序仿真 仿真器
10
1、 设计输入
ຫໍສະໝຸດ Baidu
➢图形输入
原理图输入 状态图输入 波形图输入
➢硬件描述语言文本输入
可靠性高。 因此，EDA技术是现代电子设计的发展趋势。
a
4
1.2 EDA技术的主要内容
1. 大规模可编程逻辑器件 FPGA: Field Programmable Gate Array CPLD: Complex Programmable Logic Device
SOC: System On Chip
a
5
2. 硬件描述语言(HDL)
HDL
VHDL Verilog HDL ABEL AHDL SystemVerilog SystemC
英文全名是VHSIC (Very High
Speed Integrated Circuit) Hardware Description Language
a
6
3. 软件开发工具
② FPGA/CPLD输出信息显示模块，包括数码显示、 发光管显示、声响指示等；
③FPGA/CPLD目标芯片和编程下载电路。
a
8
课程设计实验板
a
9
1.3 面向FPGA/CPLD的开发流程
文本编辑器 图形编辑器 生成VHDL源程序
VHDL源程序
行为仿真
VHDL 仿真器
功能仿真
时序仿真
VHDL综合器 逻辑综合、优化
融合了应用电子技术、计算机技术、信息处理及
智能化技术的最新成果，进行电子产品的自动设
计。主要能辅助进行三方面的设计工作：IC设计，
电子电路设计以及PCB设计。
a
3
利用EDA技术进行电子系统的设计，具有以下几个特点：
① 用软件的方式设计硬件； ② 用软件方式设计的系统到硬件系统的转换是由有关
的开发软件自动完成的； ③ 设计过程中可用有关软件进行各种仿真； ④ 系统可现场编程，在线升级； ⑤ 整个系统可集成在一个芯片上，体积小、功耗低、