第七讲 存储器扩展.3
合集下载
存储器扩展
无论是对程序存储器扩展，还是对数据存储器扩展时，我们需要解决的一个首
要问题就是地址分配。地址空间的分配实际是16位地址线的具体安排与分配，在外
部扩展多片存储芯片时，很多芯片都是“并联”的，即它们的数据总线、地址总线 是一一对应地连在一起的，这必然带来问题：单片机通过地址总线发出的地址来选
择某一个存储单元时，必须进行两种选择：一是选择出指定的芯片（简称“片 选”）；二是选择出该芯片的某一个存储单元。
存储器扩展方法
two
—5—
对于芯片中存储单元的选择，是通过地址总线进行的；对于“片选”，常用方法有两种：线选法和译码法。
1．线选法
线选法是将多余的地址总线（即除去 单片机与存储芯片相连占用的地址总线外） 中的某一根地址线作为选择某一片存储芯 片的片选信号线。每一块芯片均需占用一 根地址线，这种方法适用于存储容量较小， 外扩芯片较少的系统，其优点是不需地址 译码器，硬件电路简单，成本低；缺点是 能够扩展芯片的数量有限，并且地址空间 是不连续的。
单片机原理及应用技术
—1—
在进行系统扩展中，首先需 要面对的问题是如何与外围芯片 连接。为了方便解决这一问题， 往往利用地址锁存器将单片机形 成三总线结构，即地址总线 （Address Bus）、数据总线 （Data Bus）和控制总线 （Control Bus），如图所示。
one 单片机的系统总线
这里我们应用译码法将剩余的3条 高位地址线（A13～A15）分别与译码器 的输入端（A、B、C）相连。译码器的8 位输出端分别与8个存储芯片的使能端 相连，用于片选。译码法的连接如图所 示。
—11—
我们假定按从上到下的顺序，芯片名为 芯片1、芯片2…芯片8。那么芯片1～芯片8的 地址范围分别是0000H～1FFFH、2000H～ 3FFFH、4000H～5FFFH、6000H～7FFFH、 8000H～9FFFH、A000H～BFFFH、C000H～ DFFFH、E000H～FFFFH。
要问题就是地址分配。地址空间的分配实际是16位地址线的具体安排与分配，在外
部扩展多片存储芯片时，很多芯片都是“并联”的，即它们的数据总线、地址总线 是一一对应地连在一起的，这必然带来问题：单片机通过地址总线发出的地址来选
择某一个存储单元时，必须进行两种选择：一是选择出指定的芯片（简称“片 选”）；二是选择出该芯片的某一个存储单元。
存储器扩展方法
two
—5—
对于芯片中存储单元的选择，是通过地址总线进行的；对于“片选”，常用方法有两种：线选法和译码法。
1．线选法
线选法是将多余的地址总线（即除去 单片机与存储芯片相连占用的地址总线外） 中的某一根地址线作为选择某一片存储芯 片的片选信号线。每一块芯片均需占用一 根地址线，这种方法适用于存储容量较小， 外扩芯片较少的系统，其优点是不需地址 译码器，硬件电路简单，成本低；缺点是 能够扩展芯片的数量有限，并且地址空间 是不连续的。
单片机原理及应用技术
—1—
在进行系统扩展中，首先需 要面对的问题是如何与外围芯片 连接。为了方便解决这一问题， 往往利用地址锁存器将单片机形 成三总线结构，即地址总线 （Address Bus）、数据总线 （Data Bus）和控制总线 （Control Bus），如图所示。
one 单片机的系统总线
这里我们应用译码法将剩余的3条 高位地址线（A13～A15）分别与译码器 的输入端（A、B、C）相连。译码器的8 位输出端分别与8个存储芯片的使能端 相连，用于片选。译码法的连接如图所 示。
—11—
我们假定按从上到下的顺序，芯片名为 芯片1、芯片2…芯片8。那么芯片1～芯片8的 地址范围分别是0000H～1FFFH、2000H～ 3FFFH、4000H～5FFFH、6000H～7FFFH、 8000H～9FFFH、A000H～BFFFH、C000H～ DFFFH、E000H～FFFFH。
存储器的扩展与组织
D31~D24
D23~D16
D15D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
OE D7~D0 存储体
CE A29~A0 WE
2022年3月14日星期一
四、64位存储器组织
Pentium~Pentium 4
0 变0 地0 址0
0111
接输入端
地址范围 首地址250H 未地址257H
2022年3月14日星期一
常用译码器
7 4F1 3 9A
2 3
A B
1
E
Y0 Y1 Y2 Y3
4 5 6 7
2－4译码器
7 4F1 3 8
1 2 3
A B C
4 5 6
E1 E2 E3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
字位全扩展示例地址
地址 Ai 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 地址范围 I 组 首 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08000H
I 组 末 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 083FFH II 组 首 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 08400H II 组 末 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 087FFH
4－16译码器
3－8译码器真值表
E1 E2 E3 C B A
输出(Yi)
0 0 1 0 0 0 Y0=0,其它为 1
存储器的扩展原理
存储器的扩展原理
存储器的扩展原理主要是通过增加存储芯片的数量来扩大存储容量。
由于单片存储芯片的容量有限，难以满足实际需求，因此需要将多片存储芯片连接在一起，以组成容量更大的存储器。
扩展存储器的方式主要有位扩展和字扩展两种。
位扩展是在位数方向上扩展，而字扩展是在字数方向上扩展。
在位扩展中，需要将多个存储芯片的位数相加，以增加数据线的数量。
例如，如果要将一个1K x 4位的存储芯片扩展
为1K x 8位的存储芯片，可以采用两片1K x 4位的存储芯片，并将它们连接在一起。
这样，两个芯片共用相同的片选信号，同时被选中，每个芯片进行读或写4位数据，两个芯片合在一起就是8位数据。
在字扩展中，需要将多个存储芯片的字数相加，以增加地址线的数量。
例如，如果要将一个1K x 8位的存储芯片扩展为2K x 8位的存储芯片，可以采用两片1K x 8位的存储芯片，并将它们连接在一起。
这样，两个芯片共用相
同的片选信号和数据线，同时被选中，每个芯片存储一个字的数据，两个芯片合在一起就是两个字的数据。
总之，通过位扩展和字扩展的方式，可以将多个存储芯片连接在一起，以组成容量更大的存储器，以满足实际需求。
存储器的容量扩展
CS1
..
..
1K×4 1K×4
CS2
.. ..
1K×4 1K×4
CS3
..
1K×4
D7
……
D0
WE
整理课件
4
存储器的容量扩展
存储器芯片的容量是有限的，为了满足实际存 储器的容量要求，需要对存储器进行扩展。
存储器容量扩展的主要方法有：
– 位扩展法：只加大字长，而存储器的字数与存储 器芯片字数一致，对所有片子使用共同片选信号；
– 字扩展法：仅在字向扩充，而位数不变。需由片 选信号来区分各片地址。
– 字位同时扩展法：一个存储器的容量假定为M×N 位，若使用l×k 位的芯片(l＜M，k＜N)，需要在字 向和位向同时进行扩展。此时共需要(M/l)×(N/k)个 存储器芯 片。
8根数据线
A10
1
A9
A1
A0
•••
•••
CS0
CS1
1K × 8位
1K × 8位
••••
••••
D7
D0
WE
整理课件
3
•••
(3) 字、位扩展 用 8片 1K×4位 存储芯片组成 4K×8位 的存储器
12根地址线
8根数据线
A11
片选
A10
译码
AA89
CS0
...
A0 ..
..
..
1K×4 1K×4 1K×4
整理课件
1
(1) 位扩展 （增加存储字长）
10根地址线
用 2片 ቤተ መጻሕፍቲ ባይዱK×4位 存储芯片组成 1K×8位 的存储器
A9
8根数据线
A0
•••
存储器扩展(课堂PPT)
例: 用4K×4位的存储器芯片经位扩充构成4KB的存 储器，需要 2片 存储芯片，扩充如图示。
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
存储器扩展PPT演示课件
对存储单元数量的扩展。
3
A15
2-4 译
2
码1
A14
器0
A0
CE
CE
CE
CE
16×8
16×8
16×8
16×8
… … … … …
(1)
(2)
(3)
(4)
A13
WE
WE
WE
WE
WE
D7～ D0
图 由16K8位芯片组成64K8位的存储器
总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写
控制线并联，而由片选信号来区分各片地址。 •3
I/O1～I/O4 WE CS
RAM4 2114 A9～A0
A9～A0 WE CS
RAM4 2114 I/O1～I/O4
•14
存储器扩展
由图可看到，译码器74LS138的工作条件是同时满足： G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号， 译码输出有八种状态，输出是低电平有效。当不满足编译 条件时，输出全为高电平，相当于译码器未工作。
2C00H 2FFFH
74LS138 G2B G2A G1 C B A
G2A =A14 +IO/M
•13
存储器扩展
A13
A14
1
IO / M
A15
A12 A11 A10
D3～D0
A9～A0
D7～D4 WR
G1 G 2A G 2B
Y3 C Y2 B Y1 A Y0
I/O1～I/O4 WE CS
RAM1 2114 A9～A0
WE
1 CS
1K×4
WE I/O1~4
2 CS
数据存储器扩展
数据存储器的 、 信号线分别为输出允许和写允许控制端。2114只
有一个读写控制端。当 =0时，是写允许；当 =1时，是输出允
许。
OE WE
A为地址线，I/O为数据输入/输出。
WE
OE
图9-15 常用RAM芯片引脚
动态RAM虽然集成度高、成本低、功耗小，但需要 刷新电路，单片机扩展中不如静态RAM方便，所以目前 单片机的数据存储器扩展仍以静态RAM芯片为多。但现 在的集成动态随机存储器iRAM，把刷新电路一并集成在 芯片内部，扩展使用与静态RAM一样方便。这种芯片有 2186、2187等，它们都是8K×8位存储器，引脚如图9-15 所示。2186与2187的不同仅在于前者的引脚1是刷新引 脚信号，后者的引脚1是刷新选通端。
图9-20 同时扩展外ROM和外RAM电路
（1）地址线：P0口提供地址低8位，高位地址线视RAM芯 片容量而定。
（2）数据线：P0口提供。
（3）片选线，因片外ROM只有一片，无需片选。2764 的 端直接接地，始终有效。外RAM虽然也只有一片，但系统 可能还要扩展I/O口，而I/O口与外RAM是统一编址的，因 此一般需要片选，6264 的接P2.5，CS2接Vcc，这样6264的 地址范围为C000H～DFFFH，P2.6、P2.7可留给扩展I/O口片 选用。
（2）数据线：P0口提供。 （3）片选线：一般由高位地址线控制，并决定RAM的口
地址。 按图9-16，设无关位为1， 6116的地址范围是7800H～ 7FFFH；6264的地址范围是6000H～7FFFH。 （4）读写控制线：由CPU的/RD、/WR分别与RAM芯片的 /OE、/WE相接。
2.两片数据存储器的扩展
【例9-4】 采用2114芯片在8031片外扩展1 KB数据存储器。
7.3 存储器扩充
位数的扩充：
若芯片的数据线正好8根：
一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连
若芯片的数据线不足8根：
一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”
演示
位扩充
A9～A0
A9～A0 2114 片选 CE 多个位扩充的存储芯片的数据线 （2） A9～A0 连接于系统数据总线的不同位数 I/O4～I/O1 2114 CE （1） 其它连接都一样 I/O4～I/O1
地址扩充（字扩充）
A19～A10
译 码 器
0000000001 0000000000 CE 片选端
1K×8 （ 1） A9～A0 D7～D0 A9～A0 D7～D0
1K×8 （2） A9～A0 D7～D0
CE
译码和译码器
译码：将某个特定的“编码输入”翻译为唯 一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器
A0 和 BHE 两个信号相互配合，可同时 对两个存储体进行读 /写操作，也可对 其中一个存储体单独进行读/写操作。 对于对准的字，在一个总线周期内 可完成 16 位数据的存取操作。 对于没有对准的字，则需两个总线 周期才能完成此 16 位数据的存取操作， 第 1 个总线周期完成奇地址存储体中 低8位字节的数据传送，然后地址自动 加 1 ；在第 2 个总线周期中完成偶地址 存储体中高 8 位字节的数据传送。
8 位微机系统中存储器组成
8 位 CPU 的地址总线为 16 位， 它的 64 K 存储空间同属一个 单一的存储体，即存储体为 64 K×8 位。 在 8 位 CPU 组成的微机系统中， CPU 可以访问的存储器地址空 间 为 64 K ， 地 址 范 围 为 0000H~FFFFH。 内存储器由 ROM 和 RAM 两大模块 组成，而 RAM 又分为系统区 ( 监 控程序或操作系统占用的内存 区域 ) 和用户区。组成存储器 时，要根据 CPU 的特点合理安 排 ROM 模块的地址范围和 RAM 模 块的地址范围。
7存储器连接与扩展
7-2 存储器的连接
存储器与微型机三总线的连接：
1．数据线D0～n 连接数据总线DB0～n 2．地址线A0～N 连接地址总线低位AB0～N 3.片选线CS
连接地址总线高位ABN+1
DB0～n
AB0～N ABN+1 R/W 微型机
4．读写线OE、WE(R/W) 连接读写控制线RD、WR
.
8/20
2024年10月13日1时14分
D0～n
A0～N CS R/W 存储器
第7章 存储器的连接与扩展
7-2-1 存储器芯片的扩充
用多片存储器芯片组成微型计算机系统所要求的 存储器系统。
要求扩充后的存储器系统引出线符合微型计算机 的总线结构要求。
一、扩充存储器位数 例1用2K×1位存储器芯片组成 2K×8位存储器系统。 例2用2K×8位存储器芯片组成2K×16位存储器系统。
确定各存储器芯 片的地址范围：
D0～7
R/W
CE1 A0～12
CE2
CE3
D0～7
R/W CE
Ⅰ
A0～12
D0～7
R/W CE
Ⅱ
A0～
12
D0～7 R/W
CE Ⅲ
A0～12
ABi 15141312 111098 7 6 5 4 3 2 1 0～15141312 111098 7 6 5 4 3 2 1 0 Ⅰ：1100 0000 0000 0000～1101 1111 1111 1111=C000H～DFFFH
第7章 存储器的连接与扩展
本章分为3节，主要介绍： 7.1 存储器的结构与分类 7.2 存储器的连接 7.3单片机与存储器的连接
1/20 2024年10月1பைடு நூலகம்日1时14分
第七讲 存储器概述及主存储器(SRAM)
32×32 矩阵
4.2
0,0 0,0
…
0,31
0
0
31,0 X 31
Y0
A 9 0A 8 0A 7 0 A 6 0A 5 0
… …
…
…
31,31
I/O
Y 地址译码器 Y31 读 读/写
D
三、随机存取存储器 ( RAM )
1. 静态 RAM (SRAM)
基本存储元是组成存储器的基础和核心,它用来存储一位二进 制信息0或1。
址 15 译 码
… …
WE
…
读写电路
…
…
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
第一组 0 0 行
0
4.2
第四组 48
第二组 16
第三组 32
0
… 15
…
… 31
…
… 47
…
… 63
…
0 地 1 0 址
…
0 译 0 码 63
三、存储器的层次结构
1. 存储器三个主要特性的关系
4.1
／ 速度 容量 价格 位
CPU 寄存器 缓存 主存 磁盘 光盘 磁带
快
小
高
CPU
主 机
辅 存
慢 大 低
存储器的用途和特点
名 称
简称 Cache 主存 外存 用 途
特
点
高速缓冲 存储器 主存储器 外存储器
高速存取指令和数据
存取速度快，但存 储容量小
各列的位 线控制门。
② Intel 2114 RAM 矩阵 (64 × 64) 读
4.2
0,0 0,0
…
0,31
0
0
31,0 X 31
Y0
A 9 0A 8 0A 7 0 A 6 0A 5 0
… …
…
…
31,31
I/O
Y 地址译码器 Y31 读 读/写
D
三、随机存取存储器 ( RAM )
1. 静态 RAM (SRAM)
基本存储元是组成存储器的基础和核心,它用来存储一位二进 制信息0或1。
址 15 译 码
… …
WE
…
读写电路
…
…
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
第一组 0 0 行
0
4.2
第四组 48
第二组 16
第三组 32
0
… 15
…
… 31
…
… 47
…
… 63
…
0 地 1 0 址
…
0 译 0 码 63
三、存储器的层次结构
1. 存储器三个主要特性的关系
4.1
／ 速度 容量 价格 位
CPU 寄存器 缓存 主存 磁盘 光盘 磁带
快
小
高
CPU
主 机
辅 存
慢 大 低
存储器的用途和特点
名 称
简称 Cache 主存 外存 用 途
特
点
高速缓冲 存储器 主存储器 外存储器
高速存取指令和数据
存取速度快，但存 储容量小
各列的位 线控制门。
② Intel 2114 RAM 矩阵 (64 × 64) 读
程序存储器的扩展
访问速度
程序存储器的访问速度是指从其中读取或写入数据所需的时间。访问速度越快，程序的运行效率就越高。为了提高访 问速度，通常采用并行处理和多通道等技术。
可靠性
程序存储器的可靠性是指其能够保证数据完整性和可靠性的能力。为了保证可靠性，通常采用冗余技术 和错误检测与纠正技术等。
程序存储器的主要技术指标
02 程序存储器的基本概念
02 程序存储器的基本概念
程序存储器的定义
程序存储器是一种计算机内部或外部的存储器，用于存储计 算机程序或微程序。它能够长期保存程序代码和数据，并在 计算机运行时提供快速访问。
程序存储器的主要特点是可读性和可编程性，它能够被写入 和擦除，以便重新编程或更新存储在其中的程序或数据。
程序存储器的扩展
目录
• 引言 • 程序存储器的基本概念 • 程序存储器的扩展方式 • 程序存储器的扩展实例 • 扩展程序存储器的挑战与解决方案 • 未来展望
目录
• 引言 • 程序存储器的基本概念 • 程序存储器的扩展方式 • 程序存储器的扩展实例 • 扩展程序存储器的挑战与解决方案 • 未来展望
系统安全
程序存储器的扩展可能带来系统安全 风险，需要加强安全防护措施，防止 恶意攻击和数据泄露。
06 未来展望
06 未来展望
新型程序存储器技术的发展
新型存储器技术
随着技术的不断发展，新型的程序存储器技 术如相变存储器（PCM）、阻变存储器 （ReRAM）和磁性随机存储器（MRAM）等 正在逐步取代传统的闪存（Flash）技术。这 些新型存储器技术具有更高的性能、更长的 寿命和更高的可靠性，能够满足未来不断增 长的数据存储需求。
程序存储器的定义
程序存储器是一种计算机内部或外部的存储器，用于存储计 算机程序或微程序。它能够长期保存程序代码和数据，并在 计算机运行时提供快速访问。
程序存储器的访问速度是指从其中读取或写入数据所需的时间。访问速度越快，程序的运行效率就越高。为了提高访 问速度，通常采用并行处理和多通道等技术。
可靠性
程序存储器的可靠性是指其能够保证数据完整性和可靠性的能力。为了保证可靠性，通常采用冗余技术 和错误检测与纠正技术等。
程序存储器的主要技术指标
02 程序存储器的基本概念
02 程序存储器的基本概念
程序存储器的定义
程序存储器是一种计算机内部或外部的存储器，用于存储计 算机程序或微程序。它能够长期保存程序代码和数据，并在 计算机运行时提供快速访问。
程序存储器的主要特点是可读性和可编程性，它能够被写入 和擦除，以便重新编程或更新存储在其中的程序或数据。
程序存储器的扩展
目录
• 引言 • 程序存储器的基本概念 • 程序存储器的扩展方式 • 程序存储器的扩展实例 • 扩展程序存储器的挑战与解决方案 • 未来展望
目录
• 引言 • 程序存储器的基本概念 • 程序存储器的扩展方式 • 程序存储器的扩展实例 • 扩展程序存储器的挑战与解决方案 • 未来展望
系统安全
程序存储器的扩展可能带来系统安全 风险，需要加强安全防护措施，防止 恶意攻击和数据泄露。
06 未来展望
06 未来展望
新型程序存储器技术的发展
新型存储器技术
随着技术的不断发展，新型的程序存储器技 术如相变存储器（PCM）、阻变存储器 （ReRAM）和磁性随机存储器（MRAM）等 正在逐步取代传统的闪存（Flash）技术。这 些新型存储器技术具有更高的性能、更长的 寿命和更高的可靠性，能够满足未来不断增 长的数据存储需求。
程序存储器的定义
程序存储器是一种计算机内部或外部的存储器，用于存储计 算机程序或微程序。它能够长期保存程序代码和数据，并在 计算机运行时提供快速访问。
存储器扩展
片内ROM不够或者采用8031芯片时，需扩展 ROM。
MCS-51 单片机原理及应用
外部程序存储器扩展的原理 P0口分时复用地址 ／数据线，送出 PCL，由ALE信号选 通进入地址锁存 器。P2口输出PCH。 PSEN作为选通信 号，将指令码读入 单片机。 使用的控制信号： ALE－低8位地址锁存控制信号 PSEN－外部ROM“读取”控制信号
MCS-51 单片机原理及应用
控制总线（CB）
控制总线包括片外系统扩展用的控制线和片外信 号对单片机的控制线。 系统扩展用控制线有：WR、RD、PSEN、 ALE、EA等。
MCS-51 单片机原理及应用
三、常见控制引脚含义 1）WR 、RD 当执行MOVX指令时，这两个控制信号自动生 成，作对外部数据存储器或I/O口的“写”或“读”选通信 号。 2）PSEN 对片外程序存储器取指令或执行MOVC指令时，它 被用来作片外程序存储器芯片的“读”选通信号。 3）ALE 用于锁存P0口输出的低8位地址信号的控制线。 4）EA 用于选择片内或片外程序存储器。当EA＝0时，置 访问外部程序存储器（不论片内有无程序存储器）。因此 在扩展并使用只有外部程序存储器时 ，必须使EA接地。 P170
MCS-51 单片机原理及应用
芯片举例
地址线
数据输出 选通／编 程电源线
数据输 出线 片选线
MCS-51 单片机原理及应用
EPROM扩展电路
MCS-51 单片机原理及应用
P221 图7－6 扩展2732A EPROM
MCS-51 单片机原理及应用
EEPROM扩展电路
电擦除可编程只读EEPROM主要特点：能在计算 机系统中进行在线修改，并能在断电的情况下保 持修改结果，得到了广泛应用。
存储容量的扩展.ppt
3-8 译码
ramsel1
ramsel2
A17-0
R/W#
CPU
D7~D0
WE A CE
WE A CE
WE A CE
256K ×8
D 0＃
256K ×8
D 1＃
256K ×8 D 2＃
D7~D0
D7~D0
D7~D0
… ramsel7
WE A CE
256K ×8
D 7＃ D7~D0
（3）字位同时扩展法
解：
（1）218 = 256K，则该机所允许的最大 主存空间是256K×8位（或256KB）；
（2）模块板总数 = 256K×8 / 32K×8 = 8块；
（3）板内片数 = 32K×8位 / 4K×4位 = 8×2 = 16片；
（4）总片数 = 16片×8 = 128片； （5）CPU通过最高3位地址译码选板，次 高3位地址译码选片。地址格式分配如下：
字扩展增加存储字的数量用2片1k8位存储芯片组成2k8位的存储器11根地址线8根数据线101k8位1k8位芯片芯片地址范围地址范围片内地址片内地址00最低地址最低地址0000000000000000000000最高地址最高地址001111111111111111111111最低地址最低地址1100000000000000000000最高地址最高地址111111111111111111111110例如
0000 0000 0000 0000
ROM
系统程序区
…
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 4K×8位
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 用户程序区
…
12K × 8位 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM
《存储器扩展技术》PPT课件
2732（4KB×8），2764（8KB×8），27128 （16KB×8），27256（16KB×8）等。
精选ppt
4
4) 电擦除可改写ROM（EEPROM或E2PROM）
特点：用电信号编程也用电信号擦除。可以通过
读写操作进行逐个存储单元读出和写入，读写操作
与RAM存储器差不多，只是写入速度慢一些。但断
也比较便宜。 动态读写存储器DRAM（Dynamic Random
Access Memory） 特点：集成度很高，功耗、价格比SRAM低。
精选ppt
7
是一种CMOS工艺制成的电擦除可编程ROM，最 近逐渐发展的。
典型产品： 二线制24CXX系列产品，三线制93CXX系列产品。
精选ppt
8
1. 存储容量：通常用某一芯片有多少个存储单元、
地址必须用地址锁存器进行锁存。
2) 数据总线DB（Data Bus）
用于在单片机与存储器、I/O口之间相互传递数据。
精选ppt
2
功能：用于存放程序，常数和表格常数等。 特点：把信息写入存储器后，能长期保存，不 会因电源断电而丢失信息，在计算机运行过程中， 只能读出信息，不能再写入信息。一旦写入信息， 不能随意更改。
根据编程方式的不同，ROM可分为以下5种：
1) 掩模工艺ROM
特点：编程是由制造厂完成，即在生产过
1）P0口用在低8位地址线/数据线，P2口用在高8 位地址线，都不能再作为通用I/O接口使用。
2）使用外部ROM，其容量最高为64KB。而片外ROM 可选择EPROM、EEPROM、PEROM芯片，方便改写程序。
3）价格低廉，应用较多。
精选ppt
14
单片机最小应用系统只能适用简单的应用系统。而对 于较为复杂的系统，必须进行外扩ROM、RAM、I/O等。
精选ppt
4
4) 电擦除可改写ROM（EEPROM或E2PROM）
特点：用电信号编程也用电信号擦除。可以通过
读写操作进行逐个存储单元读出和写入，读写操作
与RAM存储器差不多，只是写入速度慢一些。但断
也比较便宜。 动态读写存储器DRAM（Dynamic Random
Access Memory） 特点：集成度很高，功耗、价格比SRAM低。
精选ppt
7
是一种CMOS工艺制成的电擦除可编程ROM，最 近逐渐发展的。
典型产品： 二线制24CXX系列产品，三线制93CXX系列产品。
精选ppt
8
1. 存储容量：通常用某一芯片有多少个存储单元、
地址必须用地址锁存器进行锁存。
2) 数据总线DB（Data Bus）
用于在单片机与存储器、I/O口之间相互传递数据。
精选ppt
2
功能：用于存放程序，常数和表格常数等。 特点：把信息写入存储器后，能长期保存，不 会因电源断电而丢失信息，在计算机运行过程中， 只能读出信息，不能再写入信息。一旦写入信息， 不能随意更改。
根据编程方式的不同，ROM可分为以下5种：
1) 掩模工艺ROM
特点：编程是由制造厂完成，即在生产过
1）P0口用在低8位地址线/数据线，P2口用在高8 位地址线，都不能再作为通用I/O接口使用。
2）使用外部ROM，其容量最高为64KB。而片外ROM 可选择EPROM、EEPROM、PEROM芯片，方便改写程序。
3）价格低廉，应用较多。
精选ppt
14
单片机最小应用系统只能适用简单的应用系统。而对 于较为复杂的系统，必须进行外扩ROM、RAM、I/O等。
主存储器扩展-PPT课件
计算机组成原理
------主存储器扩展实验
主存储器概述
主存储器是计算机硬件系统中的五
大功能部件之一，用于存放正在运行中
的程序和相关数据。它的读写速度和存
储容量，对计算机系统的运行性能有至
关重要的影响，经常成为影响系统运行
性能的瓶颈。
控制总线----用于指明总线的工作周期类型 和本次入／出完成的时刻。 通常用构成存储器的字节(8bits)数或
存储器的容量扩展
由于生产的存储器的芯片的容量有限， 它在字数或字长方面与实际存储器的要 求都有很大差距，例如：用一组十六位 数来表示一串数据，如果手上只有芯片 2K ×8位的，因此显然无法满足，只有 将几个芯片连接起来进行扩展来加大存 储器的容量。
一、位扩展
片选信号
A0—A13地 A13址线 A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 14 0 （ 0 2 =16K 0 0） 0 0 0 0 0 0 0 0 0 0 0000H
存储容量 主存储器
在计算机各功能部 主存储器可以由只读存储 主存储器写周期，I／O设备读周期， I／O设 地址总线------用于 件之间传送数据， 区(ROM) 和读写存储区 通过地址总线、数据总线、控制总线 备写周期，即区分要用哪个部件 (主存或 I／ (RAM)两部分组成，是分 选择主存储器的一 数据总线的位数 与计算机的 CPU 和外围设备连接在一起，如图所示。 O 设备)和操作的性质 (读或写 )；还有直接存 别采用 ROM和RAM存储 个存储单元 (字或字 (总线的宽度)与总 储器访问 (DMA)总线周期等。若在计算机系 器芯片实现的。 节)，其位数决定了 线时钟频率的乘积， ROM存储区用来储存内 统中使用了不同读写速度的主存储器，在 可以访问的存储单 正比于该总线所支 容固定不变的程序和数据， 元的最大数目，称 持的最高数据吞吐 CPU 发出该写主存储器的命令后，它不能知 例如操作系统的内核部分， 为最大可寻址空间。 (输入／输出)能力。 晓读写操作完成的时刻，这是由被读写的存 系统刚加电时运行的硬件 例如，当按字节寻 诊断程序等。 储器(或外围设备)本身的运行速度决定的， 址时，20位的地址 RAM存储区用来储存一些 此时可以让主存储器本身提供读写完成的回 可以访问1MB的存 用作运算的数据和用户的 答信号 (Ready) ，CPU通过检测该信号来得知 储空间， 32位的地 程序 本次读写完成的时刻；若为读操作，有了该 址可以访问4GB的 存储空间。 回答信号后， CPU就可以接收已读h 0FFFh 3800h 3FFFh
------主存储器扩展实验
主存储器概述
主存储器是计算机硬件系统中的五
大功能部件之一，用于存放正在运行中
的程序和相关数据。它的读写速度和存
储容量，对计算机系统的运行性能有至
关重要的影响，经常成为影响系统运行
性能的瓶颈。
控制总线----用于指明总线的工作周期类型 和本次入／出完成的时刻。 通常用构成存储器的字节(8bits)数或
存储器的容量扩展
由于生产的存储器的芯片的容量有限， 它在字数或字长方面与实际存储器的要 求都有很大差距，例如：用一组十六位 数来表示一串数据，如果手上只有芯片 2K ×8位的，因此显然无法满足，只有 将几个芯片连接起来进行扩展来加大存 储器的容量。
一、位扩展
片选信号
A0—A13地 A13址线 A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 14 0 （ 0 2 =16K 0 0） 0 0 0 0 0 0 0 0 0 0 0000H
存储容量 主存储器
在计算机各功能部 主存储器可以由只读存储 主存储器写周期，I／O设备读周期， I／O设 地址总线------用于 件之间传送数据， 区(ROM) 和读写存储区 通过地址总线、数据总线、控制总线 备写周期，即区分要用哪个部件 (主存或 I／ (RAM)两部分组成，是分 选择主存储器的一 数据总线的位数 与计算机的 CPU 和外围设备连接在一起，如图所示。 O 设备)和操作的性质 (读或写 )；还有直接存 别采用 ROM和RAM存储 个存储单元 (字或字 (总线的宽度)与总 储器访问 (DMA)总线周期等。若在计算机系 器芯片实现的。 节)，其位数决定了 线时钟频率的乘积， ROM存储区用来储存内 统中使用了不同读写速度的主存储器，在 可以访问的存储单 正比于该总线所支 容固定不变的程序和数据， 元的最大数目，称 持的最高数据吞吐 CPU 发出该写主存储器的命令后，它不能知 例如操作系统的内核部分， 为最大可寻址空间。 (输入／输出)能力。 晓读写操作完成的时刻，这是由被读写的存 系统刚加电时运行的硬件 例如，当按字节寻 诊断程序等。 储器(或外围设备)本身的运行速度决定的， 址时，20位的地址 RAM存储区用来储存一些 此时可以让主存储器本身提供读写完成的回 可以访问1MB的存 用作运算的数据和用户的 答信号 (Ready) ，CPU通过检测该信号来得知 储空间， 32位的地 程序 本次读写完成的时刻；若为读操作，有了该 址可以访问4GB的 存储空间。 回答信号后， CPU就可以接收已读h 0FFFh 3800h 3FFFh
存储容量的扩展
芯片 号 0
1
地址范围
最低地址 最高地址 最低地址 最高地址
片选 A10 0 0 1 1
8根数据线
片内地址 A9A8 … A0 0000000000 1111111111 0000000000 1111111111
•••
•••
芯片 号 0
1 A10 A9 A1 A0
D7
D0 WE
地址范围
最低地址 最高地址 最低地址 最高地址
EC000~EDFFF EE000~EFFFF
例4： 设CPU共有16根地址线，8根数据线，并 用-MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。 现有下列存储芯片：
ROM（2K × 8位，4K × 4位，8K × 8位）， RAM（1K × 4位，2K × 8位，4K × 8位），及 74138译码器和其他门电路（门电路自定）。试 从上述规格中选用合适芯片，画出CPU和存储芯 片的连接图。要求：
例2： 设有若干片256K×8位的SRAM芯片， 问：
(1) 如何构成2048K×32位的存储器？ (2) 需要多少片RAM芯片？ (3) 该存储器需要多少字节地址位？ (4) 画出该存储器与CPU连接的结构图， 设CPU的接口信号有地址信号、数据信号、 控制信号MREQ#和R/W#。
解：采用字位扩展的方法。需要32片SRAM芯片。
MREQ# A22-2 R/W#
CPU
D31~D0
OE# A22-20 ramsel0
3-8 译码
ramsel1
ramsel2
A19-2
WE A CE
WE A CE
WE A CE
256Kx8 4片
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存取时间： 存取时间是指CPU访问一次存储器所需的时间，访问即对指定单元的写入或读取， 而存储周期指连续两次访问存储器所需间隔的最小时间。 存取时间越小，速度越快。超高速存储器的存取速度一般小于20ns，高速存储器一 般在几十纳秒，中速存储器在100—200ns之间，低速存储器的存取速度在300ns以上。 10ns意味着每秒钟存取1亿次
EPROM芯片2716//11.7
2716的五种工作方式
EPROM接口连接
三、EEPROM接口设计
电擦除可编程只读存储器EEPROM的主要特点是能在计算机系统中 进行在线修改，并能在断电的情况下保持修改的结果。
EEPROM-2864
2864
Intel2864A是8K*8位的电可擦除可编程只读存储器单一的+5V供电， 最大工作电流为140mA，维持电流60mA。由于其片内设有编程所需 的高压脉冲产生电路，因而无需外加编程电源和写入脉冲即可工作。 采用典型的28脚结构，与常用的8KB静态RAM6264引脚完全兼容。
5.1 程序存储器的扩展设计
MCS-51的程序存储器通常由ROM或EPROM或EEPROM电路构成。其特点是掉电 以后，内部的程序信息不会丢失，因而提高了系统的可靠性。
图5-1 MCS-51单片机扩展外部程序存储器的硬件电路
一、 访问外部程序存储器的时序
在CPU访问外部程序存储器时，P2口输出地址高8位，P0口分时 输出地址低8位和送指令字节，其定时波形如图5-2所示。
例 要求用 2764 芯片扩展 8031 的片外程序存储器空间, 分 配的地址范围为 0000H~3FFFH。
本例采用完全译码方法。
(1） 确定片数。
因0000H ~ 3FFFH的存储空间为16 KB, 则
所需芯片数=实际要求的存储容量/单个芯片的存储容量 = 16 KB/ 8 KB = 2（片）
//读程序存储器中的一个字节 //读片内RAM中的一个字节
DBYTE[YOURADDRESS]=D;
PBYTE[YOURADDRESS]=D;
//写片内RAM中的一个字节
//写片外RAM中的一个字节
D=PBYTE[YOURADDRESS] ; //读片外RAM中的一个字节 D=XBYTE[YOURADDRESS] ; //读片外RAM中的一个字节
内部地址锁存，并且有16B的数据“页缓冲器”，允许对页快速写入，
在片上保护和锁存数据信息。提供软件查询的标志信号，以判定数据 是否完成对EEPROM的写入。芯片的引脚结构如图5-5所示。
2864A工作方式
2864A与8051的连接
5．2数据存储器的扩展设计
数据存储器芯片
6264是8K*8位的静态随机存储器芯片， +5V供电，额定功耗为 200mW，典型存取时间为200ns。为28线双列直插式封装。
二、 EPROM接口设计
外部存储器可选用EPROM或EEPROM
紫外线擦除电可编程只读存储器EPROM可作为MCS-51系列芯片的
外部程序存储器，其典型的产品有2716（2K*8），2732（4K*8）， 2764（8K*8），27128（16K*8）和27256（32K*8）等。这些芯片 上均有一个玻璃窗口，在紫外线光下照射20分钟左右，存储器中的各 位信息均变为1，可以通过相应的编程器将工作程序固化到这些芯片 中。
多片存储器芯片的扩展
1. 线选法寻址
用线选法实现片选
各芯片的地址范围如下:
2. 译码法寻址
译码法寻址就是利用地址译码器对系统的片外高位地址
进行译码, 以其译码输出作为存储器芯片的片选信号, 将地址
划分为连续的地址空间块, 避免了地址的间断。 译码法仍用低位地址线对每片内的存储单元进行寻址 , 而高位地址线经过译码器译码后输出作为各芯片的片选信号。 常用的地址译码器是 3/8 译码器 74LS138。 译码法又分为完全译码和部分译码两种。
第七讲
MCS-51单片机系统的存储器扩展
重点复习：读写存储器
Keil C51要控制这些地址，就必须包含一个直接地址存取的头文件absacc.h，有 了这个文件的帮助，C51就可以直接读写8051的任何地址的内容，程序存储 器不能写。
D=CBYTE[0X1000]; D=DBYTE[0X10];
(2) 分配地址范围。
(3) 存储器扩展连接如图 所示。
采用地址译码器扩展存储器的连接图
本课小结
存储器概况 存储器扩展 存储器地址
片内地址 译码地址 地址范围
作业：5-3
S]=D;
数）。
//写片外RAM中的一个字节
如果将上述语句中的BYTE换成WORD，将可以写一个字（两个字节的整 工作寄存器：using 1 //0~3
微机存储系统的层次结构
RAM和ROM
存储器技术指标
存储器容量：
单位：最小单位（bit）、基本单位(Byte) 存储器容量＝单元数×数据位数。若地址线根数为m，数据位数n， 则容量：