电子技术第10讲( 时序逻辑电路)

互补输出端， 互补输出端， (一)由与非门组成的基本 RS 正常工作时， 正常工作时， 它们的输出 1. 电路结构及逻辑符号 状态相反。 状态相反。 Q Q
一、基本 RS Biblioteka 发器Basic Flip - Flop
触发器
Q Q
低电平有效 S R G1 G2 SD RD
SD
信号输入端
RD
置1端，也 置0端，也 称置位端。 称复位端。 称置位端 。 称复位端 。 S 即 Set R 即 Reset
特 性 表
(二)同步 D 触发器 )同步 D 触发器 (二
1. 电路结构、逻辑符号和逻辑功能 电路结构、 Q Q Q Q
1S C1 1R CP
1D C1 D CP
D 称为 D 功能 特点： 特点：Qn+1 跟随 D 信号
同步 D 触发器功能表 CP D Qn+1 说明 0 0 置0 1 1 1 置1 0 Qn 不变
(一)同步 RS 触发器
1. 电路结构与工作原理
Q 基本 RS 触发器 Q 工作原理
★ CP = 0 时，G3、G4
G1 1 S Q3 G3 Q4 R 1
G2
被封锁， 被封锁，输入信号 R、S 、 不起作用。 不起作用。基本 RS 触发 器的输入均为 1，触发器 ， 状态保持不变。 状态保持不变。
(四)同步触发器的特点
同步触发器的触发方式为 同步触发器的触发方式为电平触发式 触发方式 指时钟脉冲信号控制 触发器工作的方式 CP = 1 期间翻转的称正电平触发式； 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。 期间翻转的称负电平触发式。
与非门组成的基本 RS 触发器特性表 RD 0 0 0 0 1 1 1 1 SD 0 0 1 1 0 0 1 1 基本 RS 触发器特 Qn Qn+1 说 明 性表的简化表示 0 × 触发器状态不定 触发器状态不定 RD SD Qn+1 1 × 0 0 不定 0 0 触发器置 0 触发器置 0 1 0 1 0 1 0 1 0 1 触发器置 1 触发器置 1 1 Qn 1 1 0 0 触发器保持原状态不变 触发器保持原状态不变 1 1 低电平有效。 置 0 端 RD 和置 1 端 SD 低电平有效。 注意 禁用 RD = SD = 0。 。 称约束条件
触发器的作用 触发器和门电路是构成数字电路的基本单元。 触发器和门电路是构成数字电路的基本单元。 是构成数字电路的基本单元 触发器有记忆功能， 触发器有记忆功能，由它构成的电路在某时刻的输 出不仅取决于该时刻的输入，还与电路原来状态有关。 出不仅取决于该时刻的输入，还与电路原来状态有关。 而门电路无记忆功能， 而门电路无记忆功能，由它构成的电路在某时刻的输 出完全取决于该时刻的输入， 出完全取决于该时刻的输入，与电路原来状态无关；
第 7章时序逻辑电路 章时序逻辑电路
RS 触发器 无空翻触发器 集成触发器 计数器 寄存器
7.1 RS 触发器
主要要求： 主要要求：
了解触发器的基本特性和作用。 了解触发器的类型和逻辑功能的描述方法。 了解触发器的类型和逻辑功能的描述方法。
一、触发器的基本特性和作用 触发器的基本特性和作用
Flip - Flop，简写为 FF，又称双稳态触发器。 ， FF，又称双稳态触发器。 双稳态触发器
波形。 [例] 试对应输入波形画出下图中 Q 端波形。 VCC S CP R RD S 1S C1 1R R Q CP RD
Q R S
解：
Q 原态未知
3. 同步 RS 触发器的特性表与特性方程 特性方程指触发器次态与输入信号和电路原有 特性方程指触发器次态与输入信号和电路原有 RS 触发器功能也可用特性表与 特性方程来描述。 特性方程来描述。 状态之间的逻辑关系式。 状态之间的逻辑关系式。 SQn R 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 00 01 11 10 Qn Qn+1 R 0 0 1 1 1 0 1 1 1 0 1 × × 1 1 同步RS触发器 触发器Q 同步 触发器 n+1的卡诺图 0 0 1 0 Q n+1 = S + RQ n 0 × 特性方程 RS = 0(约束条件) (约束条件) 1 ×
二、触发器的类型
根据逻辑功能不同分为
RS 触发器 D 触发器 JK 触发器 T 触发器 T ′ 触发器
根据触发方式不同分为
电平触发器 边沿触发器 主从触发器
根据电路结构不同分为
基本 RS 触发器 同步触发器 主从触发器 边沿触发器
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、 主要有特性表、特性方程、驱动表 又称激励表) (又称激励表)、状态转换图和波形图 又称时序图) (又称时序图)等。
不定 避免 Qn 保持
时钟控制 —只有 CP=1时 CP=1时,输出端 状态才能改变 电平触发— 在 电平触发— CP=1时 控制端R CP=1时,控制端R、 的电平(1 0)发 (1或 S的电平(1或0)发 生变化时, 生变化时,输出端 状态才改变
CP R S Q n+1 说明 1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
4.7kΩ Ω
Q & SD
4.7kΩ Ω
+5V
K
R-S触发器应用举例 单脉冲发生器 触发器应用举例: 触发器应用举例
Q & RD +5V
4.7kΩ Ω
Q & SD
4.7kΩ Ω
+5V
K
R-S触发器应用举例 单脉冲发生器 触发器应用举例: 触发器应用举例 负脉冲 Q & RD +5V
4.7kΩ Ω
G2 门输出 Q = RD ⋅ Q = 1⋅ Q = Q G2
&
G1
&
1 S D 输 入 RD SD 0 0 0 1 1 0 1 1 输 出 Q Q 0 1 1 0 不 变
RD 1 功能说明 触发器置 0 触发器置 1 触发器保持原状态不变
2. 工作原理及逻辑功能 Q 1 Q 1 状态， 输出既非 0 状态， 状态。 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也 ， ， G2 可能为 1，即输出状态 不定。因此， 不定。因此，这种情况 禁用。 禁用。
注 意 弄清输入 信号是低电平 有效还是高电 平有效。 平有效。
号 特 性 表
SD RD 0 0 1 1
(三)基本 RS 触发器的优缺点
优点 缺点 电路简单，是构成各种触发器的基础。 电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。 输出受输入信号直接控制，不能定时控制。 2. 有约束条件。 有约束条件。
★ CP = 1 时，G3、G4
G4
S
0 1 CP
解除封锁， 解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 触发器的输入端。
R
增加了由时钟 CP 控制的门 G3、G4
2. 逻辑功能与逻辑符号 触发器功能表 Q & RD & R
R、S 、 控制端
Q CP R S Q n+1 说明 & SD & CP S CP: 时钟脉冲 (Clock Pulse) 1 1 1 1 0 0 0 0 1 1 0 1 1 φ φ Qn 1 0 保持 置1 清0
二、同步触发器
Synchronous Flip - Flop
实际工作中， 实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此， 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串 ， 周期和脉宽一定的矩形脉冲。 周期和脉宽一定的矩形脉冲。 具有时钟脉冲控制的触发器称为时钟触发器， 具有时钟脉冲控制的触发器称为时钟触发器， 时钟触发器 又称钟控触发器。 又称钟控触发器。 同步触发器是其中最简单的一种， 同步触发器是其中最简单的一种，而 触发器称异步触发器。 基本 RS 触发器称异步触发器。
基本特性
(1)有两个稳定状态(简称稳态) (1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。 有两个稳定状态 (2)在输入信号作用下， (2)在输入信号作用下，触发器的两个稳定状态可相互转换 在输入信号作用下 (称为状态的翻转)。输入信号消失后，新状态可长期 称为状态的翻转) 输入信号消失后， 保持下来，因此具有记忆功能，可存储二进制信息。 保持下来，因此具有记忆功能，可存储二进制信息。 一个触发器可存储 1 位二进制数码
触发器的基本形式
主要要求： 主要要求：
掌握与非门结构基本 触发器的电路 的电路、 掌握与非门结构基本 RS 触发器的电路、逻辑 功能和工作特点。 功能和工作特点。 了解同步触发器的结构、工作特点和存在问题。 了解同步触发器的结构、工作特点和存在问题。 掌握触发器的 0 态、1 态、置 0、置 1、触发 等概念。 方式、现态、次态和空翻等概念 方式、现态、次态和空翻等概念。 了解触发器逻辑功能的描述方法。 了解触发器逻辑功能的描述方法。 触发器、 触发器、 掌握 RS 触发器、D 触发器、JK 触发 器的逻辑功能及其特性方程。 器的逻辑功能及其特性方程。
逻辑符号 (三)同步 JK 触发器同步 JK 触发器 ( 三) 电路结构 Q Q 1J C1 1K 1S C1 1R CP CP J 0 0 1 1 1 0 × 功能表 K Qn+1 0 Qn 1 0 0 1 1 Qn × Qn 说明 不变 置0 置1 翻转 不变 J CP K Q Q
功能， 称为 JK 功能，即 J K JK = 00 时保持； 时保持； JK = 11 时翻转； 时翻转； J ≠ K 时 Qn+1 值与 J 相同。 相同。