数字逻辑实验报告
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）1位二进制全加器
参照实验指导书，在qultusⅡ上画出电路图
编译后注上管脚，并制成符号SY备用
（2）4位二进制全加器
将4个1位二进制全加器连接起来
结论分析与体会：
画电路图需要注意力集中，画好图后需编译，定义管脚后还需再次编译
将电路图制成符号后要注意输入和输出
山东大学计算机科学与技术学院
数字逻辑课程实验报告
学号：201400130082
姓名：王钟学时：2
实验日期：4.1
实验目的：
1.学习组合电路的设计方法
2.了解全家器的构成和工作原理
3.熟悉EDA工具软件的使用方法
硬件环境：
CycloneⅡ
软件环境：
qultusⅡ
实验步骤与内容：
参照实验指导书，在qultusⅡ上画出电路图
编译后注上管脚，并制成符号SY备用
（2）4位二进制全加器
将4个1位二进制全加器连接起来
结论分析与体会：
画电路图需要注意力集中，画好图后需编译，定义管脚后还需再次编译
将电路图制成符号后要注意输入和输出
山东大学计算机科学与技术学院
数字逻辑课程实验报告
学号：201400130082
姓名：王钟学时：2
实验日期：4.1
实验目的：
1.学习组合电路的设计方法
2.了解全家器的构成和工作原理
3.熟悉EDA工具软件的使用方法
硬件环境：
CycloneⅡ
软件环境：
qultusⅡ
实验步骤与内容：