第2章__89C51单片机硬件结构和原理_李朝青--单片机原理及第二章(修改)
合集下载
第二章89C51单片机的结构和原理
第2章 89C51单片机的结构和原理
（3）I/O接口 89C51有四个8位并行接口，即P0-P3。它们
都是双向端口，每个端口有8条I/O线，均可输 入/输出。P0-P3口四个锁存器同RAM统一编址， 可以把I/O口当作一般特殊功能寄存器来寻址。
第2章 89C51单片机的结构和原理
2-2 89C51单片机引脚及其功能
第2章 89C51单片机的结构和原理Vss Vcc XTAL1
RST/VPD
XTAL2
EA/Vpp PSEN
ALE/PROG
RXD
TXD INT0 INT1
端 口
TT10
3
WR
RD
8030 89C51 8751
端口0 端口1 端口2
第2章 89C51单片机的结构和原理
各引脚功能简要说明如下：
1.电源引脚Vcc和Vss Vcc（40脚）：电源端，为+5V。 Vss（20脚）：接地端。 2.时钟电路引脚XTAL1和XTAL2 XTAL1（19）：接外部晶体和微调电容的一端；
89C51是Intel公司生产的一个单片机系列的名称。该公司 继 1976 推 出 MCS-48 系 列 8 位 单 片 机 后 ， 又 于 1980 年 推 出 了 89C51系列高档8位单片机。属于这一系列的单片机芯片有很 多种，如8051，8031，8751，80C51BH等等，它们的基本组 成、基本性能和指令系统都是相同的。为了叙述方便，今后 如不作说明，则常用89C51代表MCS51系列单片机。
第2章 89C51单片机的结构和原理
在这128B的RAM中，有32个字节单元可指定为工作 寄存器，这同一般微处理器不同。89C51的片内RAM和 工作寄存器排在一个队列里统一编址。
第2章 89C51单片机的结构及原理
控制器
时钟发生器、定时控制逻辑、 时钟发生器、定时控制逻辑、 指令寄存器、 指令寄存器 、指令译码器 、 指令寄存器 指令译码器 程序计数器PC PC、 程序计数器PC、 程序地址寄存器、 程序地址寄存器、 数据指针寄存器DPTR DPTR、 数据指针寄存器DPTR、 堆栈指针SP 堆栈指针SP
2.4.2
2.5.1 振荡器和时钟电路
89C51 XTAL1 C1 CYS C2 XTAL1 XTAL2 VSS 1 外 部 时 信 号 源 1 TTL XTAL2 VCC 89C51
至内部时钟电 路
图2-10 振荡电路
图2-11 外部时钟 脉冲源接法
2.4.3 并行I/O口 并行I/O I/O口
P0口的结构 口的结构 P1口的结构 口的结构 P2口的结构 口的结构 P3口的结构 口的结构
1．P0口的结构 P0口的结构 P0口有两个用途，第一是作为普通I/O口使用； P0口有两个用途，第一是作为普通I/O口使用； 第二作为地址/ 第二作为地址/数据总线使用。当用作第二个用途 时，在这个口上分时送出低8 时，在这个口上分时送出低8位地址和传送数据。
中断 系统
P3口 口
PSEN EA
ALE RESET
8
8
89C51单片机的基本结构 图2-1 89C51单片机的基本结构
P0.0～P0.7
P2.0～P2.7
端口0驱动器 端口 驱动器 VCC (+5V) VSS RAM地 地 址锁存器
端口2驱动器 端口 驱动器
RAM 128*8
端口0锁 存器
端口2锁存 端口 锁存 器
2. 数据存储器
FF FFFF RAM
80
30 20
89C51单片机硬件结构和原理
缓冲器
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
《单片机原理及应用》第二章 89C51单片机的结构和原理2012
• 片内容量为4KB，地址范围为0000H～0FFFH。 • 片外最多可扩至64KB ROM/EPROM，地址范围为 1000H～FFFFH。 • 片内外统一编址。 • ROM的寻址方式： • 1）当 EA=“1”时：
– 在0000～0FFFH范围内执行片内ROM中的程序，当指令地址超 过0FFFH 后就自动转向片外ROM中取指令。
• 四个8位并行I/O（输入/输出）接口P0~P3 • 两个定时/计数器
– 每个定时/计数器都可以设置成计数或定时方式
• 一个全双工UART的串行I/O口
– 可实现单片机与单片机或其它微机之间串行通信
• 五个中断源的中断控制系统
MCS-51系列单片机的性能
表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。
什么是入口地址？
0023H
2 数据存储器 • 一般将随机存储器（RAM）用做数据存储器。可寻址空 间为64KB。MCS-51数据存储器可分为片内和片外两部 分。片内、片外独立编址。 片外RAM： 最大范围：0000H～FFFFH， 64KB；用指令MOVX访问。 片内RAM： 最大范围：00H～FFH，256B； 用指令MOV访问。 又分为两部分：低128B（00～ 7FH）为真正的RAM区，高128B （80～FFH）为特殊功能寄存器 （SFR）区。如右图所示。
第二章 89C51单片机的结构和原理
• • • • • 2.1 89C51单片机的结构 2.2 89C51的引脚及其功能 2.3 CPU时序 2.4 复位操作 2.5 89C51单片机的低功耗工作方式
2.1 89C51单片机的结构
89C51单片机内部结构示意图如下所示： 外部时钟源 外部事件计数输入
振荡器和时序 OSC
第2章89C51单片机硬件结构和原理1
00:08
----51单片机内部主要器件
5
1. 中央处理器（CPU）
单片机的核心部分是CPU，由运算 器、控制器和布尔（位）处理器组成。
00:08
6
1) 运算器
-----运算器的组成
运算器是用于对数据进行算术运算和逻辑操作的执行部件， 以算术逻辑单元（ALU）为核心，包括累加器（ACC）、程序状 态字（PSW）、暂存器、B寄存器等部件。
标用 志户 位自
定 义
组工 选作 择寄 位存
器
溢 出 标 志 位
00:08
奇 偶 校 验 标 志 位
10
-----片内四组工作寄存器的选择
RS1、RS0与片内工作寄存器组的对应关系
00:08
11
④ B寄存器
在进行乘法、除 法运算时，B寄存 器作为ALU的输入 之一，与ACC配合 完成运算，并存 放运算结果。在 无乘除运算时， 它可作为内部RAM 的一个单元。
00:08
4
2.1.2 单片机的内部结构
一个8位CPU； 4 KB程序存储器； 256B通用数据存储器和特 殊功能寄存器； 4个8位并行口，其中P0、P2、 P3是复用口（P0和P2为地址/ 数据线，可寻址64 KB ROM和 64 KB RAM）； 一个可编程全双工串行口； 具有5个中断源，两个优先 级嵌套结构； 两个16位定时/计数器； 一个片内振荡器与时钟电路。
控制
可编程I/O 并行口
可编程全双工 串行口
串行通信
3 返回
8 位的 CPU， 片内有振荡器和时钟电路,工作频率为 24MHz 片内有 256字节 RAM 片内有 4K字节 程序存储器ROM 可寻址片外 64K字节 数据存储器RAM 可寻址片外 64K字节 程序存储器ROM 4个8位 的并行I/O口（PIO） 1个 全双工串行口（UART） 2个16位 定时器/计数器（TIMER/COUNTER） 5个中断源，两级中断优先级 1个布尔处理器和1个布尔累加器（Cy）
----51单片机内部主要器件
5
1. 中央处理器（CPU）
单片机的核心部分是CPU，由运算 器、控制器和布尔（位）处理器组成。
00:08
6
1) 运算器
-----运算器的组成
运算器是用于对数据进行算术运算和逻辑操作的执行部件， 以算术逻辑单元（ALU）为核心，包括累加器（ACC）、程序状 态字（PSW）、暂存器、B寄存器等部件。
标用 志户 位自
定 义
组工 选作 择寄 位存
器
溢 出 标 志 位
00:08
奇 偶 校 验 标 志 位
10
-----片内四组工作寄存器的选择
RS1、RS0与片内工作寄存器组的对应关系
00:08
11
④ B寄存器
在进行乘法、除 法运算时，B寄存 器作为ALU的输入 之一，与ACC配合 完成运算，并存 放运算结果。在 无乘除运算时， 它可作为内部RAM 的一个单元。
00:08
4
2.1.2 单片机的内部结构
一个8位CPU； 4 KB程序存储器； 256B通用数据存储器和特 殊功能寄存器； 4个8位并行口，其中P0、P2、 P3是复用口（P0和P2为地址/ 数据线，可寻址64 KB ROM和 64 KB RAM）； 一个可编程全双工串行口； 具有5个中断源，两个优先 级嵌套结构； 两个16位定时/计数器； 一个片内振荡器与时钟电路。
控制
可编程I/O 并行口
可编程全双工 串行口
串行通信
3 返回
8 位的 CPU， 片内有振荡器和时钟电路,工作频率为 24MHz 片内有 256字节 RAM 片内有 4K字节 程序存储器ROM 可寻址片外 64K字节 数据存储器RAM 可寻址片外 64K字节 程序存储器ROM 4个8位 的并行I/O口（PIO） 1个 全双工串行口（UART） 2个16位 定时器/计数器（TIMER/COUNTER） 5个中断源，两级中断优先级 1个布尔处理器和1个布尔累加器（Cy）
单片机原理与接口技术第三版课后答案
单片机原理与接口技术第三版课后答案【篇一：单片机原理及接口技术课后答案李朝青 (第三版)】lass=txt>第一章1.单片机具有哪些特点（1）片内存储容量越来越大。
（2抗干扰性好，可靠性高。
（3）芯片引线齐全，容易扩展。
（4）运行速度高，控制功能强。
（5）单片机内部的数据信息保存时间很长，有的芯片可以达到100年以上。
2. 89c51单片机内包含哪些主要逻辑功能部件？答：80c51系列单片机在片内集成了以下主要逻辑功能部件：(l)cpu(中央处理器):8位(2)片内ram:128b(3)特殊功能寄存器:21个(4)程序存储器:4kb(5)并行i/o口:8位，4个(6)串行接口:全双工，1个(7)定时器/计数器:16位，2个(8)片内时钟电路:1个3.什么是微处理器(cpu)、微机和单片机？答：微处理器本身不是计算机，但它是小型计算机或微机的控制和处理部分。
微机则是具有完整运算及控制功能的计算机，除了微处理器外还包括存储器、接口适配器以及输入输出设备等。
单片机是将微处理器、一定容量的ram、rom以及i/o口、定时器等电路集成在一块芯片上，构成的单片微型计算机。
4. 微型计算机怎样执行一个程序？答：通过cpu指令，提到内存当中，再逐一执行。
5.什么是嵌入式系统？他有哪些类型？为什么说单片机是典型的嵌入式系统？答; 嵌入式系统是将先进的计算机技术、半导体技术和电子技术和各个行业的具体应用相结合后的产物，这一点就决定了它必然是一个技术密集、资金密集、高度分散、不断创新的知识集成系统。
它有嵌入式微处理器、嵌入式微控制器、嵌入式dsp处理器、嵌入式片上系统等。
嵌入式系统的出现最初是基于单片机的。
它从体系结构到指令系统都是按照嵌入式应用特点专门设计的，能最好的满足面对控制对象，应运系统的嵌入、现场的可靠运行以及非凡的控制品质要求。
因此，她是典型的嵌入式系统。
第二章1.89c51单片机内包含哪些主要逻辑功能部件？答：80c51系列单片机在片内集成了以下主要逻辑功能部件：(l)cpu(中央处理器):8位(2)片内ram:128b(3)特殊功能寄存器:21个(4)程序存储器:4kb(5)并行i/o口:8位，4个(6)串行接口:全双工，1个(7)定时器/计数器:16位，2个(8)片内时钟电路:1个2.89c51的ea端有何用途？3. 89c51的存储器分哪几个空间?如何区别不同空间的寻址?答：rom（片内rom和片外rom统一编址）（使用movc）（数据传送指令）（16bits地址）（64kb）片外ram（movx）（16bits地址）（64kb）片内ram（mov）（8bits地址）（256b）4. 简述89c51片内ram的空间分配。
(信息与通信)第2章89C51单片机硬件结构和原理
(信息与通信)第2章89C51 单片机硬件结构和原理
了解嵌入式系统的基本概念和89C51单片机的介绍，以及本章将要覆盖的硬件 结构和原理。
嵌入式系统概述
嵌入式系统是为特定应用开发的计算机系统，它可以控制、监测和完成特定任务。通过学习嵌入式系统的基本 概念，我们能够理解单片机的重要性和应用场景。
89C51单片机介绍
SPI接口的通信原理
SPI接口的通信原理是实现可靠数据传输的核心。学习SPI接口的通信原理可以帮助我们编写稳定、高效的单片 机程序。
I2C总线
I2C总线是一种常用的串行通信协议。了解I2C总线的工作原理和特点，可以实 现单片机与多个设备的简单连接和数据交换。
I2C总线通信原理
I2C总线通信原理是实现可靠数据交换的关键。通过学习I2C总线通信原理，我 们可以更好地使用该通信协议并避免潜在问题。
89C51单片机是一种基于Harvard结构的8位微处理器。它具有许多功能和性能优势，适用于各种嵌入式应用。 让我们深入了解它的特点和优势。
89C51单片机硬件结构
了解89C51单片机的硬件结构是理解其内部组件和功能的关键。通过学习芯片内部的存储器、外设和IO口，我 们可以更好地使用和设计单片机应用。
定时器/计数器是单片机中非常重要的功能模块。通过学习定时器的工作原理 和编程方法，我们可以实现各种时间控制和计数任务。
89C51单片机的中断控制器
中断是单片机中常用的断向量表的结构，可以实现及 时响应和处理各种事件。
中断系统的原理
中断系统是单片机中的重要组成部分。通过学习中断系统的原理和中断处理 过程，我们可以实现多任务处理和优化系统性能。
与外部设备的通信方式
单片机需要与外部设备进行通信才能完成各种任务。学习串行口、SPI接口、 I2C总线等通信方式可以实现与其他设备的数据交换与控制。
了解嵌入式系统的基本概念和89C51单片机的介绍，以及本章将要覆盖的硬件 结构和原理。
嵌入式系统概述
嵌入式系统是为特定应用开发的计算机系统，它可以控制、监测和完成特定任务。通过学习嵌入式系统的基本 概念，我们能够理解单片机的重要性和应用场景。
89C51单片机介绍
SPI接口的通信原理
SPI接口的通信原理是实现可靠数据传输的核心。学习SPI接口的通信原理可以帮助我们编写稳定、高效的单片 机程序。
I2C总线
I2C总线是一种常用的串行通信协议。了解I2C总线的工作原理和特点，可以实 现单片机与多个设备的简单连接和数据交换。
I2C总线通信原理
I2C总线通信原理是实现可靠数据交换的关键。通过学习I2C总线通信原理，我 们可以更好地使用该通信协议并避免潜在问题。
89C51单片机是一种基于Harvard结构的8位微处理器。它具有许多功能和性能优势，适用于各种嵌入式应用。 让我们深入了解它的特点和优势。
89C51单片机硬件结构
了解89C51单片机的硬件结构是理解其内部组件和功能的关键。通过学习芯片内部的存储器、外设和IO口，我 们可以更好地使用和设计单片机应用。
定时器/计数器是单片机中非常重要的功能模块。通过学习定时器的工作原理 和编程方法，我们可以实现各种时间控制和计数任务。
89C51单片机的中断控制器
中断是单片机中常用的断向量表的结构，可以实现及 时响应和处理各种事件。
中断系统的原理
中断系统是单片机中的重要组成部分。通过学习中断系统的原理和中断处理 过程，我们可以实现多任务处理和优化系统性能。
与外部设备的通信方式
单片机需要与外部设备进行通信才能完成各种任务。学习串行口、SPI接口、 I2C总线等通信方式可以实现与其他设备的数据交换与控制。
第2单元P89C51结构和原理
现程序的顺序执行。 PC没有地址，是不可寻址的，因此用户无法对它进行
读写，但可以通过转移、调用、返回等指令改变其内容，
以实现程序的转移。因地址不在SFR（专用寄存器）之 内，一般不计作专用寄存器 。
指针类寄存器_2
堆栈指针SP，8位。总是指向栈顶。遵循“后 进先出”的原则
入栈时，SP先加1，数据再压入SP指向的单元。出
2. P89C5x引脚及功能_1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 P1.0/T2 P1.1/T2EX P1.2/ECI P1.3/CEX0 P1.4/CEX1 P1.5/CEX2 P1.6/CEX3 P1.7/CEX4 RST/VPD P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD XTAL1 XTAL2 GND Vcc P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 EA/VPP ALE/PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
P89C5x
P89C5x单片机P1端口的第二功能
引脚
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
第二功能
T2 T2EX ECI CEX0 CEX1 CEX2 CEX3 CEX4
读写，但可以通过转移、调用、返回等指令改变其内容，
以实现程序的转移。因地址不在SFR（专用寄存器）之 内，一般不计作专用寄存器 。
指针类寄存器_2
堆栈指针SP，8位。总是指向栈顶。遵循“后 进先出”的原则
入栈时，SP先加1，数据再压入SP指向的单元。出
2. P89C5x引脚及功能_1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 P1.0/T2 P1.1/T2EX P1.2/ECI P1.3/CEX0 P1.4/CEX1 P1.5/CEX2 P1.6/CEX3 P1.7/CEX4 RST/VPD P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD XTAL1 XTAL2 GND Vcc P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 EA/VPP ALE/PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
P89C5x
P89C5x单片机P1端口的第二功能
引脚
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
第二功能
T2 T2EX ECI CEX0 CEX1 CEX2 CEX3 CEX4
第2章 89C51单片机硬件结构和原理
及指令译码器ID （2）指令寄存器 及指令译码器 ）指令寄存器IR及指令译码器 （3）振荡器和定时电路 ）
（1）程序计数器 （16位） ）程序计数器PC（ 位 由两个8位计数器PCH、PCL组成。 由两个8位计数器PCH、PCL组成。 PCH 组成 PC用来存放下一条将要执行的指令地址。 PC用来存放下一条将要执行的指令地址。 用来存放下一条将要执行的指令地址 改变PC内容，改变执行的流向。 改变PC内容，改变执行的流向。 PC内容 PC可对64KB的ROM直接寻址 也可对89C51 可对64KB 直接寻址， PC可对64KB的ROM直接寻址，也可对89C51 片内RAM寻址。 RAM寻址 片内RAM寻址。
PC增1 增 PC DPTR
P1锁存器 锁存器
P3锁存器 锁存器 P3驱动器 驱动器 P3.0-P3.7
P1驱动器 驱动器 P1.0-P1.7
二、结构组成
（一）、中央处理单元（CPU） ）、中央处理单元（ 中央处理单元 ） （二）、存储器 ）、存储器 （三）、I/O接口 ）、 接口
（一）、中央处理单元（CPU） ）、中央处理单元（ 中央处理单元 ） 1．运算器 ．
PSEN（29脚）： （ 脚
程序存储器允许信号输出端。 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为 在访问片外ROM时 ROM 读片外ROM的选通信号，接片外ROM ROM的选通信号 读片外ROM的选通信号，接片外ROM 的OE 端。 它的负载能力为8 LS型TTL负载。 它的负载能力为8个LS型TTL负载。 负载
31脚 EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内 访问片内EPROM/ROM 当该引脚接高电平时，CPU访问片内EPROM/ROM 并执行片内程序存储器中的指令，但当PC PC值超过 并执行片内程序存储器中的指令，但当PC值超过 0FFFH（片内ROM 4KB） ROM为 0FFFH（片内ROM为4KB）时，将自动转向执行片 ROM中的程序 中的程序。 外ROM中的程序。 当该引脚接低电平时，CPU只访问片外 当该引脚接低电平时，CPU只访问片外 EPROM/ROM并执行外部程序存储器中的程序 并执行外部程序存储器中的程序。 EPROM/ROM并执行外部程序存储器中的程序。 8751片内EPROM固化编程时 片内EPROM固化编程时， Vpp：对8751片内EPROM固化编程时，编程电压输入 12-21V）。 端（12-21V）。
【2019年整理】第2章89C51单片机硬件结构和原理李朝青--单片机原理及接口技术北京航空航天大学出版社(第3版
03:15
返回
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
03:15
返回
单片机原理及接口技术
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。
地址从0000H开始。
用于存放程序和表格常数。
03:15
返回
单片机原理及接口技术
2）数据存储器（RAM）
（4）8位寄存器B： 在乘除运算时，用来存放一个操作数也 用来存放运算后的一部分结果；如不 能做乘除运算时，作为通用寄存器。
03:15
返回
单片机原理及接口技术
1）运算器
（5）布尔处理器： 专门用于处理位操作的，以PSW中的C为 其累加器。
03:15
返回
单片机原理及接口技术
1）运算器
（6）2个8位暂存器：
• •
03:15
返回
单片机原理及接口技术
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
03:15
返回
单片机原理及接口技术
一、结构图
• 由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 • 89C51单片机内部结构如 图2-2所示。
03:15
返回
单片机原理及接口技术
6、一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。
7、片内振荡器和时钟产生电路:
但需外接晶振和电容。
8、五个中断源的中断控制系统。 9、具有节电工作方式： 03:15
返回 休闲方式及掉电方式。
单片机原理及接口技术
二、89C51系列单片机的性能
《单片机原理及接口技术》第二章89C51单片机硬件结构及特点
与ROM密切相关的两个引脚 EA 、 PSEN
当ROM容量不够时，尽量选择高容量存储器空间的单片机，如 89C52、89C54、89C58等，应避免外扩程序存储器，因为会增加 硬件负担。
程序存储器
FFFFH
(64K)
0FFFH (4K)
0000H
内部
EA=1
外部
EA=0 0000H
0FFFH (4K)
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
18H~1FH 10H~17H 08H~0FH 00H~07H 片内RAM地址
工作寄存器区选择位RS0、RS1
(64K)
FFH (高128B) 80H
7FH (低128B) 00H
专用 寄存器
内部
RAM
0000H
熟悉复位后各寄存器的状态，可以减短初 始化程序。
2.6 89C51单片机的低功耗 工作方式
8051：HMOS（高密度短沟道MOS）半导体工艺 89C51：CHMOS=HMOS+CMOS
89C51提供两种节电工作方式：
① 空闲工作方式：不向CPU供电，只供中断、串行口、 定时器部分。
② 掉电工作方式：所有功能停止工作。
上电复位后，每个端口即可作输入，也可为输出端口；
3、并行输入/输出电路结构
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
P3. 0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
1
40
2
39
3
38
4 5
8031
37 36
6
35
7 8051 34
当ROM容量不够时，尽量选择高容量存储器空间的单片机，如 89C52、89C54、89C58等，应避免外扩程序存储器，因为会增加 硬件负担。
程序存储器
FFFFH
(64K)
0FFFH (4K)
0000H
内部
EA=1
外部
EA=0 0000H
0FFFH (4K)
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
18H~1FH 10H~17H 08H~0FH 00H~07H 片内RAM地址
工作寄存器区选择位RS0、RS1
(64K)
FFH (高128B) 80H
7FH (低128B) 00H
专用 寄存器
内部
RAM
0000H
熟悉复位后各寄存器的状态，可以减短初 始化程序。
2.6 89C51单片机的低功耗 工作方式
8051：HMOS（高密度短沟道MOS）半导体工艺 89C51：CHMOS=HMOS+CMOS
89C51提供两种节电工作方式：
① 空闲工作方式：不向CPU供电，只供中断、串行口、 定时器部分。
② 掉电工作方式：所有功能停止工作。
上电复位后，每个端口即可作输入，也可为输出端口；
3、并行输入/输出电路结构
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
P3. 0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
1
40
2
39
3
38
4 5
8031
37 36
6
35
7 8051 34
第2章+AT89C51的硬件结构和原理
P1.5 P1.6 P1.7 RST (RXD)P3.0 NC (TXD)P3.1 (INT0)P3.2 (INT1)P3.3 (T0)P3.4 (T1)P3.5
7 8 9 10 11 12 13 14 15 16 17
P0.4(AD4) P0.5(AD5) P0.6(AD6) P0.7(AD7) EA/VPP NC ALE/PROG PSEN P2.7(A15) P2.6(A14) P2.5(A13)
39 38 37 36 35 34 33 32 31 30 29
回目录
(WR)P3.6 (RD)P3.7 XTAL2 XTAL1 GND NC (A8)P2.0 (A9)P2.1 (A10)P2.2 (A11)P2.3 (A12)P2.4
18 19 20 21 22 23 24 25 26 27 28
对用户不开放。 (4) 状态寄存器(PSW)：PSW是一个8位标志 寄存器，用来存放ALU操作结果的有关状态。
准双向口，只作普通的I/O口使用，其功能与
P0口的第一功能相同。作输出口使用时，由于 其内部有上拉电阻，所以不需外接上拉电阻； 作输入口使用时，必须先向锁存器写入“1”， 使场效应管T截止，然后才能读取数据。
回目录
上一页
下一页
结
束
单片机原理及接口技术
2. P1口
读锁存器 VCC
内部总线 写锁存器
D P1.XQ 锁存器 Q CL
8位并行I/O口、两个16位定时/计数器、一个串行I/O 口以及中断系统等部分组成，各功能部件通过片内单 一总线联成一个整体，集成在一块芯片上。 回目录 上一页 下一页 结 束
单片机原理及接口技术
外部时钟源 外部事件计数
振荡器和时序 OSC
第2章AT89C51单片机结构和原理
入 / 输出功能 , 每一位都能 独立地设定为输入或输出。 当有输出方式变为输入方 式时, 该位的锁存器必须写 入“1”, 然后才能进入输入 操作。
内部总线 写锁存器
D P1.x Q 锁存器 CL Q
P1.X T
读引脚
P2口是 8 位准双向I/O口。外接I/O设备时, 可作为扩 展系统的地址总线, 输出高8位地址, 与P0 口一起组成 16 位地址总线。
始化为07H。
2. 外部RAM 外部数据存储器一般由静态 RAM 构成，其容量大小由 用户根据需要而定, 最大可扩展到 64 KB RAM , 地址是
0000H~0FFFFH。 CPU通过MOVX指令访问外部数据存储器, 用间接寻址方式, R0、R1和 DPTR都可作间接寄存器。注意, 外部RAM和扩展的I/O接口是统一编址的, 所有的外扩I/O 口
都要占用 64 KB中的地址单元。
2.4 单片机工作方式
1. 2. 程序执行方式 3. 省电方式 4. EPROM编程和校验方式
表2-7 特殊功能寄存器的复位状态 特殊功能寄 存器 ACC PSW 初始状态 00H 00H 特殊功能寄 存器 TH1 P0~P3 初始状态 00H FFH
SP DPTR TCON TL0 TH0 TL1
07H 0000H 00H 00H 00H 00H
IP IE TMOD SCON SBUF PCON
××00 0000B 0××0 0000B 00H 00H
不定 0××× 0000B
2.5 单片机工作的基本时序
1. （1） 振荡周期: 也称时钟周期, 是指为单片机提供时钟脉 冲信号的振荡源的周期。 （2） 状态周期: 每个状态周期为时钟周期的2倍, 是振荡周 期经二分频后得到的。 （3） 机器周期: 一个机器周期包含 6 个状态周期S1~S6, 也 就是 12 个时钟周期。 在一个机器周期内, CPU可以完成一个 独立的操作。 （4） 指令周期: 它是指CPU完成一条操作所需的全部时间。 每条指令执行时间都是有一个或几个机器周期组成。 MCS 51 系统中, 有单周期指令、双周期指令和四周期指令。
内部总线 写锁存器
D P1.x Q 锁存器 CL Q
P1.X T
读引脚
P2口是 8 位准双向I/O口。外接I/O设备时, 可作为扩 展系统的地址总线, 输出高8位地址, 与P0 口一起组成 16 位地址总线。
始化为07H。
2. 外部RAM 外部数据存储器一般由静态 RAM 构成，其容量大小由 用户根据需要而定, 最大可扩展到 64 KB RAM , 地址是
0000H~0FFFFH。 CPU通过MOVX指令访问外部数据存储器, 用间接寻址方式, R0、R1和 DPTR都可作间接寄存器。注意, 外部RAM和扩展的I/O接口是统一编址的, 所有的外扩I/O 口
都要占用 64 KB中的地址单元。
2.4 单片机工作方式
1. 2. 程序执行方式 3. 省电方式 4. EPROM编程和校验方式
表2-7 特殊功能寄存器的复位状态 特殊功能寄 存器 ACC PSW 初始状态 00H 00H 特殊功能寄 存器 TH1 P0~P3 初始状态 00H FFH
SP DPTR TCON TL0 TH0 TL1
07H 0000H 00H 00H 00H 00H
IP IE TMOD SCON SBUF PCON
××00 0000B 0××0 0000B 00H 00H
不定 0××× 0000B
2.5 单片机工作的基本时序
1. （1） 振荡周期: 也称时钟周期, 是指为单片机提供时钟脉 冲信号的振荡源的周期。 （2） 状态周期: 每个状态周期为时钟周期的2倍, 是振荡周 期经二分频后得到的。 （3） 机器周期: 一个机器周期包含 6 个状态周期S1~S6, 也 就是 12 个时钟周期。 在一个机器周期内, CPU可以完成一个 独立的操作。 （4） 指令周期: 它是指CPU完成一条操作所需的全部时间。 每条指令执行时间都是有一个或几个机器周期组成。 MCS 51 系统中, 有单周期指令、双周期指令和四周期指令。
第2章AT89C51单片机结构和原理
一个全双工串行口
2个16定时器/计数器 5个中断源，两个优先级
可进行64KB的寻址
第2章
AT89C51单片机结构和原理
二、单片机应用模式
1. 带总线扩展引脚的产品（总线型）
一般的微处理器都设有单独的地址、数据、控制总线。但单片机由于芯片引 脚数量限制，数据总线和地址总线才有复用方式。典型产品如AT89C51。
P 0 .4 (A D 4 ) P 0 .5 (A D 5 ) P 0 .6 (A D 6 ) P 0 .7 (A D 7 ) E A / VP P NC A L E /PRO G PSE N P 2 .7 (A 1 5 ) P 2 .6 (A 1 4 ) P 2 .5 (A 1 3 )
G N D
N C
第2章
AT89C51单片机结构和原理
3. 外接晶体引脚 AT89C51单片机的外接晶体引脚有以下两种： (1) XTAL1：片内振荡器反相放大器的输入端和内 部时钟工作的输入端。采用内部振荡器时，它接外部 石英晶体和微调电容的一个引脚。
(2)
XTAL2：片内振荡器反相放大器的输出端，接
外部石英晶体和微调电容的另一端。采用外部振荡器 时，该引脚悬空。
成在一块芯片上。
第2章
AT89C51单片机结构和原理
图2-1 AT89C51内部结构框图
第2章
AT89C51单片机结构和原理
芯片内部集成有： 一个8位的CPU 128/256字节的内部RAM(数据存储器) 4KB/8KB内部 Flash ROM（程序存储器） 一组特殊功能寄存器 （SFR） 一个可位寻址的布尔处理器 4个输出输入口（32根）
第2章
AT89C51单片机结构和原理
1. P0~P3口 P0口：一般I/O口引脚或数据/低位地址总线复用引脚
第2章.89C51硬件结构和原理(补充灌电流与拉电流)[new]
![第2章.89C51硬件结构和原理(补充灌电流与拉电流)[new]](https://img.taocdn.com/s3/m/a4805c2e7375a417866f8fbf.png)
2.2 89C51单片机引脚及其功能
• 当EA引脚接高电平（EA=1）时，CPU只访问片内ROM/EPROM， 并执行片内程序存储器中的指令，当PC（程序计数器）的值超过 0FFFH（89C51、8751为4KB）时，将自动转去执行片外ROM内 的程序。 • 当EA引脚接低电平（接地，EA=0）时，CPU只访问片外 ROM/EPROM，并执行片外程序存储器中的指令，而不管片内是否 有ROM。 • 故对于无片内ROMR 的8031、8032，需要外扩EPROM，此时，EA 引脚必须接地。
☺要查看89C51的振荡电路是否工作，可用
示波器查看该引脚有无脉冲信号输出，若 有则说明振荡器工作正常。
XTAL1 接外部晶振和微调电容的另一端。 若须采用外部时钟电路时，该引脚是外部 时钟的输入端。
6. 输入/输出端口
①P0口（P0.0~P0.7）：P0口是一个漏极开路的8位准双 向I/O端口。每一位口线能驱动8个LS型TTL负载。 • 当P0口作为输入口使用时，要先向端口写“1”。而作 为输出口使用时则不需要。 • P0口内部无上拉电阻，故当作为输出口使用，需输出 高电平时，应加外部上拉电阻。
2．控制线
PSEN： 外部ROM读选通信号端 。在访问片外ROM时（该引脚接 片外ROM 的OE端），定时输出 负脉冲作为读片外ROM的选通信 号。 ☺检查一个89C51最小系统上电后
能否正常工作，可用示波器查 看该引脚有无脉冲输出，若有 ，则说明基本上工作正常。
EA/VPP： EA程序存储器选择信 号端。 VPP固化编程电源输入端(12V)。
WR（外部RAM的“写”选通端） RD（外部RAM的“读”选通端）
2.3 89C51存储器配置
☞ 物理结构（哈佛结构）
第二章89C51单片机的结构及原理(20150324)剖析
3、管脚分配
P0口
P0口是一个漏极开路的8位准双向I/O口，每位可驱动8 个LS型的TTL负载。
在CPU访问片外存储器时，P0分时提供低8位地址和8位
数据的复用总线。 P2口 P2口是内部带上拉电阻的8位准双向I/O口，每位可驱动 4个LS型的TTL负载。 主要作用：在访问片外存储器的时候后，P2口输出高 8位地址。 P2口和P0口共同组成了16位的地址总线，可以对64K 存储器范围进行访问。
算术逻辑单元ALU
算术逻辑单元是由加法器和逻辑电路组成，主要完成二进 制数的四则运算，以及布尔代数的逻辑运算。 通过对运算结果的判断，决定程序状态字PSW的相关状态 标志位的变化。
2、控制器
控制器是用来统一指挥和控制计算机工作的部件。 结构：时钟发生器、定时控制逻辑、程序计数器PC、指令 寄存器、指令译码器、数据指针寄存器DPTR、堆栈指针 SP、以及地址译码器和地址缓冲器等。 功能：从存储器逐条读取指令，进行指令译码，并且通过 定时和控制电路，在规定的时刻发出各种操作所需要的控 制信息以及CPU所需的控制信号，使各部分协调工作，完 成指令所规定的各种操作。
A4
ET1
A3
EX1
A2
ET0
A1
EX0
A0 A0 99
9C REN 94
9B TB8 93
9A RB8 92
99 TI 91
98 RI 90
98
90 8D 8C 8B 8A
M0 8C TR0 /
GATE 8B IE1 GF1
C/T 8A IT1 GF0
M1 89 IE0 PD
M0 88 IT0 IDL
累加器ACC
第2章 89C51单片机单片机的硬件结构
第2章 89C51单片机单片机的硬件结构第 2 章 89C51 单片机的硬件结构单片机作为一种集成电路芯片，在现代电子技术领域中扮演着至关重要的角色。
89C51 单片机更是其中应用广泛的一款，了解其硬件结构对于掌握单片机的工作原理和应用开发具有重要意义。
89C51 单片机的硬件结构主要包括中央处理器（CPU）、存储器、输入/输出（I/O）端口、定时器/计数器和中断系统等部分。
中央处理器（CPU）是单片机的核心，它负责控制和协调各个部分的工作。
89C51 的 CPU 由运算器和控制器组成。
运算器用于进行算术和逻辑运算，而控制器则根据程序指令来指挥单片机的工作流程。
存储器是单片机用于存储数据和程序的重要部件。
89C51 单片机的存储器分为程序存储器和数据存储器。
程序存储器用于存放用户编写的程序代码，通常是只读的，以保证程序的稳定性和安全性。
数据存储器则用于存储运行过程中的临时数据和结果。
在 89C51 中，程序存储器的空间可达 64KB。
这为复杂程序的存储提供了足够的空间。
而数据存储器又分为内部数据存储器和外部数据存储器。
内部数据存储器的容量较小，但访问速度快，通常用于存放频繁使用的数据。
外部数据存储器的容量可以根据需要进行扩展，以满足大量数据存储的需求。
输入/输出（I/O）端口是单片机与外部设备进行信息交换的接口。
89C51 单片机拥有四个 8 位的并行 I/O 端口，分别是 P0、P1、P2 和 P3 端口。
这些端口既可以作为输入端口，也可以作为输出端口。
通过对端口寄存器的设置，可以灵活地控制每个端口的工作模式和状态。
定时器/计数器是 89C51 单片机中的重要功能模块。
定时器用于实现定时功能，比如产生周期性的中断信号；计数器则用于对外部脉冲进行计数。
通过对定时器/计数器的设置，可以满足各种定时和计数的需求，为系统的精确控制提供了有力支持。
中断系统是单片机处理突发事件的有效手段。
当外部事件发生时，如按键按下、通信数据到达等，通过中断机制，单片机可以暂停当前正在执行的程序，转而去处理紧急事件，处理完成后再返回原来的程序继续执行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单片机原理及接口技术
（2）指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址 • 取出来的指令经IR送至ID
• 由ID对指令译码产生一定序列的控制
信号，以执行指令所规定的操作。
单片机原理及接口技术
（3）振荡器和定时电路
89C51单片机片内有振荡电路，只需外 接石英晶体和频率微调电容（2个30pF左 右），其频率范围为1.2MHz~12MHz。该信 号作为89C51工作的基本节拍即时间的最小 单位。
单片机原理及接口技术
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。
它们都是双向端口，每个端口各有8 条I/O线。 P0-P3口四个锁存器同RAM统一编址， 可作为SFR来寻址。
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
单片机原理及接口技术
外部时钟源
89C51单片机结构框图
程序存储器 4KB FLASH ROM 数据存储器 256B RAM/SFR
外部事件计数
振荡器和时序 OSC
2×16位 定时器/计数器
89C51 CPU 64KB 总线 扩展控制器 内中断 外中断 控制 并行口 串行通信 可编程全双工 串行口
可编程I/O
单片机原理及接口技术
表2-1 P3端口引脚与复用功能表
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
替代的第二功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0 输入） INT1（外部中断 1 输入） T0（定时器 0 的外部输入） T1（定时器 1 的外部输入） WR（写选通控制输出） RD（读选通控制输出）
单片机原理及接口技术
4、P2口：
P2 口：带内部上拉电阻的 8 位准双 向 I/O 端 口 ， 每 位 能 驱 动 4 个 LS 型 TTL 负载。在 CPU 访问片外存储器 时，它输出高8位地址。
单片机原理及接口技术
5、P3口：
带内部上拉电阻的8位准双向I/O端 口，每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚 都有第二功能。
单片机原理及接口技术
§2.2.1 89C51单片机引脚
• 图2-3是 89C51/LV51的引脚结构图，有双列直插封装 (DIP)方式和方形封装方式。
单片机原理及接口技术
图2-3
89C51/LV51的引脚结构
单片机原理及接口技术
§2.2.2 89C51单片机引脚功能
• 一、电源引脚：Vcc和Vss • 二、时钟电路引脚：XTAL1和XTAL2 • 三、控制信号引脚RST、ALE、PSEN和EA • 四、I/O端口P0、P1、P2和P3
7、片内振荡器和时钟产生电路:
统。
9、具有节电工作方式
休闲方式及掉电方式。
单片机原理及接口技术
二、89C51系列单片机的性能
89C51/LV51是一种低功耗/低电压、高性能的8位 单片机。它采用了CMOS工艺和高密度非易失性存储 器（NURAM）技术，而且其输出引脚和指令系统都 与MCS51兼容；片内的Flash ROM允许在系统内改编 程序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。 注：89LV51 是89C51单片机的一种低电压的型号， 除了电压范围有区别之外，其余特性与89C51完全一 致。
单片机原理及接口技术
§2.3 89C51存储器配置
§2.3.1 89C51存储器分类 §2.3.2 程序存储器地址空间 §2.3.3 数据存储器地址空间
单片机原理及接口技术
§2.3.1
89C51存储器分类
一、物理结构（哈佛结构） 二、用户角度
单片机原理及接口技术
一、物理结构（哈佛结构）
片内程序存储器 程序存储器ROM 89C51存储器 数据存储器RAM 片内数据存储器 片外数据存储器
单片机原理及接口技术
（3）8位程序状态寄存器PSW：
指示指令执行后的状态信息供程序查询和判 别用。
（4）8位寄存器B：
在乘除运算时，用来存放一个操作数也用来 存放运算后的一部分结果；如不能做乘除运算时 ，作为通用寄存器。
单片机原理及接口技术
（5）布尔处理器：
专门用于处理位操作的，以PSW中的C为其累加 器
当此输入端保持两个机器周期的高电
平时，就可以完成复位操作。
单片机原理及接口技术
• RST/VPD（9脚）：
VPD ：RST引脚的第二功能，备用电源 输入端。当主电源Vcc 发生故障，降 低到低电平规定值时，将+5V电源自动 接入该引脚，为RAM提供备用电源，以 保证RAM中的信息不丢失，使得复位后 能继续正常运行。
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
单片机原理及接口技术
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。
地址从0000H开始。
用于存放程序和表格常数。
单片机原理及接口技术
2）数据存储器（RAM）
89C51RAM均为128B，地址为00H～7FH。 用于存放运算的中间结果、数据暂存以及数据缓 冲等。 这128B的RAM中有32个字节单元可指定为工作寄 存器。 片内还有21个特殊功能寄存器（SFR），它们同 128字节RAM统一编址，地址为80H～FFH。后面详 细介绍。
指 令 译 码 器
OSC
指 令 寄 存 器
P1锁存器 P1驱动器 P1.0-P1.7
P3锁存器
P3驱动器
P3.0-P3.7
XTAL1
XTAL2
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
单片机原理及接口技术
1、中央处理单元（89C51CPU）
• 1）运算器
• 2）控制器
单片机原理及接口技术
2、P0口：
漏极开路的8位准双向I/O口，每位能驱
动8个LS型TTL负载。
P0口可作为一个数据输入/输出口；
在CPU访问片外存储器时，P0口为分时 复用的低8位地址总线和8位数据总线。
单片机原理及接口技术
3、P1口：
带内部上拉电阻的 8 位准双向 I/O 端 口，每位能驱动4个LS型TTL负载。
单片机原理及接口技术
一、电源引脚：Vcc和Vss
1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL2（18脚）：接外部晶体和微调电容
的一端；在89C51 片内它是振荡电路反向 放大器的输出端，振荡电路的频率就是晶 体固有频率。若需采用外部时钟电路时， 该引脚输入外部时钟脉冲。89C51正常工作 时，该引脚应有脉冲信号输出。
第2章 89C51单片机的结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2
§2.3 §2.4
89C51单片机引脚及其功能
89C51单片机存储器配置 时钟电路及89C51CPU时序
§2.5 §2.6
§2.7
复位操作 89C51单片机的低功耗工作方式
输出/输入端口结构
单片机原理及接口技术
每个口可以用作输入，也可以用作输出。
单片机原理及接口技术
5、两个或三个定时/计数器:
每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数
，也可以设置成定时方式，并可以根据计数或定时的结果 实现计算机控制
6、一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
控制器
定 时 控 制
单片机原理及接口技术
• PSEN（29脚）：
程序存储器允许信号输出端。
在访问片外ROM时，定时输出负脉冲 作为读片外ROM的选通信号，接片外 ROM 的OE端。 它的负载能力为8个LS型TTL负载。
单片机原理及接口技术
• EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 (1)当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。 (2)当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
单片机原理及接口技术
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
单片机原理及接口技术
一、结构图
• 由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 • 89C51单片机内部结构如 图2-2所示。
单片机原理及接口技术
89C51单片机 内部结构图
RAM地址 寄存器
Vpp：对89C51片内 Flash ROM固化编程时，
编程电压输入端（12-21V）。
单片机原理及接口技术
四、I/O端口P0、P1、P2和P3
• 1、准双向 • 2、P0口 • 3、P1口 • 4、P2口 • 5、P3口
（2）指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址 • 取出来的指令经IR送至ID
• 由ID对指令译码产生一定序列的控制
信号，以执行指令所规定的操作。
单片机原理及接口技术
（3）振荡器和定时电路
89C51单片机片内有振荡电路，只需外 接石英晶体和频率微调电容（2个30pF左 右），其频率范围为1.2MHz~12MHz。该信 号作为89C51工作的基本节拍即时间的最小 单位。
单片机原理及接口技术
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。
它们都是双向端口，每个端口各有8 条I/O线。 P0-P3口四个锁存器同RAM统一编址， 可作为SFR来寻址。
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
单片机原理及接口技术
外部时钟源
89C51单片机结构框图
程序存储器 4KB FLASH ROM 数据存储器 256B RAM/SFR
外部事件计数
振荡器和时序 OSC
2×16位 定时器/计数器
89C51 CPU 64KB 总线 扩展控制器 内中断 外中断 控制 并行口 串行通信 可编程全双工 串行口
可编程I/O
单片机原理及接口技术
表2-1 P3端口引脚与复用功能表
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
替代的第二功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0 输入） INT1（外部中断 1 输入） T0（定时器 0 的外部输入） T1（定时器 1 的外部输入） WR（写选通控制输出） RD（读选通控制输出）
单片机原理及接口技术
4、P2口：
P2 口：带内部上拉电阻的 8 位准双 向 I/O 端 口 ， 每 位 能 驱 动 4 个 LS 型 TTL 负载。在 CPU 访问片外存储器 时，它输出高8位地址。
单片机原理及接口技术
5、P3口：
带内部上拉电阻的8位准双向I/O端 口，每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚 都有第二功能。
单片机原理及接口技术
§2.2.1 89C51单片机引脚
• 图2-3是 89C51/LV51的引脚结构图，有双列直插封装 (DIP)方式和方形封装方式。
单片机原理及接口技术
图2-3
89C51/LV51的引脚结构
单片机原理及接口技术
§2.2.2 89C51单片机引脚功能
• 一、电源引脚：Vcc和Vss • 二、时钟电路引脚：XTAL1和XTAL2 • 三、控制信号引脚RST、ALE、PSEN和EA • 四、I/O端口P0、P1、P2和P3
7、片内振荡器和时钟产生电路:
统。
9、具有节电工作方式
休闲方式及掉电方式。
单片机原理及接口技术
二、89C51系列单片机的性能
89C51/LV51是一种低功耗/低电压、高性能的8位 单片机。它采用了CMOS工艺和高密度非易失性存储 器（NURAM）技术，而且其输出引脚和指令系统都 与MCS51兼容；片内的Flash ROM允许在系统内改编 程序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。 注：89LV51 是89C51单片机的一种低电压的型号， 除了电压范围有区别之外，其余特性与89C51完全一 致。
单片机原理及接口技术
§2.3 89C51存储器配置
§2.3.1 89C51存储器分类 §2.3.2 程序存储器地址空间 §2.3.3 数据存储器地址空间
单片机原理及接口技术
§2.3.1
89C51存储器分类
一、物理结构（哈佛结构） 二、用户角度
单片机原理及接口技术
一、物理结构（哈佛结构）
片内程序存储器 程序存储器ROM 89C51存储器 数据存储器RAM 片内数据存储器 片外数据存储器
单片机原理及接口技术
（3）8位程序状态寄存器PSW：
指示指令执行后的状态信息供程序查询和判 别用。
（4）8位寄存器B：
在乘除运算时，用来存放一个操作数也用来 存放运算后的一部分结果；如不能做乘除运算时 ，作为通用寄存器。
单片机原理及接口技术
（5）布尔处理器：
专门用于处理位操作的，以PSW中的C为其累加 器
当此输入端保持两个机器周期的高电
平时，就可以完成复位操作。
单片机原理及接口技术
• RST/VPD（9脚）：
VPD ：RST引脚的第二功能，备用电源 输入端。当主电源Vcc 发生故障，降 低到低电平规定值时，将+5V电源自动 接入该引脚，为RAM提供备用电源，以 保证RAM中的信息不丢失，使得复位后 能继续正常运行。
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
单片机原理及接口技术
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。
地址从0000H开始。
用于存放程序和表格常数。
单片机原理及接口技术
2）数据存储器（RAM）
89C51RAM均为128B，地址为00H～7FH。 用于存放运算的中间结果、数据暂存以及数据缓 冲等。 这128B的RAM中有32个字节单元可指定为工作寄 存器。 片内还有21个特殊功能寄存器（SFR），它们同 128字节RAM统一编址，地址为80H～FFH。后面详 细介绍。
指 令 译 码 器
OSC
指 令 寄 存 器
P1锁存器 P1驱动器 P1.0-P1.7
P3锁存器
P3驱动器
P3.0-P3.7
XTAL1
XTAL2
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
单片机原理及接口技术
1、中央处理单元（89C51CPU）
• 1）运算器
• 2）控制器
单片机原理及接口技术
2、P0口：
漏极开路的8位准双向I/O口，每位能驱
动8个LS型TTL负载。
P0口可作为一个数据输入/输出口；
在CPU访问片外存储器时，P0口为分时 复用的低8位地址总线和8位数据总线。
单片机原理及接口技术
3、P1口：
带内部上拉电阻的 8 位准双向 I/O 端 口，每位能驱动4个LS型TTL负载。
单片机原理及接口技术
一、电源引脚：Vcc和Vss
1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL2（18脚）：接外部晶体和微调电容
的一端；在89C51 片内它是振荡电路反向 放大器的输出端，振荡电路的频率就是晶 体固有频率。若需采用外部时钟电路时， 该引脚输入外部时钟脉冲。89C51正常工作 时，该引脚应有脉冲信号输出。
第2章 89C51单片机的结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2
§2.3 §2.4
89C51单片机引脚及其功能
89C51单片机存储器配置 时钟电路及89C51CPU时序
§2.5 §2.6
§2.7
复位操作 89C51单片机的低功耗工作方式
输出/输入端口结构
单片机原理及接口技术
每个口可以用作输入，也可以用作输出。
单片机原理及接口技术
5、两个或三个定时/计数器:
每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数
，也可以设置成定时方式，并可以根据计数或定时的结果 实现计算机控制
6、一个全双工UART的串行I/O口:
可实现单片机与单片机或其它微机之间串行通信。
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
PSEN ALE EA RESET
控制器
定 时 控 制
单片机原理及接口技术
• PSEN（29脚）：
程序存储器允许信号输出端。
在访问片外ROM时，定时输出负脉冲 作为读片外ROM的选通信号，接片外 ROM 的OE端。 它的负载能力为8个LS型TTL负载。
单片机原理及接口技术
• EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。 (1)当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。 (2)当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
单片机原理及接口技术
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
单片机原理及接口技术
一、结构图
• 由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。 • 89C51单片机内部结构如 图2-2所示。
单片机原理及接口技术
89C51单片机 内部结构图
RAM地址 寄存器
Vpp：对89C51片内 Flash ROM固化编程时，
编程电压输入端（12-21V）。
单片机原理及接口技术
四、I/O端口P0、P1、P2和P3
• 1、准双向 • 2、P0口 • 3、P1口 • 4、P2口 • 5、P3口