USB2.0设备控制器IP核的设计与验证

合集下载

无MCU的USB2.0设备控制器IP设计与验证

ＨａｒｄｗａｒｅＴｅｃｈｎｉｑｕｅ
无ＭＣＵ的ＵＳＢ２．０设备控制器ＩＰ设计与验证
袁志坚，黄鲁，徐骏
（１．中国科学技术大学电子科学与技术系集成电路实验室，安徽合肥２３００２７；
ｔｏｃｏｍｐｌｅｔｅＭＣＵａｎｄｉｆｒｍｗａｒｅｆｕｎｃｔｉｏｎａｌｉｔｙｉｎｓｔｅａｄｏｆｔｒａｄｉｔｉｏｎａｌｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ，ａｎｄｓｕｐｐｏｒｔｓｈｉｇｈ－ｓｐｅｅｄ（４８０Ｍｂ／ｓ）ａｎｄｆｕｌｌｓｐｅｅｄ
ａｒａｔｅｍｏｄｕｌｅｆｏｒＳｏＣｓｙｓｔｅｍ．
Ｋｅｙｗｏｒｄｓ：ＩＰ；ＵＳＢ；ＳｏＣ；ＭＣＵ
通用串行总线ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）是现今最为流行的计算机接口，它是一种快速、双向、同步、可动态监测的串行接口…。目前大多数的ＵＳＢ设计都是经过系统集成，采用现成的商用ＵＳＢ芯片进行开发，并没有涉及到ＩＰ（ＩｎｔｅｌｌｅｃｔｕａｌＰｒｏｐｅａｙ）核的设计与开发。在ＳｏＣ
（１２Ｍｂ／ｓ）ｔｒａｎｓｍｉｓｓｉｏｎ．ＴｈｅＩＰｃｏｒｅｄｅｓｉｇｎｈａｓｂｅｅｎｖａｌｉｄａｔｅｄｏｎＦＰＧＡ，ｔｈｅｖｌａｉｄａｔｉｏｎｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｉｔｃａｎｂｅｕｓｅｄａｓａｓｅｐ —

USB2.0设备控制器IP核设计与验证的开题报告

USB2.0设备控制器IP核设计与验证的开题报告一、选题背景与研究意义：随着计算机科学和通信技术的不断发展，USB（通用串行总线）技术已经成为连接设备和计算机之间的标准接口之一，应用范围越来越广泛。

USB2.0是当前使用最普遍的一种USB标准，具有高速传输、快速识别和热插拔等优点，因此其设计和研究具有重要的现实意义和研究价值。

本课题拟研究的是USB2.0设备控制器IP核的设计和验证。

IP （intellectual property）核是指在集成电路设计中通常使用的预先设计好的、可重复使用的硬件或软件组件。

USB2.0设备控制器IP核常用于芯片设计中，它包括主机接口和设备接口，用于控制设备的数据传输和通信。

该IP核的设计和验证对于提高USB2.0接口的稳定性、可靠性和性能具有重要意义。

二、研究内容和方法：1. 研究USB2.0协议要求：对USB2.0协议进行深入学习和了解，掌握USB2.0规范的基本要求，包括设备状态、数据传输方式、数据帧格式等。

2. 设计USB2.0设备控制器IP核：根据USB2.0协议要求，设计USB2.0设备控制器IP核，包括硬件和软件两部分，实现设备的数据传输和通信功能。

3. IP核验证：通过仿真和测试，验证USB2.0设备控制器IP核的正确性、可靠性和性能，优化IP核的设计，确保USB2.0接口的稳定和可靠性。

4. 结果分析和讨论：分析IP核的设计和性能特点，探讨IP核应用领域和发展前景，总结研究成果，提出存在的问题和改进方案。

三、预期目标和意义：本课题的预期目标是设计、实现和验证USB2.0设备控制器IP核，提高USB2.0接口的稳定性、可靠性和性能，为USB应用的发展和普及做出贡献。

该研究具有如下意义：1. 推动集成电路设计和通信技术的发展，提高国内芯片设计和生产水平。

2. 提高USB2.0接口的稳定性和可靠性，推广USB技术的应用。

3. 拓宽国内通信技术领域的研究方向和层次，培养通信工程和电子工程领域的人才。

USB设备控制器IP核设计与FPGA验证

的正常通信。 ห้องสมุดไป่ตู้
关键词：设备控制器；串行接口引擎；高速检测；控制传输；枚举
ＤｅｓｉｇｎａｎｄＦＰＧＡｖｅｒｉｉｃｆａｔｉｏｎｏｆａｈｉｇｈ — ｓｐｅｅｄＵＳＢｄｅｖｉｃｅ
ｃｏｎｔｒｏｌｌｅｒＩＰｃｏｒｅ
ｓｙｓｔｅｍａｒｃｈｉｔｅｃｔｕｒｅｉｓｉｆｒｓｌｔｙｃｌａｒｉｉｆｅｄａｎｄｈｅｔｂｌｏｃｋｄｉａｇｒａｍｓｏｆｈｅｔｄｅｓｉｇｎａｘ＇ｅｓｈｏｗｎ．Ｈｉｇｈｓｐｅｅｄ
用在ＵＳＢ设备中，实现ＵＳＢ协议的处理，和特定的应用层结合，形成丰富的ＵＳＢ外设。
模块和鼠标等移动增量计算模块。目前ＵＳＢ设备控制器的开发可以分为两种：一种只包含ＵＳＢ接口芯片，由外部的微控制器管理其
ｄｅｔｅｃｔｉｏｎａｎｄｅｎｕｍｅｒａｔｉｏｎａｒｅｄｅｓｃｉｒｂｅｄｓｐｅｃｉａｌｌｙ．ＴｈｅｄｅｓｉｇｎｉｓｉｍｐｌｅｍｅｎｔｅｄｂｙＶｅｒｉｌｏｇＨＤＬａｎｄｖｅｉｒｉｆｅｄｉｎＦＰＧＡ．Ｔｈｅｒｅｓｕｌｔｉｎｄｉｃａｔｅｓｔｈａｔｔ｝ｌｉｓＩＰｃｏｒｅｃａｎｃｏｍｍｕｎｉｃａｔｅｗｉｈｔＵＳＢｈｏｓｔ．Ｋｅｙｗｏｒｄｓ：ｄｅｖｉｃｅｃｏｎｔｒｏＨｅｒ；ＵＳＢ；ｈｉｇｈ — ｓｐｅｅｄｄｅｔｅｃｔｉｏｎ；ｃｏｎｔｒｏｌｔｒａｎｓｆｅｒ；ｅｎｕｍｅｒａｔｉｏｎ

USB 2.0 OTG IP核设计和FPGA实现的开题报告

USB 2.0 OTG IP核设计和FPGA实现的开题报告一、研究背景及意义在目前的物联网领域中，大量的设备需要使用USB接口来进行数据传输和交互，例如智能手机、平板电脑、数字相机、USB存储设备等。

传统的USB接口带宽较低，只能实现一般的数据传输，不能满足高速数据传输的需求。

因此，USB 2.0 OTG技术应运而生。

USB 2.0 OTG是一种高速数据传输技术，它能够实现设备之间的直接连接，不需要通过电脑进行数据传输。

这样，设备之间可以快速交换数据，提高了设备的灵活性。

USB 2.0 OTG技术在物联网领域中具有广泛的应用。

为了满足USB 2.0 OTG技术的需求，需要设计和实现一种高性能的USB 2.0 OTG IP核和FPGA设备，以支持USB 2.0 OTG技术的应用。

二、研究内容和方法本研究的内容是设计和实现一种高性能的USB 2.0 OTG IP核，以支持USB 2.0 OTG技术的应用。

同时，使用FPGA实现USB 2.0 OTG功能，验证所设计的IP核的正确性和性能。

具体研究方法包括：1. 分析USB2.0 OTG技术的原理和要求，确定IP核的功能和性能指标。

2. 设计USB 2.0 OTG IP核的硬件结构和逻辑，采用Verilog HDL语言进行实现。

3. 验证USB 2.0 OTG IP核的正确性和性能，包括电路仿真和波形分析等。

4. 使用FPGA实现USB 2.0 OTG功能，同时评估所设计的IP核在FPGA上的性能。

三、研究计划和进度安排项目进度安排如下：1. 5月10日~5月15日：完成开题报告的撰写和提交，确定研究方向和目标。

2. 5月20日~6月10日：分析USB 2.0 OTG技术的原理和要求，确定IP核的功能和性能指标。

3. 6月10日~7月10日：设计USB 2.0 OTG IP核的硬件结构和逻辑，采用Verilog HDL语言进行实现。

4. 7月10日~8月10日：验证USB 2.0 OTG IP核的正确性和性能，包括电路仿真和波形分析等。

USB2.0设备控制器IP核的AHB接口技术

解决了双时钟域问题；实现了多事务DMA控制，减少了块传输的中断次数；缓存采用乒乓机制，并对外隐蔽了双缓冲区。

最后用Verilog完成RTL代码，并通过充分验证，证明接口符合AHB协议，且完成既定所有功能。

关键词 AHB接口 USB2.0 IP核 SoC引言通用串行总线USB 2.0接口是目前PC机的主流接口，可提供480 Mb/s（60 MB/s）的高速数据传输，具有即插即用、热插拔、接口体积小巧、节省系统资源、传输可靠、提供电源、良好的兼容性、共享式通信、低成本等优点。

由于USB接口的优点和流行，当今嵌入式设计要与PC连接，首选USB接口。

ARM 公司提出的AMBA总线，由于其本身的高性能和ARM 处理器的广泛应用,已经成为SoC 设计中广泛使用的总线标准。

AMBA rev20中的AHB，采用地址/数据分离格式，支持固定长/不定长猝发(burst) 交易、分裂(split) 交易特性和多个主设备的总线管理,具有高带宽、高性能特性,适合于嵌入式处理器与高性能外围设备、片内存储器及接口功能单元的连接。

根据两种总线的特点和广泛支持，为了给嵌入式SoC系统提供USB接口，需要设计USB和AHB间的桥接IP核（Intellectual Property Core）。

本文介绍USB 2.0设备控制器IP中的AHB接口部分设计。

1 设计概述1.1 协议概述设计前首先需要了解USB和AHB数据传输的特点。

USB上的数据组织为事务进行串行传输，最小数据单位是字节。

嵌入式USB2.0主机控制器IP核设计与实现要点

嵌入式USB2.0主机控制器IP核设计与实现本文首先简单分析了通用串行总线USB(Universal Serial Bus)的产生,发展以及嵌入式USB主机国内外研究状况。

其次,简单介绍了USB2.0总线协议,包括USB体系结构,物理接口,数据通信中各种包结构及数据传输的四种类型。

接下来,主要说明了本论文中设计的嵌入式USB2.0主机控制器IP核的设计方法,详细描述其组成结构及各功能模块的设计,并介绍其在系统中的应用方案。

在本设计中USB2.0主机控制器IP核实现了高速及全速功能,而没有设计低速功能。

本设计中的嵌入式USB2.0主机实现了控制传输,批量传输,同步传输,中断传输四种数据传输类型。

设计中内嵌了一个DMA(Direct Memory Access)主/从控制器,通过软件配置相应寄存器位来选择内部DMA的工作模式。

当外部没有DMA主机控制器时,USB2.0主机控制器内的DMA控制器可以选择工作在DMA 主机模式,来实现其发送/接收缓存与系统内存之间的数据交换。

当外部有DMA 主机控制器时, USB2.0主机控制器内的DMA控制器选择工作在DMA从机模式,来实现数据交换,这样设计大大提高了此USB主机控制器的利用灵活性,同样也很大程度的提高的数据传输速度。

同时,本设计中发送/接收存储模块采用了乒乓缓冲的设计方法,即利用两个RAM(Random Access Memory)同时交替访问,方便了CPU与USB主机之间数据的同步。

论文还简单介绍了USB2.0主机控制器软件的系统结构,并重点介绍了USB2.0主机控制器驱动程序的设计实现。

最后,介绍了本设计的嵌入式USB2.0主机控制器IP核的功能仿真及验证平台,并详细介绍了总线枚举和数据传输在仿真平台中的实现方法,并分析了仿真结果,进行了FPGA验证,并且经过Silterra公司0.18um多项目晶圆(Multi-Project Wafer,MPW)流片,最后对流片回来芯片进行了功能验证。

USB2.0设备控制器IP核的设计与实现

备控制器的ＩＰ核，为高速ＵＳＢ设备的开发打下了基础。可以用于ＳＣ集成中。Ｏ
关键词：ＵＳＢ；设备控制器：ＩＰ核；协议层
ＤｅｉｎａｄＩｐｌｍｅｔｔｏｆａＨｉｈ— ｓｅＢｖｃｎｒｌｅＰＣｏｅｓｇｎｍｅｎａｉｎＯｇｐｅｄＵＳＤｅｉｅＣｏｔｏｌｒＩｒ
接外嗣设备的首选接口。
ｆｃ）接口、协议层（ｒｔｃｌａｅ，简称为Ｐ）ａｅＰｏｏｏＬｙｒＬ、存储器管
理单元（ｍｏｙＭａａｅｎｉ）和ＦＩ５个模块，其系ＭｅｒｎｇｍｅｔＵｎｔＦＯ统框图如图１所示。
０引言
通用串行总线（ｉｒａＳｒｌｕ，简称为ＵＳ）是一ＵｎｖｓｌｅｉｓｅａＢＢ
种快速、双向、同步可动态监测的串行接口，从其诞生发展到
者把设备要传给主机的数据（放在ＦＦ区）组装成协议所已ＩＯ规定的分组形式，再通过一个差分驱动电路经过串行化、位填充和ＮＺ编码后输出到ＵＳＲＩＢ总线上。
ＡｂｔａｔＡｅｉｓｏｏｔｂｅｍａｓｓｏａｅｄｖｃｓａｅａｉｉｇｄｏｔｆｅｔｖｕｐｏｔｆｏＵＳ．０ｒｃ：ｓｒｅｆｐｒａｌｓｔｒｇｅｉｅｒｒｓｎｕｅｔｈｅｅｆｃｉｅｓｐｒｒｍＢ２ｎｅｆｃｏｔｐｃａｅｌｒｓｏａｙｔｓｕｅｆｅｓｏｕｅ，ｈｇ一ｐｅｉｈ一ｓｅｄ，ｌｗｏｒｎｏｄｒｔｅｈｅｒｑｉｅｅｔｏｉｈｓｅｄｄｔｒｎａｔｏｏｐｗｅ．Ｉｒｅｏｍｅｔｌｅｕｒｍｎｆｈｇｐｅａａｔａｓｃｉｎ，ａｄｖｃｏｔｏｌｒＩｏｅｅｉｅｃｎｒｌＰｃｒｅｂｓｄｏａｅｎＵＳＢ２０ｐｏｏｏｓｄｅｉｎｄ，ｗｈｃｋｅｔｅｓｅｏｄｖｌｐｈｇ．ｒｔｃｌｉｓｇｅｉｈｍａｓｉａｉｒｔｅｅｏｉｈ— ｓｅｄＵＳｅｉｅＡｌｏ，ｔｅＩｏｅｃｎｂｎｅｒｔｄｉｐｅＢｄｖｃ．ｓｈＰｃｒａｅｉｔｇａｅｎＳＯＣｄｓｇａｉ．ｅｉｎｅｓｌｙＫｅｒｓｕｉｅｓｌｓｒｌｂｓｄｖｃｏｒｌｒＩｃｒ；ｐｏｏｏａｅｙｗｏｄ：ｎｖｒａｅｉｕ；ｅｉｅｃｎｔｏｌ；Ｐｏｅａｅｒｔｃｌｌｙｒ

USB2.0设备控制器IP核设计

通用充，尤其是ＵＢ．Ｓ２０技术接口，以其易扩
将其分为主要的５个模块：ＵＢ传输宏单元标准接Ｓ
口（ＴＩ、ＵＢ协议层（Ｌ、内存访问仲裁器ＵＭ）ＳＰ）（Ａ、寄存器堆（Ｆ以及标准Ｉ互连接口Ｍ）Ｒ）Ｐ核（ｔｆｅ。这５个主要模块在控制器中的互ＷＢｉｅａ）ｎｒｃ连关系如图１所示。
关键词ＵＢ控制器；ＵＢＵＭ；ＵＢＳＥ；ＩＳＳＴＳＩＰ核
中图分类号
Ｔ３６Ｐ３
ＤｅｉｎｏＢ．ｖｃＰＣｏｅｓｇｆＵＳ２０ＤｅｉｅＩｒ
ＪｎＺａｉｈｏ
（ｃｏｌｆｌｔｃｆｒａｏｎｎｉｅｒｇＴｎｊＵｉｅｉ，ｈｇａ２０９，ｈｎ）ＳｈｏｏｅｒｓｎｍｔｎａｄＥｇｅｉ，ｏｇｎｒｔＳａｈｉ００２ＣｉａＥｃｉＩｏｉｎｎｉｖｓｙｎ
ＡｂｔａｔＴｅｇｎｒｌｐｒｏｅｐｒｌｅｕｅｈｏｏｙｉｎｕｔｉｔｎａｄｐｏｏｅｏｅｉｉｇｄｇｓｒｃｈｅｅａｕｐｓａａｌｌｂｓｔｃｎｌｇｓａｉｄｓｒａｓａｄｒｒｐｓｄｆｒｒａｚｎｉ・ｎｌｌ
：２０－９２６８００
－
图１接口引擎模块图
作者简介
：金
ｒ钊（
１８、９２
一）蟹，硕士研套。研啻，男埔Ｉ珥究生珥究南向：
Ａ－
图ｌ中所示可以总称为ｕＢ串行接口引擎ｓ

USB2.0设备控制器IP核的设计与FPGA验证的开题报告

USB2.0设备控制器IP核的设计与FPGA验证的开题报告一、研究背景USB（Universal Serial Bus）是一种外部总线接口，广泛用于现代电子设备之中，其使用方便、传输速度快、供电充足等特点，使其成为现代设备的标配之一。

USB接口的发展也在不断推进，USB2.0与USB3.0的出现更是实现了更高的传输速度。

本课题将重点研究USB2.0设备控制器IP核的设计与FPGA验证，旨在实现USB2.0接口的稳定、高效、可靠使用。

二、研究意义USB接口是现代电子设备中十分重要的一部分，与各类外设的连接都需要通过USB接口实现。

因此，一个稳定、高效、可靠的USB接口以及其相应的控制器至关重要。

而实现一个符合标准的USB控制器需要经过复杂的设计和验证，涉及到硬件电路和软件编码两个方面，同时需要对该控制器的功能、性能、稳定性等进行综合评估与测试。

因此，本课题的研究意义在于探索如何设计一种符合USB2.0标准的设备控制器IP 核，并进行FPGA验证，以便为现代电子设备的设计工作提供参考。

三、研究方法本课题将采用以下研究方法：1、深入学习USB2.0的标准及其相关协议，明确USB2.0接口和设备控制器的设计要求与规范。

2、了解现有的USB2.0设备控制器设计方案，分析其优缺点。

3、针对设计方案中存在的问题，提出自己的改进建议，并设计USB2.0设备控制器IP核。

4、进行IP核的仿真测试，在保证其符合USB2.0标准的基础上，优化其性能和稳定性。

5、将IP核与FPGA相结合进行验证实验，验证其在实际应用中的性能和可靠性。

四、研究内容和进展计划本课题的研究内容主要包括以下几个方面：1、USB2.0标准及协议的学习；2、现有USB2.0设备控制器设计方案的分析；3、USB2.0设备控制器IP核的设计；4、IP核的仿真测试和性能优化；5、IP核与FPGA相结合的验证实验。

本课题的进展计划如下：第一阶段：对USB2.0标准及协议进行深入学习，并研究现有的USB2.0设备控制器设计方案，制定解决问题的初步方案，计划在1个月内完成。

USB2.0设备控制器的设计与验证的开题报告

USB2.0设备控制器的设计与验证的开题报告一、选题背景随着电子产品的普及和数字化程度的不断提高，USB 接口已逐渐成为了一种极为普遍的数据传输接口。

USB1.1 标准已经能够满足大部分应用需求，但其传输速率较低（最高12Mbps），越来越多的应用场景需要更高速率的传输。

因此，USB2.0 又称为“高速 USB”，被引入市场并得到广泛应用。

与 USB1.1 相比，USB2.0 具有更高的带宽（480Mbps）、更低的传输延迟以及更大的主机能力等优势。

为了让电子产品更好地支持 USB2.0 标准，需要设计一种符合USB2.0 标准的设备控制器，用以管理 USB 接口与设备之间的数据流动和协议交互。

该设计需要满足 USB2.0 标准的相关规范和协议，同时还需要考虑硬件和软件的优化，保证其可靠性和稳定性。

因此，本选题的目的是以 USB2.0 设备控制器的设计与验证为研究对象，重点探讨设计与实现的方法和技术。

二、研究内容1. USB2.0 标准协议USB2.0 标准协议是 USB2.0 设备控制器设计的重要依据，本研究将对其相关内容进行深入剖析，包括 USB2.0 标准的基本结构、传输协议、管道类型、帧结构、传输速率、设备描述符等方面。

2. USB2.0 设备控制器的硬件设计针对 USB2.0 标准的相关规范和协议，本研究将探讨 USB2.0 设备控制器的硬件设计，包括控制器的整体架构设计、接口电路设计、时序控制设计、USB 协议栈设计等方面。

同时，还需注意与其他内部设备（如存储器、处理器等）的整合设计。

3. USB2.0 设备控制器的软件设计USB2.0 设备控制器的软件设计是控制器实现的关键。

本研究将探讨USB2.0 设备控制器的软件设计，包括 USB 协议栈的软件编写、嵌入式操作系统的移植、设备驱动程序的开发等方面。

4. 硬件实现与测试验证本研究将选择一个适合的嵌入式开发板进行 USB2.0 设备控制器的实现，并对其完成性能测试和验证。

USB OTG IP核的设计与功能仿真验证

USB OTG IP核的设计与功能仿真验证1 引言继USB协议公布后，USB凭借其占用系统资源少、廉价、通用、可热插拔等优点，成为通用的串行接口总线。

当前，绝大部分计算机外围设备（如打印机、MP3、移动硬盘等）均采用USB接口。

但随着USB接口应用的普及，基于USBl．x和USB2．O规范的USB 接口逐渐暴露其缺点。

由于USB总线是主从式结构，且设备的主从特性在设备设计时就已经固定，这样就很不利于设备间点对点的数据传输。

这种以计算机为核心的数据传输结构，非常不利于USB总线在嵌入式行业的应用，因为这些设备一般都要求具有与计算机通信的USB设备功能，同时也要求具有连接其他USB设备的主机功能。

为了解决这一问题，USB OTG规范作为USB2．O规范的补充出台了。

本文介绍一款USB OTG IP核的设计与实现，该设备控制器可作为IP核用于SoC系统中，完成与主机控制器的通信，并能与普通的USB从设备进行通信。

2 USB OTG的工作原理OTGl．Oa补充规范对USB2．O进行的最重要扩展是其更具节能性、电源管理，并允许设备以主机和外设2种形式工作。

OTG有两种设备类型：两用OTG设备（dual—role 0TG device）和外设式OTG设备（peripher一al_only 0TG device）。

两用0TG设备完全符合USB2．O规范，同时提供有限的主机能力和一个Mini—AB插座，支持主机流通协议（IIost Negotiation Protocol，HNP）”。

，且同外设式OTG设备一样支持事务请求协议（SessionRequest Protocol，SRP）。

当作为主机工作时，两用0TG设备可在总线上提供8 mA 的电流，而以往标准主机则需要提供100～500 mA的电流。

2个两用OTG设备连接在一起时可交替以主机和从机的方式工作，这个特点兼容了现有USB规范主机／外设的结构模型。

OTG主机负责初始化数据通信，比如总线复位、获取各种USB描述符和配置设备。

AX14总线的USB2.0设备控制器IP核设计

ＡＸＩ４总线的ＵＳＢ２．０设备控制器ＩＰ核设计＊
韩进。秦宏超 ’ ，刘锴，青岛２６６５９０；２．山东高云半导体科技有限公司）
摘要：本设计依托星核计划— — 山东国产ＩＰ软核平台，基于最新片上总线ＡＭＢＡ４．０协议，使用ＶｅｒｉｌｏｇＨＤＬ语言完成
了主要由ＡＸＩ４总线接１＝１、ＵＬＰＩ模式控制、封包、解包和协议处理等模块组成的ＵＳＢ２．０设备控制器的ＩＰ核设计，通过综合验证证明了设计的正确性，并有效降低了ＦＰＧＡ逻辑资源占用率。可以根据实际应用要求将设计的ＵＳＢ２．０控制器ＩＰ核直接移植到ＦＰＧＡ内部，实现ＵＳＢ数据传输协议，省去了ＵＳＢ协议芯片，节省了产品开发成本，并且有效缩短
ＨａｎＪｉｎ，ＱｉｎＨｏｎｇｃｈａｏ，ＬｉｕＫａｉ
（１．ＣｏｌｌｅｇｅｏｆＩｎｆｏｒｍａｔｉｏｎＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇ，ＳｈａｎｄｏｎｇＵｎｉｖｅｒｓｉｔｙｏｆＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，Ｑｉｎｇｄａｏ２６６５９０，Ｃｈｉｎａ；

一种嵌入式USB2.0主机控制器IP核的研究与设计

一种嵌入式USB2.0主机控制器IP核的研究与设计
1 引言
从通用串行总线（USB）问世，到协议规范2. 0 版本，USB 在不断自我完善，并走向成熟。

USB 的拓扑结构中居于核心地位的是主机（Host），任何一次USB 的数据传输都必须由主机来发起和控制，而目前，大量扮演主机角色的是个人电脑（PC）。

所有USB 设备都只能在PC 上使用，只能通过PC 来进行相互的文件和数据交换。

没有了PC, 这些设备就失灵了（指数据交换的功能）。

因此，如何将USB 应用到嵌入式领域？如何实现USB 点对点的通信？
0 等问题，开始进入了USB 开发者的讨论议程。

嵌入式USB 主机的设计在国内处于刚刚起步的阶段，仅有不多的半导体公司提供接口芯片，还很少有
完整的嵌入式USB 主机产品上市。

厂家和USB 论坛所能提供的Demo 也限于依靠嵌入式操作系统WinCE 和Linux 等。

因此，项目研究具有一定的领先性。

正是在这种背景下，业界和用户的需求呼唤USB 主机实现嵌入式化。

本设计也是基于这种背景设计了一种支持高速和全速的嵌入式USB2. 0 主机控制器IP 核，如图1 所示。

图1 嵌入式USB2. 0 主机控制器结构
2 主机控制器IP 核的设计
2. 1 主控制器
主控制器是整个USB 主机设计中的核心模块，它控制着嵌入USB 主机控制器中其它所有模块，此模块主要采用一个总状态机来实现其控制作用，
如图2 所示。

基于层次模型的USB2.0接口芯片IP核固件的设计

基于层次模型的USB2.0接口芯片IP核固件的设计1 引言USB2.0 规范的推出极大地刺激了包括各类计算机外设在内的多种电子消费产品的开发设计, USB 已成为微机和众多电子设备的重要标准接口。

目前国外一些大公司已陆续推出了符合USB2.0 规范的接口芯片，但国内对该领域的研究尚处于较初级的阶段。

本文对USB IP 核设计方法,提出了一种USB2.0 设备接口IP 核固件的实现方案，该方案采用合理定义的层次模型并已被实现，实验结果表明该方案具备良好稳定性和可扩展性的固件结构。

2 USB2.0 设备接口IP 核的设计USB2.0 设备接口芯片IP 核分为硬件和固件两大部分。

其中硬件部分主要完成USB2.0 协议中的链路层功能；而固件除协助硬件完成USB2.0 协议外，还负责解释设备子类协议，并实现对具体外部应用系统（设备元件）的操作。

从硬件结构分析，基于增强型8051MCU 核的USB2.0 设备接口芯片(IP 核) 应包括以下几个模块：（1）USB2.0 传输宏单元接口模块UTMI（USB2.0 Trans ceiv er Macrocell Interface）：USB2.0 IP 核与USB 总线之间的接口，负责接收USB2.0 总线上的高速串行数据；（2）串行接口引擎模块SIE（Serial In ter face Engine）：一方面与UTM 接口进行USB 总线上的包级处理和传输级处理；另一方面与内部的端点缓冲及MCU 进行交互；（3）端点缓冲模块Endpoint_Buffer：存放与主机端交互的数据；（4）通用可编程接口及多总线模块GPIO- MultiBus：IP 核与外部应用系统（设备元件）之间的联系通道，包括DMA 控制模块；。

USB2.0物理层接口芯片的数字设计和芯片验证的开题报告

USB2.0物理层接口芯片的数字设计和芯片验证的开题报告摘要：USB接口是目前最常用的计算机外设接口之一，而USB2.0的出现更是推动了USB技术的发展，提高了数据传输速度和可靠性。

本文针对USB2.0物理层接口芯片的数字设计和芯片验证进行了研究。

首先，介绍了USB2.0接口的基本原理和组成部分；然后，详细阐述了USB2.0物理层接口芯片的数字设计过程，包括功能分析、电路设计、模拟仿真、综合与布局等环节；最后，给出了芯片验证方案和实验结果。

关键词：USB2.0，物理层接口芯片，数字设计，芯片验证Abstract：USB interface is one of the most commonly used computer peripheral interfaces, and the emergence of USB2.0 has promoted the development of USB technology, improving data transmission speed and reliability. This paper studies the digital design and chip verification of USB2.0 physical layer interface chip. Firstly, the basic principles andcomponents of USB2.0 interface are introduced. Then, the digital design process of USB2.0 physical layer interface chip is elaborated in detail, including function analysis, circuit design, simulation, synthesis and layout. Finally, the chip verification scheme and experimental results are given.Keywords: USB2.0, physical layer interface chip, digital design, chip verification一、研究背景与意义随着计算机技术不断发展，各种计算机外设设备也不断涌现。

USB IP核的设计及FPGA验证

USB IP 核的设计及FPGA 验证介绍了一款可配置的USB IP 核设计，重点描述USB IP 核的结构划分，详细阐述了各模块的设计思想。

为了提高USB lP 的可重用性，本USB IP 核设计了总线适配器，经过简单配置可以用于AMBA ASB 总线或WishBone 总线结构的SoC 中。

此IP 核进行了FPGA 验证，验证结果表明他可作为一个独立的模块嵌入到SoC 系统中。

1 引言USB(Universal Serial Bus)具有以下特点：即插即用、广泛的软硬件支持、低功耗、可选择的多种速度模式、完备的总线拓扑结构。

随着半导体工艺技术的发展，集成电路设计者能够将愈来愈复杂的功能集成到单硅片上。

SoC 是将系统集成在一块芯片上，包括微处理器、模拟IP 核、数字IP 核和存储器(或片外存储控制接口)等。

SoC 的一项关键技术即为IP(Intellectual Property)复用技术。

IP 核是指在电子设计中预先开发的用于系统芯片设计的可复用构件，系统设计者在进行一个复杂设计时将众多IP 核在一个芯片上有效集成，从而构成一个功能强大的系统。

IP 技术在SoC 的开发中可以充分利用已有的开发成果，从而缩短系统芯片的设计周期，提高效率。

在设计IP 核时应注意其可重用性，为了增强IP 核的可能重用性，使IP 核能更好地适应不同总线结构的SoC 平台，可以为IP 核设计一个总线接口模块。

该模块主要完成片上总线的协议转换和实现，称之为总线适配器(BusAdapter)。

其特点为：IP 核与外部的片上总线标准无关，其逻辑相对固定，只需对相应的总线适配器进行配置就能够有效地集成于不同片上总线的SoC 平台。

当前SoC中常用的总线协议有三种分别是：ARM 公司的AMBA、Silicore 公司的WISHBONE SoC Interconnection Architecture 和Ahera 的Avalon 总线。

AXI4总线的USB2.0设备控制器IP核设计

AXI4总线的USB2.0设备控制器IP核设计韩进;秦宏超;刘锴【摘要】本设计依托星核计划——山东国产IP软核平台,基于最新片上总线AMBA4.0协议,使用VerilogHDL语言完成了主要由AXI4总线接口、ULPI模式控制、封包、解包和协议处理等模块组成的USB2.0设备控制器的IP核设计,通过综合验证证明了设计的正确性,并有效降低了FPGA逻辑资源占用率.可以根据实际应用要求将设计的USB2.0控制器IP核直接移植到FPGA内部,实现USB数据传输协议,省去了USB协议芯片,节省了产品开发成本,并且有效缩短了产品设计周期.【期刊名称】《单片机与嵌入式系统应用》【年(卷),期】2017(017)001【总页数】5页(P47-51)【关键词】USB2.0;IP核;AXI4总线;VerilogHDL【作者】韩进;秦宏超;刘锴【作者单位】山东科技大学信息科学与工程学院,青岛266590;山东科技大学信息科学与工程学院,青岛266590;山东高云半导体科技有限公司【正文语种】中文【中图分类】TP336Philips、Cypress等公司推出的各类USB芯片得到了广泛应用，但国内并没有厂商推出相关产品，特别是兼容USB2.0协议的接口芯片，几乎完全依赖国外产品[1-2]。

目前国内对USB的相关研究更多的是利用国外的控制芯片进行产品开发，因此设计拥有自主知识产权的USB2.0 IP核显得尤为重要。

本设计依托星核计划——山东国产IP软核平台，基于最新片上总线AMBA4.0协议，使用VerilogHDL硬件描述语言完成了USB2.0设备控制器的IP核设计及验证。

图1是AXI4USB2.0设备控制器的整体架构图。

该IP主要有寄存器管理模块、AXI总线接口模块、工作模式控制模块、数据包处理模块、协议处理模块和端点缓冲区模块组成。

设计采用外接符合ULPI协议的PHY芯片。

寄存器管理模块定义了USB设备控制器IP所需要的所有寄存器，用于管理整个IP的各种功能；AXI4总线接口模块实现IP与AXI4-Lite、AXI4-Stream总线的接口；基于ULPI的工作模式控制模块主要是检测USB总线状态，根据USB总线状态来控制整个IP核的工作状态；数据包处理模块和外接的PHY相连，用于实现USB物理层；协议处理模块主要功能是处理各种不同的传输事务，用于实现USB协议层；端点缓冲区模块主要用于缓存协议处理模块和AXI4总线之间需要交互的所有数据。

USB2.0设备控制器IP核的设计与验证

USB2.0设备控制器IP核的设计与验证
王秀玲;周明健;林平分
【期刊名称】《电子科技》
【年(卷),期】2008(21)12
【摘要】文中设计了一种符合USB2.0规范并具有AHB接口的USB设备控制器IP核.首先根据功能将设备控制器划分成多个独立的子模块,并详细介绍了各个子模块的结构和设计方法;最后使用Verilog HDL硬件描述语言完成RTL代码,为所设计的IP核建立了仿真环境和FPGA硬件验证环境.该设备控制器能够完成全速和高速传输模式以及4种传输方式:控制传榆、批量传输、中断传输、同步传输,并且支持挂起和远程唤醒的功能,这些功能在FPGA上得到了验证,可适用于各种USB设备类的开发.
【总页数】6页(P31-35,41)
【作者】王秀玲;周明健;林平分
【作者单位】北京工业大学北京市嵌入式重点实验室,北京,100124;北京工业大学北京市嵌入式重点实验室,北京,100124;北京工业大学北京市嵌入式重点实验室,北京,100124
【正文语种】中文
【中图分类】TM571
【相关文献】
B
2.0设备控制器IP核设计 [J], 金钊
2.AXI4总线的USB2.0设备控制器IP核设计 [J], 韩进;秦宏超;刘锴
B2.0设备控制器IP核的设计与实现 [J], 李美峰;戴冠中;胡伟;张德刚
4.无MCU的USB2.0设备控制器IP设计与验证 [J], 袁志坚;黄鲁;徐骏
5.基于WISHBONE片上总线的USB2.0设备控制器IP核的设计 [J], 孙爱良;徐磊因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｋｉｓ０ＩＢｄｖｅ．ｎｄｆＩＳｅｊｓ
Ｋｅｗ０ｄＵＳ．ｏｔ０ｌＰｃｒｙｒｓＢ２０ｃｎｒｌｅ；Ｉｏｅ；ＡＨＢｎｅｆｃｉｔＩａｅ；ＦＰＧＡ
ｕＢ接口设备的广泛使用使得市场对兼容协ｓ
（ｅｉｇＥｂｄｅｅａ，ｅｉｇＩｄｓｉｎｖｒｔ，ｅｉｇ１０２，ＣｉａＢｉｎｍｅｄｄＫｙＬｂＢｉｎｕｔａＵｉｓｙＢｉｎ０１４ｈｎ）ｊｊｎｒｌｅｉｊ
ＡｂｔａｔＴｈｓｐａｅｒｓｎｓｔｅｄｓｇｎｄｉｌｍｅｔｔｏｆａＵＳｅｉｅｃｎｒ１ｅｈｔｍｅｔｓｒｃｉｐｒｐｅｅｔｈｅｉｎａｍｐｅｎａｉｎ０ＢｄＶｃ０ｔｏｌｒｔａｅｓ
控制器划分成多个独立的子模块，并详细介绍了各个子模块的结构和设计方法；最后使用ＶｒｏＤｅｉｇＨＬ硬件描述１语言完成ＲＬ代码，为所设计的Ｉ建立了仿真环境和ＦＧＴＰ核ＰＡ硬件验证环境。该设备控制器能够完成全速和高
速传输模式以及４种传输方式：控制传输、批量传输、中断传输、同步传输，并且支持挂起和远程唤醒的功能，
电子科技２００８年第２１卷第１２期
ＵＢ．２０设备控制器Ｉ的设计与验证ＳＰ核
王秀玲，周明健，林平分
（北京工业大学北京市嵌入式重点实验室，北京摘要１０２）ｏ１４
文中设计了一种符合ｕＢ．范并具有ＡＢ接口的ｕＢ设备控制器Ｉｓ２０规ＨｓＰ核。首先根据功能将设备
ｔＢ２．ｐｃｆｃｔｎｗｉｈＡＨＢｉｔＩａｅＴ０ｅｓｓｅｉＶｄｄｉｔｅｅａｎｅｅｄｎｔｍｏ－ｈｅＵＳ０ｓｅｉｉａｉｔ０ｎｅｆｃ．ｈｅｗｈ１ｙｔｍｓｄｉｉｅｎ０ｓＶｒｌｉｄｐｎｅｄｕｅｃｏｄｉｏｔｙｔｍｕｃｉｎｔｈｕｃｉｎｎｅｉｎｍｅｈｄｌｇ＿ａｈｏｈｌｄｌｓａｃｒｎｇｔｈｅｓｓｅｆｎｔｏｓｗｉｈｔｅｆｎｔｓａｄｄｓｇｔ００ｏｙｆｒｅｃｆｔｃｉｄｍｏ — ｏ０ｈｅｕｅｎｒｄｕｅ．ｎａ１ｆｒｔｌｓｉｔ０ｃｄＦｉ１ｙａｔｈｅＲＴＬｏｉｇｉｏｌｔｄｕｓｎｒｌｇＨＤＬ，ｉｌｔｏｎｉｏｍｅｔｅｃｄｎｓｃｍｐｅｅｉｇＶｅｉｏａｓｍｕａｉｎｅｖｒｎｎａｄＦＰｎＧＡａｄｒｅｉｃｔ０ｎｉｏｍｅｔｆｒｔｉＰ０ｅａｅｃｎｓｍｃｅ．ｈｒｗａｅｖｒｆａｉｎｅｖｒｎｎ０ｈｓＩｃｒｒ０ｔｔｄＴｈｓｄｖｃ０ｔｌｒｓ－ｊｉｅｉｅｃｎｍｌｕｐｅｐｏｌｌｓｅｄｍ０ｅａｄｈｇｐｅｄ．ｎｓｆｌｐｅｄｎｉｈｓｅｄｍｏｅＡｄｔｏｌｙ，ｉｓｐｒｓｆｕｙｓ０ｒｎｆｒｃｎｒｌｔａｓｕｄｉｎａ１ｉｔｕｐｏｔ＿ｒｔｐｅｆｔａｓｌ：０ｔ０ｒｎ — ０ｅｆｒｅ，ｂｕｋｔａｓｅ，ｉｔｒｐｒｎｆｒａｄｉｏｈｒｎｏｓｔａｓｅ．ｕｐｎｎｅｔｋｕｐｍ０ｅｒｌ０ｌｒｎｆｒｎｅｍｔｔａｓｅｎｓｃ（ｕｒｎｆｒ】ＳｓｅｄａｄｒｍｏｅｗａｅｄｓａｅａｓｓｐｐｒｅＡ１ｈｓｕｃｉｎｓａｅｖｒｆｄｏｕｏｔｄ．１ｔｅｅｆｎｔ０ｒｅｉｉｎＦＰＧＡｏｔａｈｉＰｃｒｓｕｅｕ０ｈｅｄｅｅｏｍｅｔ０ＵｅｓｈｔｔｓＩ０ｅｉｓｆｌｆＵＳ．ＶｃｎｔＯｌｒＩＣＯｅｓｇｎｄＶｅｉｉａｉｎＯＢ２０ＤｅｉｅＣＯｒｌｅＰｒ
ＷａｇＸｉｌｎｎｕｉｇ，ＺｈｕＭｉｉｎ，ＬｎＰｉｆｎｏｎａｉｎｇｅ
这些功能在ＦＧＰＡ上得到了验证，可适用于各种ＵＢ设备类的开发。Ｓ
关键词ＵＢ．制器；Ｉ；ＡＢ接口；ＦＧＳ２０控Ｐ核ＨＰＡ
中图分类号
Ｔ５１Ｍ７
文献标识码
Ａ
文章编号
１０７２（０８１０１一６０７— ８０２０）２— ３Ｏ
议的接口芯片具有大量的需求。在这一领域，Ｃｐｅｓｙｒｓ等公司已经赶在了前面，他们推出的各类芯片己经得到了广泛的使用。国内的设计、生产厂商还没有投入足够的精力在这一领域，目前关于ｕＢ．Ｓ２０的大多数设计都是偏重于系统集成，