实验四 多路复用器与比较器的设计与仿真
实验15 VHDL多路复用器与比较器的设计与仿真
实验十五多路复用器与比较器的设计与仿真
一、实验内容
1．参照芯片74LS153的电路结构，在Quartus II中用逻辑图和VHDL语言设计四选一多路复用器；
2．从Quartus II中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85。
二、实验要求
4选1多路复用器、比较器的逻辑表达式；
4选1多路复用器、比较器的逻辑图；
用VHDL语言设计4选1多路复用器、比较器。
三、电路功能介绍
1．74153：4选1多路复用器（4 to 1 Multiplexer），又叫4选1数据选择器
用途：可以对多个输入信号进行选择。
电视机里的频道转换开关就是一个多路开关。
逻辑框图
逻辑功能表
逻辑图
2．7485：4位大小比较器（4-Bit Magnitude Comparator）逻辑框图
逻辑功能表。
实验四(多通道数据分时传送系统)
实验四、多通道数据分时传送系统2012019090013 李旭冬一、设计思路：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74x154，为4～16线译码器，数据选择器选用74x151，为8选1数据选择器。
74hc154功能表：输入输出G1G2D C B A Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q15 0000000111111111111111 0000011011111111111111 0000001101111111111111 0000011110111111111111 0001001111011111111111 0001011111101111111111 0001101111110111111111 0001111111111011111111 0010001111111101111111 0010011111111110111111 0010101111111111011111 0010111111111111101111 0011001111111111110111 0011011111111111111011 74hc151 功能表：输入输出En_L S2S1S0Y Y_L1X X X010000D0D0'0001D1D1'0010D2D2'0011D3D3'0100D4D4'0101D5D5'0110D6D6'0111D7D7'由于74hc154为4~16译码器，故需要两片74ls151,级联成16~1多路复用器。
故多通道数据分时传送系统真值表为：（令并行数据为D0,D1，D2，D3，D4，D5，D6，D7，D8，D9，D10，D11，D12，D13，D14，D15)输入输出D C B A Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q150000D0000000000000000 00010D100000000000000 001000D20000000000000 0011000D3000000000000 01000000D400000000000 010100000D50000000000 0110000000D6000000000 01110000000D700000000 100000000000D80000000 1001000000000D9000000 10100000000000D1000000 101100000000000D110000 1100000000000000D12000 11010000000000000D1300 111000000000000000D140 1111000000000000000D15二、电路图：三、Verilog 仿真：1.仿真代码：`timescale 1ns / 1psmodule system(En,X,Choose,Q );input [0:15] X;input [3:0] Choose;input En;output [0:15] Q;reg [0:15] Q;initial begin Q=16'b0;end always @(*)beginif(En)for(i=0;i<16;i=i+1)if(i==Choose) Q[i]=X[i];else Q[i]=1'b0;else Q=16'b0;endendmodule2.测试代码：`timescale 1ns / 1psmodule lll;reg En;reg [0:15] X;reg [3:0] Choose;wire [0:15] Q;system uut (.En(En),.X(X),.Choose(Choose),.Q(Q));initial beginEn = 1;X = 16'b1010101011;Choose = 0;repeat(20)#5 Choose=(Choose+1'b1)%16; En=0;#200;endendmodule 3.波形：。
电路中的比较器和多路复用
电路中的比较器和多路复用在电路设计中，比较器和多路复用器是两个非常重要的元件。
比较器用于比较输入信号的大小，而多路复用器则用于选择特定的输入信号进行处理。
本文将详细介绍比较器和多路复用器的原理、应用及其在电路设计中的重要性。
一、比较器的原理和应用比较器是一种用于比较两个信号的大小的电子元件。
它的输入通常包括被比较信号和参考信号，输出则表示比较结果。
比较器的主要工作原理是通过放大输入信号，将其与参考信号进行比较，并输出高电平或低电平信号表示比较结果。
比较器的应用非常广泛，其中最常见的是在模拟电路中作为一个开关或触发器使用。
比较器还能够用于电压检测、电流检测以及信号波形的判断等。
在数字电路中，比较器也被广泛用于数字信号的处理和判断，如二进制数的大小比较和门电路的实现等。
二、多路复用器的原理和应用多路复用器是一种用于选择特定输入信号的电子元件。
它可以将多个输入信号中的一个或几个选择进行处理，并输出到一个共享的输出线路上。
多路复用器的主要工作原理是通过控制信号来选择其中一个输入信号，使其能够进入输出线路。
多路复用器在电路设计中起到了非常重要的作用。
它可以大大减少电路中的元件数量和复杂度，从而提高电路的稳定性和可靠性。
多路复用器的应用广泛，比如在通信系统中的信号传输、数据选择和时分多址技术等。
此外，在模拟电路中，多路复用器也常用于信号的选择、数据采集和多通道数据处理等。
三、比较器与多路复用器的结合应用比较器和多路复用器可以相互结合，形成一些特殊用途的电路。
比如，将多个比较器与多路复用器结合，可以实现一个多通道比较器，用于对多个信号进行比较，并输出各个通道的比较结果。
这在电压监测、温度检测和光强检测等应用中具有重要意义。
此外，比较器和多路复用器的结合还可以用于模数转换电路。
模数转换是将模拟信号转换为数字信号的过程。
通过比较器选择输入信号的范围，并利用多路复用器将输入信号切换到A/D转换器进行数模转换，从而实现模拟信号的数字化。
比较器的设计与实现实验报告
比较器的设计与实现实验报告比较器的设计与实现实验报告一、一、 实验目的实验目的1.1. 学习常用组合逻辑的可综合代码的编写；学习常用组合逻辑的可综合代码的编写；2.2. 学习VHDL 语言的编程思想与调试方法；语言的编程思想与调试方法；3.3.学习通过定制LPM 原件实现逻辑设计，通过波形仿真及硬件试验箱验证设计的正确与否。
试验箱验证设计的正确与否。
4.4.设计一个能实现两个二位数大小的比较电路并实现利用LPM 原件实现。
原件实现。
二、二、 实验原理实验原理1.1. 功能功能设A2A2、、A1A1、、B2B2、、B1为输入端，F1F1、、F2F2、、F3为输出端，设A=A2A1A=A2A1。
B=B2B1B=B2B1（（A2A1A2A1，，B2B1表示两位二进制数）。
当A >B 时，时，F1F1为1，F2F2、、F3为0；当A<B 时，时，F2F2为1，F1F1、、F3为0；当A=B 时，时，F3F3为1，F1F1、、F2为0。
A2A1B2B12.2. 实现实现１）ＶＨＤＬ实现１）ＶＨＤＬ实现系统的VHDL 设计通常采用层次化的设计方法，自顶向下划分F1 F2 F3 Ａ＜ＢＡ＜ＢＡ＜Ｂ Ａ＞ＢＡ＞Ｂ Ａ＝ＢＡ＝Ｂ 比较电路系统功能并逐层细化逻辑描述。
VHDL 实体功能的描述可分为结构式、行为式行为式和 寄存器传输级（Register Transfer Level, RTL ）描述三种。
此次实验结构比较简单，采用寄存器传输级描述的实现方式，选用并行信号赋值语句。
实现方式，选用并行信号赋值语句。
２）ＬＰＭ实现２）ＬＰＭ实现参数化模板库参数化模板库（（Library Parameterized Modules, LPM ）提供了一系列可以参数化定制的逻辑功能模块。
采用ＬＰＭ设计方法的主要优势在于设计文件与器件结构无关、高效布线和通用性三方面。
方面。
三、三、 实验内容实验内容1.1. VHDL 实现实现新建VHDL 文件，输入以下代码文件，输入以下代码说明：当VHDL 设计电路反馈时，应将端口声明为buffer 端口，而不是out 端口。
实验四 多路信号的复用与解复用
实验四多路信号的复用与解复用一、实验目的了解多路信号的复用与解复用原理，能使用Systemview对多路信号建立模型并对其进行仿真分析。
二、实验原理数据通信系统或计算机网络系统中,传输媒体的带宽或容量往往会超过传输单一信号的需求,为了有效地利用通信线路,希望一个信道同时传输多路信号,这就是所谓的多路复用技术(MultiplexiI1g)。
采用多路复用技术能把多个信号组合起来在一条物理信道上进行传输,在远距离传输时可大大节省电缆的安装和维护费用。
频分多路复用FDM (Frequency Division Multiplexing)和时分多路复用TDM (Time Di-vision MultiplexiIIg)是两种最常用的多路复用技术。
(FDM) 频分复用按频谱划分信道，多路基带信号被调制在不同的频谱上。
因此它们在频谱上不会重叠，即在频率上正交，但在时间上是重叠的，可以同时在一个信道内传输。
在频分复用系统中，发送端的各路信号m1(t)，m2(t)，…,mn(t)经各自的低通滤波器分别对各路载波f1(t)，f2(t)，…，fn(t)进行调制,再由各路带通滤波器滤出相应的边带（载波电话通常采用单边带调制），相加后便形成频分多路信号。
在接收端，各路的带通滤波器将各路信号分开，并分别与各路的载波f1(t)，f2(t)，…，fn(t)相乘，实现相干解调,便可恢复各路信号,实现频分多路通信。
为了构造大容量的频分复用设备，现代大容量载波系列的频谱是按模块结构由各种基础群组合而成。
根据国际电报电话咨询委员会(CCITT)建议,基础群分为前群、基群、超群和主群。
①前群，又称3路群。
它由3个话路经变频后组成。
各话路变频的载频分别为12，16，20千赫。
取上边带，得到频谱为12～24千赫的前群信号。
②基群,又称12路群。
它由4个前群经变频后组成。
各前群变频的载频分别为84，96，108，120千赫。
取下边带，得到频谱为60～108千赫的基群信号。
多路复用器与比较器的设计与仿真
实验五多路复用器与比较器的设计与仿真一、实验目的1．通过实验再次学习VHDL这一有用的语言。
2. 运用VHDL语言来设计和仿真，更好的了解四选一多路复用器的逻辑特性。
3. 运用VHDL语言来设计和仿真，更好的了解4位大小比较器的逻辑特性。
二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从Maxplus中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析。
三、实验方法1、了解74135的逻辑功能。
1．74153：4选1多路复用器（4 to 1 Multiplexer），又叫4选1数据选择器用途：可以对多个输入信号进行选择。
电视机里的频道转换开关就是一个多路开关。
逻辑图如下：VHDL程序2.7485：4位大小比较器逻辑图如下：四实验过程一．仔细预习实验，认真完成实验报告，以便充分利用课堂时间，在最短的时间内达到最好的效果。
二．通过VHDL数据流描述，得到波形图。
三．对得到的波形图进行分析，研究。
四．用FPGA验证结果的正确性。
具体如下一VHDL程序1．启动Maxplus II2．新建一个文本编辑文件，输入设计的VHDL语言3．编译。
点击file→save as,保存文件，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0 error，0 warnings则编译通过。
4．仿真波形。
点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II→Simulator，即可仿真出输出的波形。
5编译。
点击file→save as,保存文件，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0 error，0 warnings则编译通过。
EDA实验报告（四选一、四位比较器、加法器、计数器、巴克码发生器）
EDA实验报告（四选⼀、四位⽐较器、加法器、计数器、巴克码发⽣器）实验1 4选1数据选择器的设计⼀、实验⽬的1.学习EDA软件的基本操作。
2.学习使⽤原理图进⾏设计输⼊。
3.初步掌握器件设计输⼊、编译、仿真和编程的过程。
4.学习实验开发系统的使⽤⽅法。
⼆、实验仪器与器材1.EDA开发软件⼀套2. 微机⼀台3. 实验开发系统⼀台4. 打印机⼀台三、实验说明本实验通过使⽤基本门电路完成4选1数据选择器的设汁，初步掌握EDA设计⽅法中的设汁输⼊、编译、综合、仿真和编程的过程。
实验结果可通过实验开发系统验证，在实验开发系统上选择⾼、低电平开关作为输⼊，选择发光⼆极管显⽰输出电平值。
本实验使⽤Quartus II软件作为设计⼯具，要求熟悉Quartus II软件的使⽤环境和基本操作，如设计输⼊、编译和适配的过程等。
实验中的设计⽂件要求⽤原理图⽅法输⼊，实验时，注意原理图编辑器的使⽤⽅法。
例如，元件、连线、⽹络爼的放巻⽅法和放⼤、缩⼩、存盘、退岀等命令的使⽤。
学会管脚锁定以及编程下载的⽅法等。
四、实验要求1.完成4选1数据选择器的原理图输⼊并进⾏编译；2.对设计的电路进⾏仿真验证：3.编程下载并在实验开发系统上验证设计结果。
五、实验结果管脚分配:N;如kne DteOwn LccatMi Pwecgj G【c^p I/ODo-l 2 GC6P I ifo Xfl-c t nk A Igt PHJ V21Bl NO AS-VLUTrifd2?B Irpjt PIW.VI DJ_W ^>VLVTTl(d 3? co1r(xt P1M IPS5a^Lumid 庐Cl Irpul P1W.KC654a>vivin(d 5* C213P1KLP2S M」JO a>vLum(d 6* C3Inpjt叽⼼：■? ^3-VLVTn(d I* GK incut PJWJtfH7B7JJ1 a>VLUTn(d8o v O J U X A7B7 M J S3-VLVTn(d9<wvx4fr?实验2 四位⽐较器⼀、实验⽬的1. 设计四位⼆进制码⽐较器，并在实验开发系统上验证。
模电multisim仿真报告
模电multisim仿真报告多路复用就是将多个信号通过一个传输线路并行传输，共同分享传输带宽。
多路复用技术可以提高传输系统的使用效率，它也是信息系统中广泛使用的技术之一。
本实验的目的是在MultiSIM中模拟一个给定的4路模拟多路复用器，并使用网表进行检查。
首先，根据模拟实验实验要求，在MultiSIM软件中，利用基本电路元件，引出4路MIXER多路复用器。
其中，每一路多路复用器由四个电路元件（压控管，二极管，可选电容和可选电感）组成，每根调制线连接一个输出，经过可选的调制器可以实现线性调制，产生调制载波。
接下来，连接相应的测量仪表，如示波器、频率计、谐波畸变分析仪等，以检测多路复用器的调制输出信号。
其中，按照实验要求，在示波器设置中将模拟量参数设置为：发生类型——正弦波；变化波形型——上升或下降型；频率—— 2KHz；幅度0.5V，偏置电压1.5V，正电源3V，负电源-3V，耦合方式——直流耦合等。
此外，在示波器上采样通道设置为4ch，每个通道的波形型2应设置为正弦形。
最后，使用网表检查多路复用系统波形的实验结果，并根据实验结果概括出：经过可选的调制器对四路信号进行线性调制后，四个信号的调制载波在输出端按时间轮流在总线上传输，多路复用器的较低发生器频率2KHz，高发生器频率4KHz，4路调制信号的峰值电压分别为1.5V，2.25V，2.5V，3.25V，幅度在0.5V，相位之间有90度的差别，说明多路复用器的信号已经正确的实现了4路线性调制输出，实验效果理想。
总之，本实验通过Multi-SIM仿真程序模拟出一个具有四路MIXER多路复用器的实验电路，并使用示波器和网表检查其调制输出信号的实验结果，经过测试，四路信号的调制载波在输出端按时间轮流在总线上传输，实验结果表明多路复用器是一种有效提高传输系统使用效率的技术。
实验五 4选1多路复用器和4位比较器设计与仿真
实验五 4选1多路复用器和4位比较器设计与仿真班级信息安全一班姓名邓一蕾学号201208060106指导老师袁文澹一、实验目的1.熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。
二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从QuartusⅡ中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85三．实验原理1.（1）四选一多路选择器逻辑电路的原理4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c3为数据输入端.Y 为输出端。
当GN为1时，y=0;当GN为0，AB=00时，Y为c0的值；当GN为0，AB=01时，Y为c1的值；当GN为0，AB=10时，Y为c2的值；当GN为0，AB=11时，Y为c3的值；（2）通过实验实现逻辑的原理2.（1）4位比较器的逻辑电路图A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。
2）通过实验实现逻辑的逻辑功能表为四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
1.4选1多路选择器实验步骤：编写源代码。
打开QuartusⅡ软件平台，点击File中得New建立一个文件。
编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。
2、按照实验箱上FPGA的芯片名更改编程芯片的设臵。
操作是点击Assign/Device,选取芯片的类型。
建议选“Altera的EPF10K20TI144_4”3、编译与调试。
确定源代码文件为当前工程文件，点击Complier进行文件编译。
电子科技大学_数字逻辑综合实验_4个实验报告_doc版
电子科技大学计算机学院标准实验报告（实验）课程名称数字逻辑综合实验xxx20160xxxxxxxxx电子科技大学教务处制表电子科技大学实验报告 1学生姓名：xxx 学号：指导教师：吉家成米源王华一、实验项目名称：中小规模组合逻辑设计二、实验目的：1．掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2．掌握常有逻辑门电路的引脚排列及其使用方法。
3．采用中小规模逻辑门进行组合逻辑设计，掌握组合逻辑的设计方法。
三、实验内容：1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。
测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A<B，输出三个比较结果，输出采用低电平有效。
3．分别用小规模和中规模逻辑器件设计3输入多数表决器：设输入为A、B、C，当三个输入有两个或两个以上同意时，输出结果为同意，输入、输出的同意均为高电平有效。
四、实验原理：1．一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示，74LS04（非门、反相器）的逻辑符号和引脚排列如下图所示。
图1 74LS04的逻辑符号和引脚排列2．74LS32（或门）的逻辑符号、引脚排列如下图所示。
图2 74LS32的逻辑符号和引脚排列输入输出YA BL L LL H HH L HH H H3．74LS00输入输出YA BL L HL H HH L HH H L图3 74LS00逻辑符号和引脚排列4．一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示，74HC86（异或门）的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能输入输出YA BL L LL H HH L HH H L图4 74HC86逻辑符号和引脚排列5．74HC153芯片上有两个4选1数据选择器。
电路中的比较器设计与分析
电路中的比较器设计与分析在电子电路设计中，比较器是一种常用的电路元件，用于比较输入信号，并产生输出信号以表示两个信号的关系。
比较器广泛应用于模拟电路和数字电路中，具有很高的实用性。
本文将介绍比较器的设计原理和分析方法，为读者提供一些有关电路中比较器的设计与分析的基本知识和技巧。
一、比较器的基本原理和分类比较器是一种电子设备，它的输入有两个或多个信号，而输出则是一个用于表示输入信号关系的二进制位。
比较器的基本原理是将两个输入信号进行比较，并产生相应的输出信号。
根据输入信号的类型和输出信号的形式，比较器可以分为模拟比较器和数字比较器两种类型。
1. 模拟比较器：模拟比较器适用于将输入电压信号进行比较，并产生相应的模拟输出信号。
模拟比较器的输出信号通常是一个连续变化的模拟电压信号，可以用于模拟电路中的各种应用，如比较两个模拟信号的大小、判断输入信号的高低电平等。
2. 数字比较器：数字比较器适用于将输入信号进行数字比较，并产生相应的数字输出信号。
数字比较器的输出信号通常是一个二进制位，用于表示两个或多个输入信号的大小关系。
数字比较器主要应用于数字电路或微处理器系统中，用于实现逻辑比较、数据排序和状态判断等功能。
二、模拟比较器的设计与分析模拟比较器是电路中常见的一种元件，用于对输入电压进行比较，并产生相应的输出电压。
常见的模拟比较器电路包括基本比较器、窗限比较器和振荡比较器等。
下面分别介绍这三种常见的模拟比较器电路的设计与分析。
1. 基本比较器：基本比较器是一种最简单的比较器电路，由一个比较元件和电压供应电源组成。
比较元件通常是根据输入电压产生不同输出电压的二极管或晶体管。
基本比较器的设计原理是根据输入电压与参考电压之间的关系，产生相应的输出电压。
2. 窗限比较器：窗限比较器是一种能够对输入电压进行范围限制的比较器电路。
窗限比较器通常由两个比较元件和两个参考电压组成，用于判断输入信号是否在指定的范围内。
窗限比较器的设计原理是通过比较输入电压与两个参考电压之间的关系，判断输入信号是否在指定的范围内，并产生相应的输出信号。
实验四 多路复用器与比较器的设计与仿真
实验四多路复用器与比较器的设计与仿真一、实验目的：实现多路复用器与比较器的设计与仿真。
二、实验内容1．用逻辑图设计四选一多路复用器，再用VHDL语言设计参数化的多路复用器；2．用逻辑图设计7485比较器，再用VHDL语言设计4位比较器。
8-3优先编码器。
三、实验步骤。
（一）、多路复用器、7485比较器的逻辑图及逻辑表达式。
1.多路复用器：逻辑框图：逻辑图：2.7485比较器：逻辑框图：逻辑图：（二）用VHDL语言设计多路复用器、7485比较器。
1.多路复用器：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY duolu ISPORT(a: IN STD_LOGIC_VECTOR(1 DOWNTO 0);c0,c1,c2,c3: IN STD_LOGIC;y : OUT STD_LOGIC);END duolu;ARCHITECTURE arch OF duolu ISBEGINwith A select y<=c0 WHEN "00" ,c1 WHEN "01" ,c2 WHEN "10" ,c3 WHEN "11" ,'0' WHEN OTHERS ;END arch;2.7485比较器：library ieee;use ieee.std_logic_1164.all;entity bijiaoqi isport(agbl,albl,aebl:in std_logic;a0,a1,a2,a3:in std_logic;b0,b1,b2,b3:in std_logic;albo,aebo,agbo:out std_logic);end bijiaoqi;architecture bhv of bijiaoqi isbeginprocess(albl,aebl,agbl,a0,a1,a2,a3,b0,b1,b2,b3)beginif(a3>b3)thenagbo<='1';albo<='0';aebo<='0';else if(a3<b3) thenagbo<='0';albo<='1';aebo<='0';else if(a3=b3 and a2>b2 )thenagbo<='1';albo<='0';aebo<='0';else if(a3=b3 and a2<b2 )thenagbo<='0';albo<='1';aebo<='0';else if(a3=b3 and a2=b2 and a1>b1)thenagbo<='1';albo<='0';aebo<='0';else if(a3=b3 and a2=b2 and a1<b1)thenagbo<='0';albo<='1';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0>b0)thenagbo<='1';albo<='0';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0<b0)thenagbo<='0';albo<='1';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0=b0 and aebl='1')then agbo<='0';albo<='0';aebo<='1';else if(a3=b3 and a2=b2 and a1=b1 and a0=b0 and agbl='1' and albl='0'and aebl='0')thenagbo<='1';albo<='0';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0=b0 and agbl='0' and albl='1'and aebl='0')thenagbo<='0';albo<='1';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0=b0 and agbl='1' and albl='1'and aebl='0')thenagbo<='0';albo<='0';aebo<='0';else if(a3=b3 and a2=b2 and a1=b1 and a0=b0 and agbl='0' and albl='0'and aebl='0')thenagbo<='1';albo<='1';aebo<='0';end if;end if;end if;end if;end if;end if;end if;end if;end if;end if;end if;end if;end if;end process;end bhv;四、实验仿真结果。
实验五--4选1多路复用器和4位比较器设计与仿真
实验五 4选1多路复用器和4位比较器设计与仿真班级信息安全一班姓名邓一蕾学号2指导老师袁文澹一、实验目的1.熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。
二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从QuartusⅡ中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85三．实验原理1.（1）四选一多路选择器逻辑电路的原理4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c3为数据输入端.Y为输出端。
当GN为1时，y=0;当GN为0，AB=00时，Y为c0的值；当GN为0，AB=01时，Y为c1的值；当GN为0，AB=10时，Y为c2的值；当GN为0，AB=11时，Y为c3的值；（2）通过实验实现逻辑的原理2.（1）4位比较器的逻辑电路图A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。
2）通过实验实现逻辑的逻辑功能表为四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
1.4选1多路选择器实验步骤：编写源代码。
打开QuartusⅡ软件平台，点击File中得New建立一个文件。
编写的文件名与实体名一致，点击 as以“.vhd”为扩展名存盘文件。
2、按照实验箱上FPGA的芯片名更改编程芯片的设置。
操作是点击Assign/Device,选取芯片的类型。
建议选“Altera的EPF10K20TI144_4”3、编译与调试。
确定源代码文件为当前工程文件，点击Complier进行文件编译。
计算机通信课程设计频分多路复用系统的仿真实现
频分多路复用（FDM）是按照频率参量的差别来分隔信号的。
当传输介质的带宽大于要传输信号的带宽之和时，就可以使用FDM技术。
本次课程设计，输入四路模拟信号，经调制后通过加法器复用，产生复用信号，复用信号在接收端通过带通滤波器又被分割为四路信号，再经过解调恢复为原始信号。
根据频分多路复用原理得出频分复用系统的实现框图，用SIMULINK对频分多路复用通信系统进行仿真，输出各部分波形，并对仿真结果进行分析。
关键词：频分多路复用系统；MATLAB语言；SIMULINK仿真在通信系统中，为了扩大传输容量和提高传输效率，常采用多路复用技术。
多路复用就是一种将一些彼此无关的低速信号按照一定的方法和规则合并成一路复用信号、并在一条公用信道上进行数据传输、到达接收端后再进行分离的方法。
有三种基本的多路复用方式：频分复用（FDM）、时分复用（TDM）与码分复用（CDM）。
按频率区分信号的方法叫频分复用，按时间区分信号的方法叫时分复用，而按扩频码区分信号的方式称为码分复用。
频分多路复用（FDM）是按照频率参量的差别来分隔信号的。
当传输介质的带宽大于要传输信号的带宽之和时，就可以使用FDM技术。
在FDM中，将每个信号调制到不同的载波频率上，调制后的信号被组合成可以通过媒介传输的复合信号。
在保证载波频率之间的间距足够大，即能够保证这些信号的带宽不会重叠，就可以实现在同一媒体上传送多路信号。
将N路模拟信号源输入到一个多路复用器上，复用器用不同的频率（f1,f2,···,fn）调制每一个信号，接着将调制得到的模拟信号叠加起来，产生复合信号；在接收端，信号通过带通滤波器被分割成多路状态，然后经解调器后恢复为原始多路信号。
频分复用系统的最大优点是信道复用率高，容许复用的路数多，分路也很方便。
因此，它成为目前模拟通信中最主要的一种复用方式。
特别是在有线和微波通信系统中应用十分广泛。
频分复用系统的主要缺点是设备生产比较复杂，会因滤波器件特性不够理想和信道内存在非线性而产生路间干扰。
EDA实验报告——比较电路设计与仿真
实验四 比较电路的设计与仿真一、实验目的设计比较电路并仿真。
二、实验内容用VHDL语言和利用LPM元件实现比较电路并仿真。
三、实验方法1）实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
2）实验步骤：一，VHDL实现1、建立新工程。
打开QuartusII软件平台，点击File中得New Peoject Wizar的建立一个工程，为此工程建议一个目录文件，并为此工程及文件命名，命名的名字须与实体名一致。
2、按照实验箱上FPGA的芯片名更改编程芯片的设置。
操作是点击Assign/Device,选取芯片的类型，本次采用AlteraEPF10K20TI144_4。
3，为此次工程选取合适的EDA工具以及采用的合适VHDL语言。
本次实验采用Design Compiler , ModelSim_Altrea,和Custom，分别采用EDIF形式，VHDL形式，和VHDL形式4. 编写源代码。
点击File中的New，选择弹出选项框内的Design File 下的VHDL File,创建一个vhd格式文件，并输入编写的源代码。
源代码为：library IEEE;use IEEE.std_logic_1164.all;entity bijiao isport(a2,a1:in STD_LOGIC;b2,b1:in STD_LOGIC;f1,f2:buffer STD_LOGIC;f3:out STD_LOGIC);end bijiao;architecture bijiao_arch of bijiao isbeginf1<=(a2 and (not b2)) or (a1 and (not b1) and a2) or (a1 and (not b1) and (not b2));f2<=((not a2) and b2)or((not a2) and (not a1) and b1) or ((nota1) and b1 and b2);f3<=not(f1 or f2);end bijiao_arch;4、编译与调试。
电路中的多路复用器设计与分析
电路中的多路复用器设计与分析多路复用器（Multiplexer，简称MUX）是一种常用的数字电路组件，广泛应用于各种数字系统中。
本文将介绍多路复用器的设计原理和分析方法。
一、多路复用器的概述多路复用器是一种可以将多个输入信号通过选择线输入到一个输出端的数字电路。
它采用二进制代码输入来选择所需的输入信号，从而实现在一个输出线上传输多个信号的功能。
多路复用器可以用来减少电路中的线路数量，提高系统的灵活性和可扩展性。
二、多路复用器的设计原理多路复用器的设计需要考虑输入信号的数量和二进制代码的位数。
一般来说，一个多路复用器有2的n次方个输入端和n位二进制代码输入端，其中n称为多路复用器的级数。
根据输入信号的数量确定级数，然后根据二进制代码的位数确定所需的选择线数量。
多路复用器的输入端和选择线之间采用与门组成的逻辑电路，根据选择线的二进制代码，选择对应输入端的信号输入到输出端。
当选择线的二进制代码是0时，则选择输入端0的信号；当选择线的二进制代码是1时，则选择输入端1的信号；依此类推。
三、多路复用器的分析方法在分析多路复用器时，需要考虑以下几个方面：1. 引脚定义：多路复用器的引脚包括输入端、选择线和输出端。
输入端用来输入待选择的信号，选择线用来输入二进制代码，输出端用来输出选择后的信号。
2. 真值表：通过绘制多路复用器的真值表，可以清晰地了解输入信号和输出信号之间的关系。
真值表列出了每个输入组合对应的输出信号。
3. 逻辑表达式：通过真值表可以得到多路复用器的逻辑表达式。
逻辑表达式表示了输出信号与输入信号和选择线之间的逻辑关系。
4. 逻辑电路图：可以使用逻辑门符号和连线表示多路复用器的逻辑电路图。
根据逻辑表达式，将逻辑门和选择线连接起来，即可得到多路复用器的逻辑电路图。
5. 延迟时间分析：多路复用器的延迟时间是指输入信号到达输出端的时间延迟。
延迟时间对于某些应用场景非常重要，需要进行相应的延迟时间分析。
四、多路复用器的应用多路复用器在数字系统中有广泛的应用，例如：1. 数据选择器：多路复用器可以用来从多个输入源中选择一个特定的数据进行传输，常用于数据选择和数据交换的场景。
比较器电路实习报告
一、实习目的本次比较器电路实习旨在通过实际操作，加深对比较器电路原理的理解，掌握比较器电路的设计、搭建、调试和故障排除方法。
通过实习，提高自己的动手能力，培养分析问题和解决问题的能力，为今后的学习和工作打下坚实的基础。
二、实习内容1. 比较器电路的基本原理比较器电路是一种模拟电路，用于比较两个电压信号的大小，并输出高电平或低电平。
它主要由输入电路、比较电路和输出电路组成。
输入电路将输入信号送入比较电路，比较电路根据输入信号的大小关系产生高电平或低电平输出。
2. 比较器电路的设计与搭建（1）设计要求本次实习要求设计一个简单的比较器电路，能够比较两个输入电压信号的大小，并驱动LED灯进行指示。
（2）电路搭建根据设计要求，我们选择了LM393四路比较器作为核心元件，搭建了如下电路：- 输入电路：将两个输入电压信号分别通过电阻R1和R2接入比较器的两个输入端。
- 比较电路：LM393内部包含四个比较器，我们使用其中的一个比较器进行电压比较。
- 输出电路：将比较器的输出端连接到LED灯，LED灯的另一端通过电阻R3接地。
3. 比较器电路的调试与测试（1）调试根据电路图，连接好各个元件，接入输入电压信号，观察LED灯的亮灭情况。
若LED灯不亮，则检查电路连接是否正确，电阻阻值是否合适。
（2）测试为了验证电路的性能，我们进行以下测试：- 输入电压分别为0V、2V、4V时，LED灯是否正常亮灭。
- 改变输入电压信号的极性，观察LED灯的亮灭情况。
4. 故障排除在调试过程中，如果出现故障，应按照以下步骤进行排除：- 检查电路连接是否正确，有无短路或断路现象。
- 测量电阻、电容等元件的阻值，确保元件质量。
- 检查电源电压是否稳定，输出电压是否符合要求。
三、实习总结1. 通过本次实习，我对比较器电路的基本原理有了更深入的了解，掌握了比较器电路的设计、搭建和调试方法。
2. 在实习过程中，我提高了自己的动手能力，学会了如何分析问题和解决问题。
基于matlab的多路时分复用仿真要点
通信系统原理综设实验报告多路时分复用matlab仿真系统教师评语：一、引言在实际的通信系统中，为了扩大通信链路的容量，提高通信系统的利用率，需要在一条链路上传输多路独立的信号，即实现多路通信。
时分复用就是一种常用的多路通信方式。
它采用同一物理连接的不同时段来传输不同的信号以达到多路传输的目的。
多路时分复用以时间作为信号分割的参量，故必须使各路信号在时间轴上互不重叠。
时分多路复用适用于数字信号的传输。
由于信道的位传输率超过每一路信号的数据传输率，因此可将信道按时间分成若干片段轮换地给多个信号使用。
每一时间片由复用的一个信号单独占用,在规定的时间内,多个数字信号都可按要求传输到达,从而也实现了一条物理信道上传输多个数字信号。
本实验系统的预期功能是通过设计的仿真系统运行能够得出各路的信号波形、复用后的信号波形以及解复用的各点波形。
主要原理图示如下：图1-1 复接、解复接流程图图1-2 按字复接示意图`````` 帧同步码8位8位8位8位8位8位8位`````` `````` 01110010 数据1 数据2 数据3 数据4 数据5 数据6 数据7 ``````图1-3 时分复用输出信号帧结构图1-4 特征信号复接波形示意图二、系统框图及分析本次仿真实现不同速率信号的时分多路复用系统。
共八路输入信号，其中第一路信号为帧同步码信号，其余各路为用户信息信号。
设标准频率均为1/8000，即每比特125μs（标准位），8个比特作为一个周期序列，即1个标准帧帧长为1ms。
时分多路系统仿真模型图框架如下图所示：图2-1 时分多路复用系统仿真模型图系统主要分为五大模块：（1）特征信号产生模块（subsystem）（2）并串转换模块（repositor）（3）信号提取模块（filter）（4）特征信号分离模块（demultiplexer）（5）信号还原模块（transmission）其中（1）（2）模块又可看成复用部分，（3）（4）（5）可看成解复用部分。
频分多路复用系统的仿真设计
*******************实践教学*******************2013年秋季学期《计算机通信》课程设计题目：频分多路复用系统的仿真设计专业班级：姓名：学号：指导教师：成绩：摘要频分复用是一种用频率来划分信道的复用方式。
在FDM中，信道的带宽被分成多个相互不重叠的频段（子通道），每路信号占据其中一个子通道，并且各路之间必须留有未被使用的频带（防护频带）进行分隔，以防止信号重叠。
在接收端，采用适当的带通滤波器将多路信号分开，从而恢复出所需要的信号。
本次以“频分多路复用系统的仿真设计”为题目的《计算机通信》课程设计，在MATLAB仿真环境为基础，利用SIMULINK仿真工具,根据频分复用的原理，仿真频分多路复用系统。
并设计必要的带通滤波器、低通滤波器，从复用信号中恢复所采集的语音信号。
最后通过系统仿真波形图对系统进行分析。
通过本次《计算机通信》课程设计，再次熟悉了频分复用的相关理论知识，对如何通过SIMULINK仿真工具进行系统仿真也有了更清晰的认识和掌握。
关键词：频分多路复用；MATLAB；SIMULINK仿真目录前言 (2)一、频分多路复用技术的基本原理 (3)二、频分复用系统结构和各模块设计原理 (6)2.1 频分复用通信系统模型建立 (6)2.2 频分复用系统的滤波器设计 (6)2.2.1 带通滤波器设计 (6)2.2.2 低通滤波器设计 (7)2.3 信道噪声 (7)三、基于SIMULINK的频分复用系统仿真实现 (8)3.1 SIMULINK简介 (8)3.2 SIMULINK的使用步骤 (8)3.3 SIMULINK仿真频分多路复用系统 (10)3.3.1 模拟信号和调制后信号时域波形 (10)3.3.2 复用后信号传输时的仿真 (13)3.3.3 解调信号的频谱仿真 (14)3.3.4 恢复信号的时域与频域仿真 (15)总结 (16)致谢 ..................................................................................................................................... 错误！未定义书签。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四多路复用器与比较器的设计与仿真
班级：智能1401
姓名：蒙寿伟
学号：201408070120
1、74153：4选1多路复用器（4 to 1 Multiplexer），又叫4选1
数据选择器
用途：
可以对多个输入信号进行选择。
电视机里的频道转换开关就是一个多路开关。
逻辑图：
逻辑功能表：
波形图：
VHDL:
VHDL下波形仿真图：
结论：
由仿真图可得：使能端为低电平时有效，BA为选择通道，C为四个选择输入端，Y为输出端。
当使能端有效:BA为00时，输出对应着C0, BA为01时，输出对应着C1, BA为10时，输出对应着C2, BA为11时，输出对应着C3。
如此循环，完成四选一功能。
2．7485：4位大小比较器（4-Bit Magnitude Comparator）逻辑图：
逻辑功能表：
波形仿真图：
VHDL下波形仿真图：
由波形图知，A,B为两个四位二进制数，ALEGI为最低位级联输入，ALEGBO为比较结果输出。
比较器工作过程：
当A<B,A LBO=’1’,AEBO=’0’,AGBO’=’0’;
当A>B,A LBO=’0’,AEBO=’0’,AGBO’=’1’;
当A=B,并且ALBI=’1’,AEBI=’0’,AGBI’=’0’;
A LBO=’1’,AEBO=’0’,AGBO’=’0’;
当A=B,并且ALBI=’0’,AEBI=’0’,AGBI’=’1’;
A LBO=’0’,AEBO=’0’,AGBO’=’1’;
当A=B,且上诉两种A=B的情况都不满足时，
A LBO=’0’,AEBO=’0’,AGBO’=’1’;
实验心得：
通过此次试验，加深了我对选择器和比较器的理解，更深入地理解了它们的工作原理。
选择器是对多个信号进行选择，当选择通道选定一个信号时，其他信号将不会影响输出。
比较器是对二进制的大小进行比较，三种比较结果“大于”、“小于”、“等于”，分别对应三种输出结果。
此外，在用VHDL语言描述比较器的过程中，我学习了VHDL语言variable赋值的使用方法，variable变量只能在process过程中赋值。
不管一个实验简单与否，只要认真去做，总会有所收获的。