基于DSP+FPGA+ARM构建雷达与雷达对抗演示实验系统

基于DSP+FPGA+ARM构建雷达与雷达对抗演示实验系统粱漫;蒋留兵;陶世强;郭晟
【摘要】To meet the need of the teaching content in the teaching of the principles of radar and the radar counter measures, it is necessary to develop the radar and radar countermeasures teaching experimental appliance. The students will obtain the perceptual knowledge about the abstract concept through the experiments. The students' comprehension for the basic principle of the radar and radar countermeasures will be deepened) the teaching effect in the classroom will be consolidated and the interest for the radar and radar countermeasures will be developed. The demonstrative experiment hardware flatform of the radar and the radar countermeasures constructed with DSP, FP GA and ARM is designed based on the software radar. The equipment implements the integrated design of the target and the interference generator, the wave form, interference parameters and process mode can be set through the human-computer interface, the intermediate-frequency output signal will be provided and the digital pulse compres sion will be implemented. The system software and hardware with commonality and expandability can meet the need of the complex radar experiment and have good practicality and value of research.%为满足雷达原理与雷达对抗原理教学内容的需要,需研制雷达与雷达对抗教学实验装置.通过实验,使学生对抽象的概念有感性的认识,加深对雷达和雷达对抗的基本原理的理解和掌握,巩固课堂的教学成果,培养对雷达和雷达对抗领域的兴趣.采用DSP、FPGA和ARM构建雷达与雷达对抗演示实验硬件平
台,基于软件雷达的思想进行系统设计.实现目标与干扰发生器一体化设计,波形、干扰参数、处理方式可通过人机界面设定,提供中频输出信号,能够实现数字脉冲压缩.系统的软硬件具有通用性和可扩展性,能满足复杂雷达实验的需求,具有很好的实用
性和研究价值.
【期刊名称】《桂林电子科技大学学报》
【年(卷),期】2011(031)006
【总页数】4页(P456-459)
【关键词】雷达;对抗演示;DSP;FPGA;ARM
【作者】粱漫;蒋留兵;陶世强;郭晟
【作者单位】桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西
桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004
【正文语种】中文
【中图分类】TN955
随着雷达技术的迅速发展，现代雷达系统日益复杂、功能多样，对雷达系统的设计要求也越来越高。

在学习有关雷达原理、雷达对抗等课程时，通过雷达对抗演示实验系统，可以很好地理解和掌握相关的理论知识。

雷达对抗演示实验系统是对雷达原理、雷达对抗等理论课程的重要补充，提供了实践教学的手段。

现有的雷达／雷达对抗实验仪是2000年研制的，采用的技术相对比较落后。

比如，它只能产生单一载频脉冲信号，且时宽固定不变，但新体制雷达除能够产生单一载
频脉冲信号外，还可以产生调频信号、二相码、多相码等复杂信号，并且时宽、带宽与重复频率都是可变的。

随着科学技术的不断发展，实验仪器也应该跟上时代的步伐，以便更好地支持理论教学。

本实验系统就是对现有教学实验仪器的创新改进，是基于DSP、FPGA与ARM实现的一个高度模块化系统，具有很强的通用性与可扩展性。

1 系统介绍
本实验系统基于软件无线电平台，采用性价比较高的 DSP （TMS320C6713ZDP －300）＋ FPGA（EP2C8F256C8N＋EP3C16Q240C8N）处理器系统，以及高速14bit、125Msps的 ADC和14bit、200 Msps的DAC对雷达回波信号进行采样和回放。

本实验系统不仅能够产生时宽和重复频率可变的脉冲信号，还能产生二项码、多相码等复杂信号，并且可以实现数字脉冲压缩功能，因此，可以更好地进行模拟雷达对抗的实验。

此外，通过控制平台可以设置相应的实验参数，具有良好的操控性，并且测量结果可以很直观地在人机界面中显示出来。

系统整体框图如图1所示。

图1 系统整体框图
2 通用定时器
本实验系统的通用定时器是基于大容量的FPGA，大大提高了实验系统的精度、可靠性与稳定性。

定时器包括主脉冲定时信号产生模块、波门定时信号产生模块、I ／O译码模块、读写模块等。

定时产生模块采用FPGA，结合I／O译码模块的控制等功能构成核心的时序产生电路，可方便地对定时时序进行修改调试，产生各路定时信号。

定时器原理图如图2所示。

图2 定时器原理图
控制电路部分的I／O译码模块的功能是完成接收DSP送来的数据，并根据送过来的地址数据进行译码，从而控制FPGA完成相关操作。

这些操作包括主脉冲频
率选择，模拟目标中心位置数据传输和波门中心位置数据传输。

读写模块完成的功能是根据I／O译码模块的控制信号完成主脉冲设置，模拟目标中心位置设置以及波门中心位置设置等操作。

模拟目标模块完成的功能是根据设置好的模拟中心目标位置产生相应的模拟目标。

目标检测模块完成的功能是对波门内的目标进行检测，当检测到波门内有目标时输出目标中心所在波门的相对位置。

顶层模块电路如图3所示。

雷达定时信号如图4所示。

从图4可以看出各信号的时序关系，当设定目标信号时，可以搜索到目标信号。

3 控制器
采用ARM9芯片构建实验系统的控制平台，是一个运行在嵌入式Linux上、基于QT的图形化人机界面。

关于定时、目标、干扰、信号处理方式等参数都可通过人机界面调节。

在设置相关的实验参数后，由ARM发送相应的指令给FPGA，在DSP处理完数据以后，通过串口把测量结果传回给实验系统控制平台，最终在人机界面上显示出来。

控制台主界面见图5。

设定好各项实验参数，包括重复频率、带宽、时宽、处理方式、干扰方式等，点击“查看测量结果”按钮，即可将相关指令发送到执行单元，并显示测量结果。

图3 顶层模块电路图
图4 雷达定时信号
图5 实验系统控制平台界面
4 模拟信号产生
雷达信号产生部分是由锁相环、累加器、雷达信号延时器、波形存储器、乘法器、串口通信模块等组成，其电路图如图6所示，其中，锁相环用于时钟管理。

用累加器的值去读取波形存储器中的值，即可获得线性调频等数字信号。

乘法器模块用于运动目标的实现，串口通信模块的作用是实现系统间通信。

5 脉冲压缩
在雷达系统中，若采用宽脉冲信号，能提高系统作用距离，但距离分辨力低；若采用窄脉冲信号，距离分辨力高，但作用距离近。

单一载频脉冲信号不能同时得到远的作用距离和高的距离分辨力，而采用调频宽脉冲信号，并基于脉冲压缩技术，能够很好地解决这个问题。

频域脉冲压缩实现框图如图7所示。

在DSP中完成脉冲压缩后的输出结果如图8所示。

图6 基于FPGA雷达模拟信号产生电路图
图7 频域脉压实现框图
6 结束语
介绍了基于DSP＋FPGA＋ARM构建的雷达与雷达对抗演示实验系统，详细阐述
了定时器、控制器、模拟信号产生、脉冲压缩等重要部分的实现方案。

该实验系统具有抗干扰性强、操控性好、可扩展性强等特点，能够满足雷达与雷达对抗实验要求。

参考文献：
图8 脉冲压缩后输出结果
［1］车俐，蒋留兵，钱志强.FPGA在雷达定时器中的应用［J］.电子工程
师.2005，31（8）：7－9.
［2］苗旺.基于FPGA的雷达信号模拟器设计［D］.北京：北京理工大学，2008. ［3］曾大治，刘泉华，曾涛.通用可编程雷达定时器模块设计［C］／／全国第二届嵌入式技术联合学术会议论文集.北京：中国体视学学会，2007：203－205. ［4］李震涛.基于PC并口的定时信号发生器的设计实践［J］.信息化研究，2009，35（3）：23－25.
［5］冯键，孙凯，孙秋野.ARM嵌入式系统开发典型模块［M］.北京：人民邮电出版社，2007：113－126.
［6］韦东山.嵌入式Linux应用开发完全手册［M］.北京：人民邮电出版社，2008：240－360.
［7］成洁，卢紫毅.Linux窗口程序设计——Qt4精彩实例分析［M］.北京：清
华大学出版社，2008：5－92.
［8］赵菁菁，蒋留兵，鲍胜荣.双通道数字脉冲压缩的FPGA实现［J］.现代雷达，2008，30（4）：72－74.。