数字逻辑实验三实验四

合集下载

数字逻辑实验报告实验

一、实验目的1. 理解数字逻辑的基本概念和基本原理。

2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。

3. 熟悉常用数字逻辑门电路的功能和应用。

4. 提高数字电路实验技能，培养动手能力和团队协作精神。

二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。

数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。

1. 与门：当所有输入端都为高电平时，输出端才为高电平。

2. 或门：当至少有一个输入端为高电平时，输出端为高电平。

3. 非门：将输入端的高电平变为低电平，低电平变为高电平。

4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。

三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。

（2）识别与测试与门、或门、非门、异或门。

（3）观察并记录实验现象，分析实验结果。

2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。

（2）根据真值表列出输入输出关系，画出逻辑电路图。

（3）利用逻辑门电路搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。

（2）根据电路功能，列出状态表和状态方程。

（3）利用触发器搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。

（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。

（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。

2. 实验二：（1）根据实验要求，设计组合逻辑电路。

（2）列出真值表，画出逻辑电路图。

（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。

数字逻辑实验

数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。

再者为了训练学生的科学作风及不断提高实验技能等。

二、实验前的准备实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。

三、实验要求1、遵守实验室规则，养成良好的实验作风；2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。

因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。

总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。

待教师允许继续进行实验时方可继续，不可私自处理；5、实验完毕整理好仪器、导线、芯片。

四、实验报告内容1、实验题目、任务、要求。

2、实验前进行理论分析、计算。

3、实验步骤，实验线路、实验记录。

4、电平及波形的分析、讨论。

5、结论(出现了故障如何排除的，通过实验有何体会与收获)写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。

成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。

目录实验一门电路实验 ...................................................................... - 1 - 实验二全加器............................................................................... - 3 - 实验三组合逻辑电路的设计与测试 ........................................ - 6 - 实验四译码器及其应用.............................................................. - 8 - 实验五触发器及其应用............................................................ - 11 - 实验六计数器及其应用............................................................ - 17 - 实验七移位寄存器及其应用 ................................................... - 23 - 实验八时序逻辑电路的设计及其应用 .................................. - 28 - 实验九脉冲信号产生电路的研究........................................... - 31 - 实验十555时基电路及其应用 ................................................ - 34 - 实验十一数一模、模一数转换............................................... - 41 - 附录 .............................................................................................. - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。

数字逻辑数电实验报告

《数字逻辑》实验报告姓名：刘x班级：CS 0911学号：U20091519x专业：计算机科学与技术指导教师：熊自立§实验一组合逻辑电路的设计实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制的运算规律。

实验器材二输入四“与非”门组件3片，型号74SL00二输入四“异或”门组件1片，型号74SL86六门反向器门组件1片，型号74SL04二输入四“与”门组件1片，型号74SL08实验内容A：一位全加/全减法器的实现电路做加法还是做减法是由M决定的。

当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。

B：舍入与检测电路设计用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。

当电路检测到输入的代码大于或等于(5)10时，电路的输出F 1=1；其他情况F1=0。

当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。

MCSBBBF2F1B实验前准备▽内容A：一位全加/全减法器的实现①根据全加全减器功能，可得到输入输出表如下②由以上做出相应的卡诺图S化简卡诺图可得表达式：S=A⊕B⊕Cin③于是可得其逻辑电路图：▽内容B ：舍入与检测电路设计①根据舍入与检测电路功能，可得到输入输出表如下②由上做出相应的卡诺图F 2卡诺图A CB SC inF化简卡诺图可得表达式：,F2=B 8○+B 4○+B 2○+B 1③于是可得其逻辑电路图：实验步骤1. 按要求预先设计好逻辑电路图；2. 按照所设计的电路图接线；3. 接线后拨动开关，观察结果并记录。

实验体会本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。

数字逻辑实验指导书(1)

实验一实验箱及小规模集成电路的使用一实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片 74LS04 六非门 1片三实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。

（1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。

（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。

）改变输入的状态，观察发光二极管。

74LS86的接法74LS00基本一样。

表 74LS00的功能测试表 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。

2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。

（3）利用74LS00和74LS04设计一个异或门。

画出设计电路图。

实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验内容1 译码器功能测试（74LS138）芯片管脚图如图所示，按照表连接电路，并完成表格。

其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。

表2 数据选择器的测试（74LS151）按照表连接电路，并完成表格。

其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。

表选通端地址输入端数据输入端输出 GA 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 11111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。

数字逻辑电路实验报告

数字逻辑电路实验报告数字逻辑电路实验报告引言：数字逻辑电路是现代电子科技中的重要组成部分，它广泛应用于计算机、通信、控制系统等领域。

本实验旨在通过实际操作，加深对数字逻辑电路原理的理解，并通过实验结果验证其正确性和可靠性。

实验一：基本逻辑门的实验在本实验中，我们首先学习了数字逻辑电路的基本组成部分——逻辑门。

逻辑门是数字电路的基本构建单元，它能够根据输入信号的逻辑关系，产生相应的输出信号。

我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。

以与门为例，当且仅当所有输入信号都为高电平时，与门的输出信号才为高电平。

实验中，我们通过连接开关和LED灯，观察了与门的输出变化。

实验结果与预期相符，验证了与门的正确性。

实验二：多位加法器的设计与实验在本实验中，我们学习了多位加法器的设计和实现。

多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。

我们通过实验设计了一个4位全加器，它能够对两个4位二进制数进行相加，并给出正确的进位和和结果。

实验中，我们使用逻辑门和触发器等元件，按照电路图进行布线和连接。

通过输入不同的二进制数，观察了加法器的输出结果。

实验结果表明，多位加法器能够正确地进行二进制数相加，验证了其可靠性。

实验三：时序电路的实验在本实验中，我们学习了时序电路的设计和实验。

时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。

我们通过实验设计了一个简单的时序电路，它能够产生一个周期性的脉冲信号。

实验中，我们使用计数器和触发器等元件，按照电路图进行布线和连接。

通过改变计数器的计数值，观察了脉冲信号的频率和周期。

实验结果表明，时序电路能够按照设计要求产生周期性的脉冲信号，验证了其正确性。

实验四：存储器的设计与实验在本实验中，我们学习了存储器的设计和实现。

存储器是一种能够存储和读取数据的数字逻辑电路，它在计算机系统中起到重要的作用。

我们通过实验设计了一个简单的存储器，它能够存储和读取一个4位二进制数。

数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。

本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。

实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。

通过对二进制数的逐位相加，我们可以得到正确的结果。

首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。

最后，将得到的结果输出。

实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。

数字比较器可以比较两个数字的大小，并输出比较结果。

通过使用数字比较器，我们可以实现各种判断和选择的功能。

比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。

实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。

通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。

比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。

实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。

时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。

比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。

实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。

状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。

状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。

实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。

通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。

数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。

在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。

本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。

实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。

在本实验中，我们设计了一个4位全加器电路。

通过逻辑门的组合，实现了对两个4位二进制数的加法运算。

实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。

实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。

在本实验中，我们设计了一个4位2选1多路选择器电路。

通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。

实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。

实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。

在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。

通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。

实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。

实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。

在本实验中，我们设计了一个4位二进制计数器电路。

通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。

实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。

结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。

通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。

数字逻辑实验报告

数字逻辑实验报告学号：班号： 10062302姓名：时间： 2012-5实验一译码器的设计及应用实验1．实验目的：学习译码器的设计方法及应用；用2-4译码器74139构成3-8译码器。

2．实验步骤：（1）按提供的实验指导上的第二部分内容即Max+plus II Baseline10.0的操作方法，画出相关的电路的原理图；（2）进行电路的功能仿真；（3）进行编程下载；（4）记录实验现象及结果；（5）完成实验报告。

3．实验内容：利用2-4译码器74139或3-8译码器74138或7448七段译码器及其它门电路设计一个电路：（1）2-4译码器74139的功能简述。

该译码器为两个2-4译码器的组合原件，输出为低电平有效，当G1N端输入低电平时，A1,B1-Y10-Y13,2-4译码器有效；当G2N端输入低电平时，A2,B2-Y20-Y23,2-4译码器有效；（2）用2-4译码器74139构成3-8译码器的电路图。

（3）真值表。

y0=(C^B^A^)^;y1=(C^B^A)^;y2=(C^BA^)^;y3=(C^BA)^;CB A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 111111111Y4=(CB^A^)^; y5=(CB^A)^; y6=(CBA^)^; y7=(CBA)^;4.实验结果。

（1）功能仿真波形。

（2）实验现象记录。

A.当将SW1,SW2,SW3都按下时,LED1--LED7指示灯被点亮,LED8熄灭；B.当将SW1,SW2,SW3都弹起时,LED2--LED8指示灯被点亮，LED1熄灭；C.当将SW3,SW2按下，SW1弹起时,LED1--LED6,LED8指示灯被点亮,LED7熄灭；D.当将SW1,SW2按下，SW3弹起时，LED1--LED3,LED5--LED8指示灯被点亮，LED4熄灭；实验二加法器的设计及应用实验1．实验目的：学习加法器的设计及全加器的应用；四位二进制加法或减法器。

数字电路-实验指导书汇总

数字电路-实验指导书汇总TPE-D型系列数字电路实验箱数字逻辑电路实验指导书实验⼀门电路逻辑功能及测试实验⼆组合逻辑电路（半加器、全加器及逻辑运算）实验三时序电路测试及研究实验四集成计数器及寄存器实验⼀门电路逻辑功能及测试⼀、实验⽬的1、熟悉门电路逻辑功能。

2、熟悉数字电路实验箱及⽰波器使⽤⽅法。

⼆、实验仪器及器件1、双踪⽰波器；2、实验⽤元器件74LS00 ⼆输⼊端四与⾮门 2 ⽚74LS20 四输⼊端双与⾮门 1 ⽚74LS86 ⼆输⼊端四异或门 1 ⽚74LS04 六反相器 1 ⽚三、预习要求1、复习门电路⼯作原理及相应逻辑表达式。

2、熟悉所⽤集成电路的引线位置及各引线⽤途。

3、了解双踪⽰波器使⽤⽅法。

四、实验内容实验前检查实验箱电源是否正常。

然后选择实验⽤的集成电路，按⾃⼰设计的实验接线图接好连线，特别注意Vcc 及地线不能接错(Vcc=+5v，地线实验箱上备有)。

线接好后经实验指导教师检查⽆误可通电实验。

实验中改动接线须先断开电源，接好后在通电实验。

1、测试门电路逻辑功能⑴选⽤双四输⼊与⾮门74LS20 ⼀只，插⼊⾯包板（注意集成电路应摆正放平），按图接线，输⼊端接S1～S4(实验箱左下⾓的逻辑电平开关的输出插⼝)，输出端接实验箱上⽅的LED 电平指⽰⼆极管输⼊插⼝D1～D8中的任意⼀个。

⑵将电平开关按表置位，分别测出输出逻辑状态值及电压值填表。

表2、异或门逻辑功能测试⑴选⼆输⼊四异或门电路74LS86，按图接线，输⼊端1、2、4、5 接电平开关输出插⼝，输出端A 、B 、Y 接电平显⽰发光⼆极管。

⑵将电平开关按表的状态转换，将结果填⼊表中。

表3、逻辑电路的逻辑关系⑴⽤ 74LS00 双输⼊四与⾮门电路，按图、图接线，将输⼊输出逻辑关系分别填⼊表，表中。

⑵写出两个电路的逻辑表达式。

4、逻辑门传输延迟时间的测量⽤六反相器（⾮门）按图接线，输⼊80KHz 连续脉冲（实验箱脉冲源），⽤双踪⽰波器测输⼊、输出相位差。

计算机组成原理实验教程

计算机组成原理实验教程计算机组成原理实验是计算机科学与技术专业中非常重要的一门实践课程。

通过实验，学生可以深入了解计算机的基本构成和工作原理，并且培养实际操作的能力。

本教程旨在提供一系列详细的实验指导，帮助学生顺利完成计算机组成原理实验。

序言计算机组成原理是计算机科学与技术专业的一门核心课程，作为理论和实践相结合的实验教程，对于学生深入了解计算机的内部结构和工作原理至关重要。

本教程将介绍计算机组成原理实验的基本内容和实验报告的撰写要求，帮助学生更好地掌握实验技巧和理论知识。

实验一：数字逻辑电路设计与仿真本实验旨在让学生学会使用Verilog HDL设计数字逻辑电路，并通过仿真验证电路的正确性。

首先，学生需要了解Verilog HDL的基本语法和仿真工具的使用方法。

然后，根据实验要求，设计并仿真一个简单的数字逻辑电路，如全加器或比较器。

最后，学生需要撰写实验报告，详细介绍电路设计的过程、仿真结果和分析。

实验二：单周期CPU设计与实现本实验要求学生设计并实现一个单周期的CPU。

在实验过程中，学生需要了解指令的执行过程和控制信号的生成原理，设计CPU的数据通路和控制逻辑，并编写Verilog HDL代码进行实现。

实验完成后，学生需要进行功能仿真和时序仿真，验证CPU的正确性和性能。

实验报告应包括CPU设计的思路、关键问题的解决方法和仿真结果的分析。

实验三：多周期CPU设计与实现本实验要求学生进一步完善CPU的设计，实现一个多周期的CPU。

在实验过程中，学生需要改进单周期CPU的设计，引入时序控制信号和状态机，实现指令的多周期执行。

实验完成后，学生需要进行功能仿真和时序仿真，验证CPU的正确性和性能提升。

实验报告应包括多周期CPU设计的过程、关键问题的解决方法和仿真结果的分析。

实验四：流水线CPU设计与实现本实验要求学生设计并实现一个流水线CPU。

在实验过程中，学生需要了解流水线技术的基本原理和数据冒险的处理方法，设计流水线CPU的数据通路和控制逻辑。

数字逻辑实验报告

实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。

2、掌握TTL集成与非门的逻辑功能。

3、掌握TTL集成与非门的测试方法。

二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。

54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。

所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。

74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。

在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。

因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。

它们的逻辑表达式分别为：图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。

三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录）1、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。

电测实训总结

电测实训总结引言电测实训是电子信息类专业学生必修的实践教学环节之一。

通过电测实训，学生可以巩固和应用所学的电测理论知识，提高实际操作能力。

本文将对我在电测实训中的学习和体会进行总结和反思。

实验一：基本电路实验在第一次实验中，我们学习了基本的电路原理和电路元件的使用。

我从中了解到了电阻、电流、电压等基本概念，并学会了使用示波器、万用表等仪器进行实验操作。

实验过程中，我遇到了一些问题，例如如何正确连接电路，如何读取示波器的波形图等。

通过与同学和教师的交流和讨论，我逐渐掌握了正确的实验方法，并顺利完成了实验。

通过这次实验，我深刻认识到实验操作的重要性，并明白了理论知识与实践能力的紧密联系。

实验二：电容与电感实验在第二次实验中，我们学习了电容和电感的基本原理，并进行了相应的实验操作。

通过实验，我了解到了电容器和电感器的原理、性质和应用。

实验过程中，我遇到了一些难题，例如如何正确测量电容和电感的数值，如何调整电路使之达到最佳状态等。

通过与同学和教师的合作和讨论，我逐步解决了这些问题，并通过实际操作加深了对电容和电感的理解。

实验三：电路特性实验在第三次实验中，我们学习了电路的特性和滤波器的原理，并进行了相应的实验操作。

通过实验，我掌握了RC电路、LC电路、二阶滤波器等电路的特性及其应用。

实验过程中，我遇到了一些挑战，例如如何分析电路的频率响应曲线，如何调整电路参数使之达到理想状态等。

通过自己的探索和查阅相关资料，我渐渐解决了这些问题，并对电路特性有了更深入的了解。

实验四：数字逻辑实验在第四次实验中，我们学习了数字逻辑电路的基本原理和应用，并进行了相应的实验操作。

通过实验，我了解了数字逻辑器件的基本功能和工作原理。

实验过程中，我遇到了一些复杂的逻辑电路设计问题，例如如何设计一个计数器电路，如何构建一个门电路等。

通过与同学的合作和教师的指导，我逐渐熟悉了逻辑电路的设计和分析方法，并成功完成了实验。

结论与反思通过电测实训，我不仅巩固了电测理论知识，还提高了实际操作能力。

北邮数字逻辑课程设计实验报告(可编辑)

北邮数字逻辑课程设计实验报告（可编辑）(文档可以直接使用，也可根据实际需要修改使用,可编辑推荐下载）实验四：电子钟显示一、实验目的（1）掌握较复杂的逻辑设计和调试。

（2）学习用原理图+VHDL语言设计逻辑电路。

（3）学习数字电路模块层次设计。

（4）掌握ispLEVER 软件的使用方法。

（5）掌握ISP 器件的使用。

二、实验所用器件和设备在系统可编程逻辑器件ISP1032 一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B 数字电路实验系统一台三、实验内容数字显示电子钟1、任务要求(1)、时钟的“时”要求用两位显示;上、下午用发光管作为标志；(2)、时钟的“分”、“秒”要求各用两位显示；(3)、整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位；(4)*、系统要有闹钟部分，声音要响5秒（可以是一声一声的响，也可以连续响）。

VHDL源代码：LIBRARY ieee;----主体部分-ENTITY clock isport(clk,clr,put,clk1 : in std_logic; -- clr 为清零信号，put 为置数脉冲，clk1 为响铃控制时钟choice : in std_logic; --用来选择时钟状态的脉冲信号lighthour : out std_logic_vector(10 downto 0);lightmin : out std_logic_vector(7 downto 0);lightsec : out std_logic_vector(7 downto 0); --输出显示ring : out std_logic); --响铃信号end clock;--60进制计数器模块ARCHITECTURE func of clock iscomponent counter_60port(clock : in std_logic;clk_1s : in std_logic;putust : in std_logic;clr : in std_logic;load : in std_logic;s1 : out std_logic_vector(3 downto 0);s10 : out std_logic_vector(3 downto 0);co : out std_logic);end component;--24进制计数器模块component counter_24port(clock : in std_logic;clk_1s : in std_logic;putust : in std_logic;clr : in std_logic;load : in std_logic;s1 : out std_logic_vector(3 downto 0);s10 : out std_logic_vector(6 downto 0));end component;signal sec,a:std_logic; --- 2 分频产生1s信号signal l1,l2,l3:std_logic; ---判定对时间三部分修改signal c1,c2:std_logic; ---进位信号signal load:std_logic_vector(1 downto 0);signal temp:integer range 0 to 2499;signal temp1:integer range 0 to 95; --计数信号signal sec_temp:std_logic_vector(7 downto 0);--总进程beginu1 : counter_60 port map (sec,sec,put,clr,l1,sec_temp(3 downto 0),sec_temp(7 downto 4),c1); u2 : counter_60 port map (c1,sec,put,clr,l2,lightmin(3 downto 0),lightmin(7 downto 4),c2);u3 : counter_24 port map (c2,sec,put,clr,l3,lighthour(3 downto 0),lighthour(10 downto 4)); lightsec(7 downto 0)<=sec_temp(7 downto 0);--状态转换process (choice)beginif (choice'event and choice='1') thencase load iswhen "00" => l1<='0'; --非修改状态l2<='0';l3<='0';load<="01";when "01" => l1<='0'; --此状态下对小时进行修改l2<='0';l3<='1';load<="10";when "10" => l1<='0'; --此状态下对分钟进行修改l2<='1';l3<='0';load<="11";when others => l1<='1'; --此状态下对秒进行修改l2<='0';l3<='0';load<="00";end case;end if;end process;--计数进程process(clk)beginif (clk'event and clk='1') then --分频if (temp=2499) thentemp <= 0;sec<=not sec;elsetemp <= temp+1;end if;end if;end process;--响铃进程process(clk1)beginif(clk1'event and clk1='1') thenif (temp1=95) thentemp1<=0;a<=not a;elsetemp1<=temp1+1;end if;end if;end process;ring<=a when (c2='1' and sec_temp<5 and sec='1') else --5s整点响铃'0';end func;library IEEE;entity counter_60 isport (clock : in std_logic; --计数信号，即低位的进位信号或时钟脉冲信号clk_1s : in std_logic; --周期1s 的时钟信号putust : in std_logic; --调表置数信号clr : in std_logic; --清零load : in std_logic; --判定信号s1 : out std_logic_vector(3 downto 0); --计数器的个位s10 : out std_logic_vector(3 downto 0); --计数器的十位co : out std_logic );end counter_60;if(load=1 ) --防止脉冲产生进位co_ temp<=’0’;architecture func of counter_60 issignal s1_temp: std_logic_vector(3 downto 0);signal s10_temp : std_logic_vector(3 downto 0);signal clk,co_temp : std_logic;beginclk<=clock when load='0' elseputust;process (clk,clr)beginif (clr='1') thens1_temp <= "0000";s10_temp <= "0000";elsif (clk'event and clk='1')then --进位判断if (s1_temp=9) thens1_temp <= "0000";if (s10_temp=5) thens10_temp <= "0000";co_temp<='1';elseco_temp<='0';s10_temp <= s10_temp+1;end if;elseco_temp<='0';s1_temp <= s1_temp+1;end if;end process;s1 <= s1_temp when (clk_1s='1'or load='0') else"1111";s10 <= s10_temp when (clk_1s='1' or load='0') else"1111";co <= co_temp when (load='0') else'0';end func;library IEEE;--24进制计数器entity counter_24 isport(clock : in std_logic; --计数信号clk_1s : in std_logic; --周期1s 的时钟信号putust : in std_logic;clr : in std_logic; --清零信号load : in std_logic; --判定信号s1 : out std_logic_vector(3 downto 0); --计数器的个位s10 : out std_logic_vector(6 downto 0)); --计数器的十位end counter_24;architecture func of counter_24 issignal s1_temp : std_logic_vector(3 downto 0);signal s10_temp : std_logic_vector(1 downto 0);signal clk : std_logic;beginclk<=clock when load='0' elseprocess (clk,clr)beginif (clr='1') thens1_temp <= "0000";s10_temp <= "00";elsif (clk'event and clk='1') thenif (s1_temp=3 and s10_temp=2) then s1_temp <= "0000";s10_temp <= "00";elsif (s1_temp=9) thens1_temp<="0000";s10_temp<=s10_temp+1;elses1_temp <= s1_temp+1;end if;end if;end process;--显示进程process(s10_temp)beginif (clk_1s='1' or load='0') thencase s10_temp iswhen "00" => s10<="1111110";when "01" => s10<="0110000";when "10" => s10<="1101101";when others => null;end case;elses10<="0000000";end if;end process;s1 <= s1_temp when (clk_1s='1' or load='0') else"1111";end func;四、实验小结：注意当时钟处于被修改状态时，即对时、分、秒的值进行修改时，不应产生进位，产生很多莫名其妙的错误，如修改后有进位（分钟为00）时，或者自行到整点响铃后，再次给脉冲会进位的情况。

计算机组成原理实验报告

计算机组成原理实验报告计算机组成原理实验报告引言：计算机组成原理是计算机科学与技术专业的重要课程之一，通过实验可以更好地理解和掌握计算机的组成原理。

本篇实验报告将介绍我们在计算机组成原理实验中所进行的实验内容和实验结果。

实验一：逻辑门电路设计在这个实验中，我们学习了逻辑门电路的设计和实现。

通过使用门电路，我们可以实现与门、或门、非门等基本逻辑运算。

我们首先学习了逻辑门电路的真值表和逻辑代数的基本运算规则，然后根据实验要求，使用逻辑门电路设计了一个简单的加法器电路，并通过仿真软件进行了验证。

实验结果表明，我们设计的加法器电路能够正确地进行二进制数的加法运算。

实验二：数字逻辑电路实现在这个实验中，我们进一步学习了数字逻辑电路的实现。

通过使用多路选择器、触发器等数字逻辑元件，我们可以实现更复杂的逻辑功能。

我们首先学习了多路选择器的原理和使用方法，然后根据实验要求，设计了一个4位二进制加法器电路，并通过数字逻辑实验板进行了搭建和测试。

实验结果表明，我们设计的4位二进制加法器能够正确地进行二进制数的加法运算。

实验三：存储器设计与实现在这个实验中，我们学习了存储器的设计和实现。

存储器是计算机中用于存储和读取数据的重要组成部分。

我们首先学习了存储器的基本原理和组成结构，然后根据实验要求，设计了一个简单的8位存储器电路，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的8位存储器能够正确地存储和读取数据。

实验四：计算机硬件系统设计与实现在这个实验中，我们学习了计算机硬件系统的设计和实现。

计算机硬件系统是计算机的核心部分，包括中央处理器、存储器、输入输出设备等。

我们首先学习了计算机硬件系统的基本原理和组成结构，然后根据实验要求，设计了一个简单的计算机硬件系统，并通过实验板进行了搭建和测试。

实验结果表明，我们设计的计算机硬件系统能够正确地进行指令的执行和数据的处理。

结论：通过这些实验，我们深入学习了计算机组成原理的相关知识，并通过实践掌握了计算机组成原理的基本原理和实现方法。

数字逻辑课程实验教学大纲

《数字逻辑》课程实验教学大纲课程编号：031011课程总学时：64 实验学时：16课程总学分：3.5适用专业：计算机科学与技术、网络工程、软件工程、物联网工程一、本课程实验的主要目的与任务开设《数字逻辑》课程实验，旨在加深学生对《数字逻辑》课程理论内容的理解，培养学生分析、设计、组装和调试数字电路的基本技能，掌握数字逻辑课程实验方法与步骤，并为学习后续课程打下坚实的基础。

二、本课程实验项目注：1、类型---指验证性、综合性、设计性；2、该表格不够可拓展。

三、各实验项目主要实验内容和基本要求各实验项目的主要内容和基本要求见附录。

四、实验成绩考核与评定办法学生应做好实验准备，认真完成每个实验，按时完成实验报告，任课教师应认真批改实验报告并给出实验报告成绩。

根据出勤情况、实际操作情况和实验报告进行实验评分，成绩评定为优秀（A）、良好（B）、中等（C）、及格（D）和不及格（E）五个档次。

五、主要参考书目实验指导书：《数字逻辑和数字电路实验指导书》，清华大学科教仪器厂编。

六、本大纲说明《数字逻辑》课程实验教学大纲和《数字逻辑》课程教学大纲相对应，具体见“《数字逻辑》课程教学大纲”。

撰写人：朱贵宪审定人：常国权批准人：执行时间：附录：实验一门电路的特性研究1.实验目的（1）掌握门电路的主要特性及逻辑功能；（2）掌握门电路的延迟时间的测量方法；（3）了解和掌握门电路延迟时间对电路的影响；（4）了解和掌握数字电路所用的仪器设备（重点是示波器本实验要求示波器40M 以上）；（5）了解和熟悉集成电路器件的管脚和用法。

2.实验内容；（1）测试与非门传输延迟时间tpd（2）测试用与非门组成的闭环振荡器；产生的尖峰信号；（3）测试延迟时间tpd（4）设计一个电路，消除尖峰干扰的影响并分析尖峰干扰的原因和消除的方法。

3.实验要求（1）熟练掌握示波器的使用；（2）熟悉数字逻辑实验系统的功能特点。

4.实验器材（1）数字逻辑实验箱、示波器、数字万用表，数字示波器；（2）74LS00 2片、74LS86 1片。

数字逻辑实验报告完整版

华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。

3学会二进制的运算规律。

二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。

三、实验内容内容A 一位全加全减器的实现。

电路做加法还是做减法由S控制。

当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。

当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。

内容B 舍入与检测电路的设计。

用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。

当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。

由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。

接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。

由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。

每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。

逻辑门电路实验报告

逻辑门电路实验报告逻辑门电路实验报告引言逻辑门电路是数字电路中的基础组成部分，它们通过接收输入信号并产生输出信号来实现逻辑运算。

在本次实验中，我们将探索不同类型的逻辑门电路，并通过实验验证其功能和性能。

实验一：与门电路与门电路是最简单的逻辑门之一，其输出信号仅在所有输入信号均为1时为1，否则为0。

我们首先搭建了一个与门电路，并通过给定的输入信号进行测试。

实验结果表明，当输入信号为1和1时，输出信号为1；而当输入信号为1和0、0和1、0和0时，输出信号均为0。

这验证了与门电路的逻辑运算规则。

实验二：或门电路或门电路是另一种常见的逻辑门，其输出信号仅在至少有一个输入信号为1时为1，否则为0。

我们接着搭建了一个或门电路，并进行了相应的测试。

实验结果表明，当输入信号为1和1时，输出信号为1；而当输入信号为1和0、0和1、0和0时，输出信号均为0。

这再次验证了或门电路的逻辑运算规则。

实验三：非门电路非门电路是最简单的逻辑门之一，其输出信号与输入信号相反。

我们接下来搭建了一个非门电路，并进行了测试。

实验结果表明，当输入信号为1时，输出信号为0；而当输入信号为0时，输出信号为1。

这进一步验证了非门电路的逻辑运算规则。

实验四：异或门电路异或门电路是一种特殊的逻辑门，其输出信号仅在输入信号不同时为1，否则为0。

我们继续搭建了一个异或门电路，并进行了测试。

实验结果表明，当输入信号为1和0、0和1时，输出信号为1；而当输入信号为1和1、0和0时，输出信号均为0。

这验证了异或门电路的逻辑运算规则。

实验五：与非门电路与非门电路是结合了与门和非门的功能的电路，其输出信号与与门电路的输出信号相反。

我们最后搭建了一个与非门电路，并进行了测试。

实验结果表明，当输入信号为1和1时，输出信号为0；而当输入信号为1和0、0和1、0和0时，输出信号均为1。

这验证了与非门电路的逻辑运算规则。

结论通过本次实验，我们成功搭建并测试了不同类型的逻辑门电路，包括与门、或门、非门、异或门和与非门。

数字逻辑实验报告

课程设计报告题目：常用中规模集成电路的VHDL设计课程名称：数字逻辑实验专业班级：计算机科学与技术11级10班学号：U201114445姓名：王涛指导教师：熊自立报告日期：2013/6/18计算机科学与技术学院实验一：异步时序逻辑电路的设计一、实验目的熟悉并掌握脉冲异步时序逻辑电路的分析方法，加深对异步时序逻辑电路的理解。

掌握电平异步时序逻辑电路实验的设计方法及如何消除临界竞争。

二、实验设备与器件1.Basys2开发板2.JTAG下载电缆三、实验内容用电平异步时序逻辑电路实现下降沿出发的D触发器（无空翻）。

典型的输入输出时间图如下：X2(CP)X1(D)Z(Q)实验时先建立该电路的原始流程表及总态图。

四、实验步骤1.建立原始流程表：2.化简原始流程表：（1）隐含表找出相容行对（1，2）（1，3）（2，3）（3，4）（5，6）（6，7）（6，8）（2）作合并图，求最大相容行类：Array得最大相容类为｛（1，2，3），（3，4），（5，6，8），（6，7）｝；选择其中一个最小闭覆盖：｛（1，2，3），（4），（5，6，8），（7）｝，分别用A,B,C,D表示。

3.最简流程表状态相邻图：状态分配方案：可得二进制流程表如下：卡诺图化简得激励和输出函数的表达式：Y2的卡诺图 Y1的卡诺图Z的卡诺图5. ISPLEVER进行波形仿真发现该电路存在着竞争现象。

返回检查表达式，发现Y2、Y1都存在着“0”险象，用添加冗余项的方式消除竞争，修改其表达式如下：x1xx12+=1y2Y+2y2x1y22y1yx2+Y+=1y1x重新设计电路如下所示：用ISPLEVER仿真，得到如下波形：6.实验结果测试：下载到Basys2开发板上，按引脚连线，测试D触发器功能，D端接高电平“1”时，按下按钮给出一个下降沿时钟脉冲，输出端的灯变红，D端接低电平“0”时，按下按钮给出一个下降沿时钟脉冲，输出端的灯变绿。

与D触发器的逻辑功能吻合。

数字逻辑实验三 实验四

数字逻辑实验报告实验

数字逻辑实验

数字逻辑 数电 实验报告

数字逻辑实验指导书(1)

数字逻辑电路实验报告

数字逻辑实验报告

数字逻辑实验报告

数字逻辑实验报告

数字电路-实验指导书汇总

计算机组成原理实验教程

数字逻辑实验报告

电测实训总结

北邮数字逻辑课程设计实验报告(可编辑)

计算机组成原理实验报告

数字逻辑课程实验教学大纲

数字逻辑实验报告完整版

逻辑门电路实验报告

数字逻辑实验报告

数字逻辑实验三实验四

数字逻辑数电实验报告