第7章 半导体存储器和可编程逻辑器件

合集下载

数字电子技术基础:半导体存储器与可编程逻辑器件

数字电子技术基础:半导体存储器与可编程逻辑器件
PROM中的数据由用户自己写入,但只能写一次,写 后就无法改变。
上页 下页 返回
数字电子技术基础
(3) 可擦除 PROM(Erasable PROM 简称EPROM) PROM中写入中的数据可用紫外线擦除,用户可
以多次改写其中存储的数据。 (4) 电可擦除 EPROM(Electrically EPROM 简称E2PROM)
随机存储器(Random Access Memory 简称RAM ) 只读存储器(Read-only Memory 简称ROM ) 1. 随机存储器(RAM ) RAM:既能读出、写入数据,断电后数据不能保存。
上页 下页 返回
数字电子技术基础
RAM按照存储单元的结构类型分: (1) 静态RAM (Static RAM,简称SRAM)
上页 下页 返回
数字电子技术基础
在PLD(HDPLD)中,门电路的简化画法
(a) 输入缓冲器
A
A
(c) 连接方法

固定连接
(b) 三输入与门
ABC
•••
Z
×
编程连接
擦除(断开)
上页 下页 返回
数字电子技术基础
8,有大量的数据需要存储。 半导体存储器就是一种能够存放大量数据的集成电路。 半导体存储器是各种数字系统和计算机中不可缺少的组成部分。 半导体存储器具有集成度高、功耗小、存取速度快等优点。
上页 下页 返回
数字电子技术基础
半导体存储器的分类:
E2PROM用电可擦除存入的数据,使用起来更加方便。
上页 下页 返回
数字电子技术基础
3. 可编程逻辑器件( Programmable Logical Device, 简称 PLD) PLD是一种半定制器件,可以由编程来确定其逻辑功能。在设 计和制作电子系统中使用PLD,可以获得较大的灵活性和较短 的研制周期。 (1) 低密度PLD a. 只读存储器

半导体存储器和可编程逻辑器件PPT课件

半导体存储器和可编程逻辑器件PPT课件

N+ SiO2
P型硅衬底
图7-2-1 叠层栅MOS管剖面示意图
写入:
漏极和源极(接地)之间加 高电压,控制栅极加高电压 脉冲,形成雪崩效应。需专 用工具(编程器)。
擦除: 用紫外线或X射线照射SIMOS 管,使SiO2层中产生电子空 穴对,为浮置栅的负电荷提 供放电通道。
2020/1/15
4. 电可擦除可编程ROM(E2PROM)。也是采用浮栅技术,用 电擦除,可重复擦写100次,并且擦除的速度要快的多。 E2PROM的电擦除过程就是改写过程,它具有ROM的非易失 性,又具备类似RAM的功能,可以随时改写。
特点:适合于大批量生产使用,性价比高。 数据无法修改,不灵活。
2020/1/15
2.可编程ROM(PROM)
PROM(Programable ROM)。出厂时,存储内容全为1
(或全为0),用户可根据自己的需要进行编程,但只能编
程一次。
用户对PROM编程是逐字逐
UCC 字线
Wi
位进行的。首先通过字线和位线 选择需要编程的存储单元,然后 通过规定宽度和幅度的脉冲电流, 将该存储管的熔丝熔断,这样就


码 W2
A0

W3
存储矩阵 W0
A1
地 W1


码 W2
A0

W3
D3
D2
D1
D0
EN
D3
D2
D1
D0
2020/1/15
二、只读存储器ROM编程
ROM的编程是指将信息存入ROM的过程。 1.固定ROM(掩膜ROM):
用户专用ROM,用户将程序代码交给IC生产商,生产商在 芯片制造过程中将用户程序代码固化在IC的ROM中,用户在 使用过程只能读出不能写入。

半导体存储器和可编程逻辑器件

半导体存储器和可编程逻辑器件

PPT文档演模板
•层叠栅存储单元
半导体存储器和可编程逻辑器件
•叠层栅MOS管剖面示意图
•控制栅 •与字线 相连,控制信息 的读出和写入
•浮栅 •埋在二氧化硅绝缘层, 处于电“悬浮”状态, 不与外部导通,注入电 荷后可长期保存
PPT文档演模板
半导体存储器和可编程逻辑器件
•信息写入
•1 信息: •出厂时所有存储单元的浮栅均无电荷,可认为全部存储了1 信息。
•7.2.1 半导体存储器概述
•半导体存储器是用半导体器件来存储二值 信息的大规模集成电路。
•优点:集成度高、功耗小、可靠性高、价 格低、体积小、外围电路简单、便于自动 化批量生产等。
PPT文档演模板
半导体存储器和可编程逻辑器件
•1. 半导体存储器的分类 •(1)按存取方式分类
•只读存储器 •(Read Only Memory,ROM)
PPT文档演模板
半导体存储器和可编程逻辑器件
•(1)一次性可编程 ROM(PROM)
•PROM的结构图
•位线 •字线
•当在该位上需要存0时,通过 •编程,烧断熔丝;当需存1时, •保留熔丝.
•编程为一次性的,烧断的熔丝 •不能再接上.
PPT文档演模板
半导体存储器和可编程逻辑器件
•(2)光可擦除可编程ROM (EPROM)
PPT文档演模板
半导体存储器和可编程逻辑器件
•信息读出
•读出1:
•擦写栅加+3V电压,字线加+5V正常电平,这时T2管 导通,若浮栅上有注入电子,则T1不能导通,在位线 上可读出1.
•读出0:
•若浮栅上没有注入电子,则T1导通,在位线上可 读出0。
PPT文档演模板

7半导体存储器和可编程逻辑器件 共63页

7半导体存储器和可编程逻辑器件 共63页
<
(三)寄存器输出结构
通过反馈建立起Qn与Qn+1之间的逻辑关系。
<
(四)带有异或门的输出结构(1)
可编程输入端XOR控制输出极性
XOR = 0,Y与S同相; XOR = 1,Y与S反相;
<
(四)异或输出结构(2)
A B
在寄存器输出结 A B D1
说明
构基础上增加异或 0 0 0 B=0, D1与 门实现输出极性可 1 0 1 A同相
AC0、AC1 (n) 、XOR(n)、 AC1 (m)均为结构
控制字中的一位数据,通过对结构控制字编程,可以
设定OLMC的工作模式。
<
至另一 个邻级
AC0 AC1(n) AC1(m)
1
0

1
1

0

1
0

0
FMUX输入信号
寄存器Q 本级输出 邻级输出 地电平
反馈缓冲器输入 端信号来源
Q端信号
本级输出端
当场强达到一1定 07V大 /c小 m) ,电 (子会穿越隧道
“隧道效应”
<
③ 快闪存储器(Flash Memory) 类似SIMOS管
*工作原理:
Gf 放电,利用隧道效应
向G f 充电利用雪崩注入方式, Gc 0,Vss加12V,100ns的正脉冲
D S加正压(6V),Vss接0 Gf 上电荷经隧道区放电
字线和位线 存储器的容量:“字数 x 位数”
<
④ 掩模ROM的特点: 出厂时已经固定,不能更改,适合大量生产
简单,便宜,非易失性
<
PROM(可编程ROM) 总体结构与掩模ROM一样,但存储单元不同

电子教案-电子技术(第5版_吕国泰)教学资源51134-第7章 半导体存储器和可编程逻辑器件-电子课件

电子教案-电子技术(第5版_吕国泰)教学资源51134-第7章 半导体存储器和可编程逻辑器件-电子课件
25
第四节、可编程逻辑器件
5、在系统可编程逻辑器件(ispPLD)
在系统可编程逻辑器件(ispPLD)是20世纪90 年代推出的一种高性能大规模数字集成电路,它成 功地将原属于编程器的有关电路也集成于ispPLD中。 因此, ispPLD的最大特点是,编程时既不需要使 用编程器,也不需要将器件从系统的电路板上取下, 用户可以直接在系统上进行编程。
22
第四节、可编程逻辑器件
2、可编程阵列逻辑(PAL)
可编程阵列逻辑(PAL)是20世纪70年代末期 出现的产品,它是由可编程的与阵列和固定的或阵 列所组成的与或逻辑阵列。
PAL比PLA工艺简单,易于编程和实现,既有 规则的阵列结构,又有灵活多变的逻辑功能,使用 较方便。但其输出方式固定而不能重新组态,编程 是一次性的。
可编程逻辑阵列(PLA)是20世纪70年代中期 出现的逻辑器件,它既包括可编程的与阵列,也包 括可编程的或阵列;不仅可用于实现组合逻辑电路 功能,如果在或阵列的输出外接触发器,还可用于 实现时序逻辑电路功能。
PLA 的与阵列不是全译码,而是可编程的。同 时,其或阵列也是可编程的。用它来实现同样的逻 辑函数,其阵列规模要比ROM小得多。
2、存取周期 连续两次读(写)操作间隔的最短时间称 为存取周期。
一、固定ROM 二、可编程ROM 二、ROM的应用实例
ROM的结构框图 存储矩阵 地址译码器 读出电路
第二节、只读存储器
7
一、固定ROM 1、二极管掩模ROM
第二节、只读存储器
8
第二节、只读存储器
9
2、MOS管掩模ROM
18
(2) RAM的字扩展
第三节、随机存取存储器
19
第四节、可编程逻辑器件

模电课件第七章 半导体存储器和可编程逻辑器件

模电课件第七章 半导体存储器和可编程逻辑器件

(2)可编程逻辑器件
(Programmable Logic Device,PLD)
可编程逻辑器件是20世纪70年代后期发展起来的一种功能特殊 的大规模集成电路,它是一种可以由用户定义和设置逻辑功能 的器件。 特点:结构灵活、集成度高、处理速度快、可靠性高
(3)微处理器
微处理器主要指通用的微处理机芯片,它的功能由汇编语言 编写的程序来确定,具有一定的灵活性。但该器件很难与其 他类型的器件直接配合,应用时需要用户设计专门的接口电 路。 微处理器是构成计算机的主要部件。目前除用作CPU外,多 用于实时处理系统。
2. PLD器件的连接表示方法 (1)PLD 器件的连接表示法
固定连接
可编程连接
不连接
(2)门电路表示法
1
A
A
A
1
A
A
A
反向缓冲器
A
&
B
F
C
ABC
&
F
与门
A
≥1
B
F
C
ABC
≥1
F
或门
缓(冲d)器
ABC
(3) 阵列图
1
1
1
& D=BC
& E=AABBCC=0 & F=AABBCC=0
& G=1
1)浮栅注入 MOS 管(FAMOS 管) 存储单元采用两只 MOS管 缺点:集成度低、击穿电压高、速度较慢
2)叠层栅注入 MOS 管(SIMOS 管)
层叠栅存储单元
叠层栅MOS管剖面示意图
控制栅 与字线 相连,控制信息的 读出和写入
浮栅 埋在二氧化硅绝缘层, 处于电“悬浮”状态, 不与外部导通,注入电 荷后可长期保存

章半导体存储器和可编程逻辑器件

章半导体存储器和可编程逻辑器件
1024×1(1) …
IO77 D0D7
I/ O
1024×1(7)
A0A1…A9 R/WCS
A0A1…A9 R/WCS
(二) 字扩展
8.2 只读存储器(ROM)
掩模 ROM
分类 可编程 ROM(PROM — Programmable ROM)
可擦除可编程 ROM(EPROM — Erasable PROM)
— n 位地址
— b 位数据
最高位 最低位
数据输出
D0 D1
…… D0 D1 ……
Db-1 Db-1
2n×b ROM
A0 A1 …… An-1 ……
A0 A1
An-1
地址输入
2. 内部结构示意图
地址译码器
A0

A1


W0 W1
字 Wi 线

An-1
W2n-1
存储单元
0单元 1单元
i 单元
2n-1单元 位线
D0 D1 Db-1
数据输出
ROM 存储容量 = 字线数 位线数 = 2n b(位)
3. 逻辑结构示意图 (1) 中大规模集成电路中门电路的简化画法
ABCD
与门 A B
&
Y
D
或门 A ≥1
B
Y
C
连上且为硬连接,不能通过编程改变
编程连接,可以通过编程将其断开
断开
缓冲器
A
Y=A A
Y=A Y=A A Z=A
在CS=1时: G1、G2和 G3处于高阻状态,不工作。
3. RAM的操作与定时
读操作过程及时序图
tRC
读周期
ADD(地址) CS

第七章 半导体存储器和可编程逻辑器件

第七章 半导体存储器和可编程逻辑器件

掩膜式ROM 类型
第19页
一次编程只读存贮 PROM 可多次改写的只读存贮器 EPROM
江苏技术师范学院电信学院
数字电路
EPROM(光擦可编程只读存贮器)
典型的芯片 EPROM2716(2K×8位) EPROM2732(4K×8位) 版权:陶为戈 5V单电源供电,输入、输出电平与TTL 版权:陶为戈 兼容,输出电路为三态 总体结构与掩膜ROM一样,但存储单元 不同
版权:陶为戈 版权:陶为戈
第24页
江苏技术师范学院电信学院
数字电路
ROM阵列结构
版权:陶为戈 版权学院电信学院
第13页
江苏技术师范学院电信学院
数字电路
exp1:用1024×1的RAM组成1024×8的存贮系统 分析: 1024×1 的 RAM ,单元地址 0000H~3FFH 共 10 根地址线, 只要将8片1024×1的RAM并联即可。
版权:陶为戈 版权:陶为戈
第14页
江苏技术师范学院电信学院
数字电路
exp2: 用4片256×8位扩展成1024×8位RAM
版权:陶为戈 版权:陶为戈
第15页
江苏技术师范学院电信学院
数字电路
版权:陶为戈 版权:陶为戈
第16页
江苏技术师范学院电信学院
数字电路
常用的静态RAM 6116(2K×8位)
OE
CE
:
输出使能控制端 :片选信号
WE
版权:陶为戈 : 读/写控制信号 版权:陶为戈
数字电路
特点: 每次只对一个存贮单元进行读或 写操作
版权:陶为戈 版权:陶为戈
有x译码和y译码构成
第8页
江苏技术师范学院电信学院
数字电路
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

.. .. ..
Y7
7.3 可编程逻辑器件(PLD)
PLD—Programmable Logic Devices
大规模集成电路,集成了大量的门电 路和触发器,用户可编程构成所需电路。 优点:
清华大学电机系唐庆玉 (1)节省集成芯片的数量节省电路板面积,
节省电耗,减少产品体积,降低成本 2003年11月15日编 (2)电路保密,不易被他人仿造
A12 ~ A0 D7 ~ D0 地
2764
CS PGM
6 5 4 3 25 24 21 23 2 20 22
引脚 A12 ~ A0 D7 ~ D0 CS P GM Vpp Vcc
功能

地址输入 数 据 芯片使能 编程脉冲 电压输入
CS OE
五、电可改写只读存储器E2PROM • 由于EPROM在擦除时必须用紫外线照射,因而给 使用者带来不便。而E2PROM正是为克服这一缺 点而出现的新型存储器。E2PROM的存储位结构 与EPROM相似,但在浮栅与漏极±间增加了一个 隧道管,使电荷可以在浮栅与漏极之间双向流 动,不再需要紫外线来激发,即编程和擦除均 可用电来完成。 • E2PROM既能像EPROM那样长期保存信息,又能在 在线情况下随时改写;既可单字节改写,又可 全片擦除改写。
二、二极管阵列的掩膜ROM
字线 A1 字 地 W1 址 译 W2 码 器 W3 W0 位线
二极管 存贮矩阵
每个单元所存数据
A1A0 W3W2 W1 W0 D3D2D1D0 0 0 0 0 0 1 1 1 1 0
地 址 线
0 1 0 0 1 0 0 1 0 1
1 0 0 1 0 0 1 1 0 0
A0
(1)固定ROM(又叫掩膜ROM)。厂家把数据写入 存储器中,用户无法进行任何修改。 (2)一次性可编程ROM(PROM)。出厂时,存储内 容全为1(或全为0),用户可根据自己的需要编程, 但只能编程一次。 (3)光可擦除可编程ROM(EPROM)。采用浮栅技 术生产的可编程存储器。其内容可通过紫外线照射而 被擦除,可多次编程。
静态RAM存储单元所用的管子多,功耗大,集
成度受到影响,目前常用的是动态RAM。
单管动态存储单元
数据存储在Cs中,T 为门控管,通过控制T 的导通与截止,可以把 数据从存储单元送至位 线上或将位线上的数据 写入到存储单元。
4. 片选及输入/输出控制电路
D G1 I/O G4 & G 3 G5 & CS R/W D G2
当选片信号CS=1时,G5 、G4 输出为0,三态门G1 、G2 、G3 均处 于高阻状态,输入/输出(I/O)端与存储器内部完全隔离,存储器 禁止读/写操作,即不工作;
当CS=0时,芯片被选通:当 =1时,G5输出高电平,G3被打开, 于是被选中的单元所存储的数据出现在I/O端,存储器执行读操作;
1 1 1 0 0 0 0 0 1 1
输出 三态门
输出使能 OE
D3 D2 D1 D0 数据线
PROM(熔丝式)电路原理
字线
熔断丝
位线
(1)PLD的逻辑表示方法
固定连接
编程连接
不连接
熔丝
(2)PLD的图形符号
缓冲门 A A A A
相当于
&
1
A A
A BC 与门
Y
A B C A B C A B
&
(4)电可擦除可编程ROM(E2PROM)。也是采用浮栅 技术生产的可编程ROM,但是构成其存储单元的是隧 道 MOS管 , 是 用 电擦 除 , 并且 擦除的速 度 要 快 的 多 (一般为毫秒数量级)。E2PROM的电擦除过程就是改 写过程,它具有ROM的非易失性,又具备类似RAM的 功能,可以随时改写(可重复擦写1万次以上)。 (5)快闪存储器(Flash Memory)。也是采用浮栅型 MOS管,存储器中数据的擦除和写入是分开进行的, 数据写入方式与EPROM相同,一般一只芯片可以擦 除/写入100次以上。
图 6.8
EPROM存储位模型图
EPROM是目前使用最广泛的一类ROM,甚至有些廉价 的塑封EPROM根本就不制作石英玻璃窗口,目的是降 低制作成本,不过这种EPROM只能编程一次。
EPROM举例——2764
Vpp Vcc
VPP VIH (PGM) 1 27 10 9 8 7 地 址 输 P GM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CS OE GND 14 8kB×8 2764 O0 O1 O2 O3 O4 O5 O6 O7 11 12 13 15 16 17 18 19 输 出 数 据 V CC 28
这样每一个存储 单元都有了一个 固定的编号,称 为地址。
2.地址译码器——将寄存器 地址所对应的二进制数译 成有效的行选信号和列选 信号,从而选中该存储单 元。 采用双译码结构。 行地址译码器:5输入32输出, 输入为A0 、A1 、…、A4 , 输出为X0、X1、…、X31; 列地址译码器:5输入32输出, 输入为A5 、A6 、…、A9 , 输出为Y0、Y1、…、Y31, 这样共有10条地址线。
第7章 半导体存储器和可编程逻辑器件
存储器——用以存储二进制信息的器件。
半导体存储器的分类:
根据使用功能的不同,半导体存储器可分为两大类: (1)随机存取存储器(RAM)也叫做读/写存储器。既能 方便地读出所存数据,又能随时写入新的数据。RAM的 缺点是数据易失,即一旦掉电,所存的数据全部丢失。 (2)只读存储器(ROM)。其内容只能读出不能写入。 存储的数据不会因断电而消失,即具有非易失性。 存储器的容量:存储器的容量=字长(n)×字数(m)
当 =0时,G4输出高电平,G1、G2被打开,此时加在I/O端的 数据以互补的形式出现在内部数据线上,存储器执行写操作。
二. RAM的工作时序(以写入过程为例)
t WC
ADD CS
写入单元的地址
R/W
t AS
t
WP
t
WR
I/O
t
写入数据
DW t DH
读出操作过程如下: (1)欲写入单元的地址加到存储器的地址输入端; (2)加入有效的选片信号CS; (3)将待写入的数据加到数据输入端。 (3)在 线上加低电平,进入写工作状态; (4)让选片信号CS无效,I/O端呈高阻态。
7.1 随机存取存储器(RAM)
一. RAM的基本结构
由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。
地 址 码 输 入 片选 读/写控制 输入/输出 地 址 译 码 器
存储矩阵
读/写 控制器
1. 存储矩阵
图 中 , 1024 个 字 排 列 成 32×32 的 矩阵。 为了存取方便, 给它们编上号。 32 行 编 号 为 X0 、 X1、…、X31, 32 列 编 号 为 Y0 、 Y1、…、Y31。
地址又是如何分配的?
某RAM芯片存有2048个字,每个字长为8位,该芯片 应有 11 个地址引脚,I/O引脚应有 8 个
四.RAM的芯片简介(6116) 6116为2K×8位静态CMOSRAM 芯片引脚排列图:
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 6116
例如,输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001,则行 选线X1=1、列选线Y0=1,选中第X1行第Y0列的那个存储单元。
3. RAM的存储单元
六管NMOS静态存储单元
只有当行、列选 择线均为高电平 时,该存储单元 才会被选中。
三管动态存储单元 数据存储在电容C 里,当电容充有足 够的电荷时,为逻 辑状态0。 当有读数据时,可 对该存储单元进行 刷新。 只要该行有读信号 ,该行数据均可刷 新。
...
I/O 0 I/O1
...
9
I/O7
R/W CS
... A
1024×8RAM A0 A 1
R/W CS
... A
R/W CS
A0 A1 A9
R/W
A10 A11 A12 +5V
...
A B C G1 G2A G2B 74LS138 Y0 Y1
.. .. ..
Y7
扩展后的存储器系统,它的地址空间有多大?
.. .. ..
13
. . . . . .
A12 CS
.. .. ..
O7
O7
OE U1
OE U2
~
CS OE
(2)字数扩展(地址码扩展)
用8片2764
8
. . O . . .. . . .. A ..
A0
0 12
2764
8
. . O . . .. . . .. A ..
A BC ABC ABC
ABC
A BC A BC ABC
ABC
Y
Y ABC ABC ABC ABC
四、光可擦除可编程ROM(EPROM) EPROM是一种可以多次重复使用的ROM,其存储位 结构如图6.8所示。它的每个存储位都制作一个管 子,但与掩膜式ROM不同,其栅极G悬浮于高阻抗的 SiO2层中,浮栅上有无电荷将决定管子是否导通, 即该位状态是0还是1。编程时,在较高的编程电压 Vpp的作用下,电荷可以感生进入浮栅。因SiO2 的 高阻抗,电荷一旦进入浮栅后可以保持十年以上。 若要擦除已写入的数据,可用紫外光照射浮栅,使 浮栅上的电荷获得足够的能量越过SiO2层逐渐泄放, 回到初始状态。为便于紫外光线透入,EPROM一般 都带有石英玻璃窗口。为避免阳光或其他光源中的 紫外线对EPROM起作用,正常使用时,窗口上应该 贴上一层不透明的保护膜。
相关文档
最新文档