任务2.2 VHDL并行语句

顺序语句有三个特点： a.所有语句的执行是顺序进行的； b.每条语句的执行和其所在的位置有关； c.顺序语句的输出不仅依赖于输入，而且还受位置的影响。
顺序语句
（1）Process语句 （2）If-Else语句 （3）Case-When语句 （4）Null语句 （5）For-Loop语句 （6）Wait until语句 （7）变量赋值语句 （8） Procedure（过程）调用语句
复习2 数据类型
VHDL中的运算符
逻辑运算： and 逻辑与 or 逻辑或 nand 与非 nor 或非 xor 异或 算术运算符：
xnor not
同或
逻辑非
+ * / ** mod rem abs
加 减 乘 除 乘方 求模 求余 求绝对值
复习2 数据类型
关系运算符： = 等于 /= 不等于 < 小于 <= 小于或等于 > 大于 >= 大于或等于 注：其中‘<=‟操作符也 用于表示信号的赋值操 作。
Case expression Is When constant_value1 => statement1; {statement;} When constant_value2 => statement2; {statement;] When others => statement3; {statement;} End case;
一、配置语句CONFIGURATION 定义格式： Configuration 配置名 of 实体名 is for 选用的结构体名 end for； end configuration 配置名 ；
例程
【编程练习1】：2输入与门
a b
电路真值表
c
a 0 1 0 1
b 0 0 1 1
c 0 0 0 1
标准逻辑类型对数 字逻辑电路的逻辑 特性描述更加完整， 真实，因此在VHDL 程序中，对逻辑信 号的定义通常采用 标准逻辑类型．
复习2 数据类型
逻辑序列
位序列 (Bit_Vector)
标准逻辑序列 (Std_Logic_Vector)
复习2 数据类型
序列的使用 Signal data: Std_Logic_Vector( 7 downto 0); Signal addr: Bit_Vector ( 0 to 3);
数据对象 数据类型 语句
复习
（1）Library和Package部分
作用：声明在实体和结构体定义中将用到的 数据类型、元件或子程序等。 声明格式： Library 库名； Use 库名. PACKAGE名.All； LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;
(一)、进程语句（Process语句）
格式： [Process-label:]Process[(Sensitivity list)] [Variable declarations] --变量声明 Begin [wait until statement] [variable assignment statements] [if statements] [case statements] [Procedure调用语句 ] End Process;
1、when…else 语句
Architecture Na of and2 is Begin c <= „0‟ when a= „0‟ and b = „0‟ else „0‟ when a= „1‟ and b = „0‟ else „0‟ when a= „0‟ and b = „1‟ else „1‟; -- 符号<=为信号直接赋值符。 End Na; -- 结构体Na Architecture Nb of and2 is Begin c <= a and b; -- and 为逻辑与操作 End Nb; --结构体Nb
例程
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; Entity and2 is Port( a : in bit; b : in bit; c : out bit); End and2; --实体定义结束。
(说明)：statements是指“语句”
进程语句Process
（1）一个结构体当中可以有多个Process 语 句，Process 语句是同时执行的并行语句。 （2）Process内的语句却是顺序执行的顺序语 句。 （3）多进程之间的信息通过信号对象来传递。
进程语句Process 敏感表(Sensitivity list)包括进程的一 些信号，当敏感表中的某个信号变化时进 程才被激活，进程内的顺序语句被执行。 当进程结束时，进程内的输出信号值被 更新，进程进入等待（睡眠）状态，直到 敏感表中的某一信号发生变化，进程被再 次激活。
（二）条件语句IF-ELSE If expression1 Then statement1; [statement;] [ Elsif expression2 Then statement2; [statement;] Else statement3; [statement;]] End if;
（三）选择语句 CASE-WHEN
复习2 数据类型
逻辑数据类型 （1）布尔代数（Boolean）型 ； （2）位（Bit）； （3）标准逻辑（Std_logic）；
type BOOLEAN is (FALSE, TRUE) ; type BIT is (‘0’, ‘1’);
复习2 数据类型
标准逻辑类型
Type Std_Logic Is ( „U‟, --Undefined(未初始化) „X‟ , --Forcing Unknown（强未知） „0‟ , --Forcing 0（强0） „1‟ , --Forcing 1（强1） „Z‟ , --Hign Impedance（高阻） „W‟, --Weak Unknown（弱未知） „L‟ , --Weak 0（弱0） „H‟ , --Weak 1（弱1） „-‟ , --Don‟t Care（忽略） )
FPGA应用技术
任务2.2 VHDL并行语句
第6周周四1、2节
复习
VHDL语言的程序结构 LIBRARY（USE）----- 库 PACKAGE ------------- 程序包集合 ENTITY -------------- 实体 ARCHITECTURE ----- 结构体 CONFIGURATION ---- 配置语句
复习
Library IEEE; Use IEEE.STD_logic_1164.all; Entity gate is Port( a,b : in bit; y,f : out bit); End gate; Architecture a1 of gate is Begin y <= a and b; f <= a or b; End a1;
IN ；OUT；INOUT ；BUFFER 端口模式可用下图说明：（黑框代表一个设计或模块）
IN
OUT
BUFFER
INOUT
复习
（3）ARCHITECTURE定义区
实体的实现。即说明电路的逻辑功能，输出与输入之
间的逻辑关系。
定义格式： Architecture 结构体名 of 实体名 is
[ 声明语句；(内部信号、变量、常数，元件，子程序声明)]
复习
VHDL程序 Library std; Use std.standard.all; Entity and2 is Port( a,b : in bit; c : out bit); End and2; Architecture a1 of and2 is Begin c <= a and b; End a1; C程序
并列语句 并列语句一般处于进程（PROCESS）的外 部。所有并列语句都是并行执行的，即与 它们出现的先后次序无关。 并列语句有三个特点： a. 所有语句的执行是并行的； b. 每条语句的执行和其所在程序中的前后位 置无关； c. 并列语句的输出仅仅依赖于输入，没有其 它的限制条件。
Begin
并行描述语句； End 结构体名；
一、配置语句CONFIGURATION
（4）CONFIGURATION部分 一个完整VHDL电路设计必须有一个实体和对应的 结构体，即实体和结构体对构成一个完整的VHDL 设计。 一个实体可对应一个结构体或多个结构体，即 一个实体可以有不同的描述方式。 作用：当实体有多个结构体时，系统默认实体选用 最后一个结构体，利用CONFIGURATION语句可 以任意选择采用哪一个结构体。
序列的范围大小声明方式： To, Downto
复习2 数据类型
序列的分解与合成 Signal A: Std_Logic_Vector( 3 downto 0); Signal B: Std_Logic_Vector( 0 to 3); Signal C: Std_Logic_Vector( 0 to 1); Signal D: Std_Logic_Vector( 1 downto 0); C<= A( 2 downto 1); B<= A(3) & D & „1‟;
例程
Configuration s1 of and2 is for na end for; end configuration s1; --结构体配置结束。
复习2 数据类型
VHDL语言中的基本数据类型
布尔代数(Boolean) 逻辑类型 位 (Bit) 标准逻辑 (Std_Logic) 整数 (Integer) 数值类型 实数 (Real)