基于NIOSII技术小直径遥传集成化设计2013

基于NiosⅡ技术的小直径遥传集成化设计王炜，杨晶，张晗，贺晓真（中国石油集团测井有限公司技术中心，陕西西安 710077）摘要:高温高压小直径仪器，由于外形尺寸限制和采用保温瓶技术，对内部电路的集成度要求较高。

而小直径高速电缆遥传，因为调制解调和总线控制，电路十分复杂。

文章介绍了高温高压小直径遥传集成化设计。

利用NiosⅡ技术，应用Altera公司的cyclone III系列芯片，在一片FPGA中构造三个软核处理器，完成井下数据采集、数据发送和命令接收等功能，大幅提高了仪器集成度。

详细描述了高温高压小直径遥传基于Nios II技术的硬件结构设计，给出了系统数据和命令帧格式以及软件工作流程。

关键词: NiosⅡ；FPGA；调制解调；数据采集；测井The Integrated Design for Nois II Based Small-Diameter Telemetry CartridgeWANG Wei, YANG Jing, ZHANG Han，HE Xiao Zhen(Technology Center, China Petroleum Logging, LTD., Xi’an, Shaanxi 710077, China)Abstract:Because of the use of vacuum flask and the limitation of the physical dimension, Small-Diameter logging tools working under high temperature and high formation pressure have very high demand on internal control circuits, especially on the integration for the internal ICs. As for the Small-Diameter telemetry cartridge, the internal ICs are hard to develop due to the bus control and modulation and demodulation technology. This paper mainly describes a kind of integrated design method for Small-Diameter telemetry cartridge, which works under high temperature and high formation pressure. With the help of the Nios II soft processor IP core based on the Altera Cyclone III FPGA hardware platform, we can implement different functions such as downhole data acquisition, data transmition and instruction receiving by using three separate soft processor IP cores in the same FPGA chip. Further more, a comprehensive introduction to the Nios II architecture design, software workflow and the structure of the datadgram and instructions will be given in details in this paper. Keywords:Nios II；FPGA；Modulation /Demodulation；Data Acquisition；Well Logging0 引言随着勘探开发中深井、超深井钻井数量逐年增加，对高温高压小直径仪器的需求日益增高。

由于外形尺寸限制和采用保温瓶技术，高温高压小直径仪器对内部电路的集成度要求较高。

而小直径高速电缆遥传，因为调制解调和总线控制，造成电路复杂、数据运算量巨大，要在有限空间中完成电路设计，更需要提高集成度，简化设计。

Nios II系列32位RSIC嵌入式处理器是Altera 公司推出的第二代FPGA嵌入式处理器，性能超过200DMIPS。

其本质是一个在FPGA里面用逻辑电路搭建的软核CPU。

本设计应用Altera 公司的cyclone III系列芯片，利用SOPC Builder在一个FPGA芯片中，定制多个NIOS II软核处理器及其与调制解调相关的“软” 硬件模块来协同实现500kbps的小直径高速电缆传输。

1 Nios II技术NiosII处理器是Altera公司为其FPGA产品配套开发的软核CPU。

在逻辑功能上,它们是32位的精简指令集CPU。

在实现方式上，它们是在FPGA上通过编程的方式实现的。

NiosII CPU 是一种采用流水线技术，单指令流的RISC（Reduced Instruction Set Computing，精简指令集运算）处理器。

作为一种可配置的通用RISC处理器，它可以与用户自定义逻辑结合构成SOC 系统，并下载到Altera的FPGA芯片中去。

NIOS II的软核结合外部闪存以及大容量的存储器，可以构成一个功能强大的32位嵌入式处理器系统。

NIOS II CPU的ALU（Arithmetic Logic Unit，算术逻辑单元）模块提供外部逻辑接口。

用户可以通过该接口自定制指令，用硬件来完成输入两个操作数得到一个操作结果的运算。

如图1所示。

图1. Nios II 的定制指令用户自定义逻辑部分（Custom Logic）连接到了ALU的两个输入端以及ALU的输出端，当使用NIOS II的自定制指令时，NIOS II内部的ALU操作将被放弃，结果以用户自定义逻辑的输出结果作为有效结果。

采用自定制指令时，使用的用户自定义逻辑也可以与NIOS II外部的逻辑进行数据交换，而不仅仅局限于NIOS II内部ALU的输入输出。

通过将专用的硬件加速器（见图2）添加到FPGA中作为CPU的协处理器，CPU就可以并发地处理大块的数据。

使得处理速度较软件实现快成百倍。

图2. 硬件加速器另外，Nios II系列支持60多个外设选项，开发者能够选择合适的外设，获得最合适的处理器、外设和接口组合。

2小直径遥传井下硬件结构设计小直径井下处理部分使用一片Altera的Cyclone III 系列高性能低功耗FPGA完成，该芯片提供了119K的逻辑单元以及3Mbit的片内存储器和576个嵌入式乘法器，这些为我们实现数据的采集、传输提供了充足的资源小直径遥传处理部分硬件结构框图见图3。

主要包括三个通道，数据采集通道、数据发送通道和命令接收通道。

每个通道都由一个CPU进行处理和控制。

这三个CPU全部通过Nios II 技术集成在一片FPGA中。

其中数据采集Nios II处理器用于采集井下数据和仪器控制；命令接收Nios II处理器与接收辅助处理电路一起，对地面下发的指令进行解调；数据发送Nios II 处理器与发送辅助处理电路一起完成上传数据的编码调制。

下面对三个通道详细介绍。

图3、井下遥传处理部分硬件结构框图2.1 数据采集通道井下遥传数据采集通道主要是通过数据采集Nios II处理器，控制CAN协议器，完成对井下各个仪器的数据采集和命令控制。

同时该通道还完成其它一些辅助功能，包括伽玛脉冲计数器、缆头电压采集器、温度传感器和井下设备工作毫秒计数器。

这其中CAN接口最为重要，所有井下仪器数据和命令都是通过该接口进行交换的，使用Nios II进行管理，其他硬件包括片内的CAN接口控制模块，片外的CAN协议器、光电耦合器、CAN收发器以及独立的CAN接口电源构成。

其硬件结构框图如图4所示。

图4、CAN接口电路结构框图2.2 数据发送通道井下系统的数据发送通道包括片内Nios II处理器、片内辅助处理电路、片外DA转换处理、数据的发送和接收切换处理、数据发放大输出、功放电路等。

片外DA和放大驱动电路等。

井下数据发送部分处理均在FPGA内，使用集成在片内的硬件完成。

电路主要包括RS编码器、存储器、IFFT变换器、随机绕码器等，Nios II则进行数据发送部分的系统管理、调度、控制工作。

片内发送电路如图5所示。

图5 发送电路FPGA内部结构框图处理过程如下：当数据采集Nios II完成一帧井下数据的采集之后，会给数据发送Nios II 处理器发送一个中断，当该Nios II收到这个中断，首先从存储器中获取井下数据，然后根据数据的长度计算出数据传输需要的符号数，再将这些数据按符号取出进行相应的RS编码处理，之后完成数据的不同子载波上的映射处理，子载波信号的随机扰乱处理和数据的IFFT变换，最后通过DA转换器将信号发送到信道上去。

由于处理完全使用硬件处理，相应处理复杂度将比较大，但其可靠性相比较软件处理来说更高。

2.3 数据接收通道井下系统的数据接收通道也是整个系统中最复杂和最关键的部分。

数据通过信道接收前置放大器进行接收，之后是接收控制开关，这个控制开关在信号发送时断开，以保证输入接收通道的信号是地面来的信号。

该控制开关后面使用一个接收程控放大器，保证输入AD转换器的信号在一定的范围内，后面是低通滤波器和AD转换器。

信号通过AD转换后变为接收数据送入FPGA中进行处理，FPGA完成数据的同步捕获、数据的FFT变换，子载波随机绕码的解码处理和数据的解调、RS译码处理，并且将数据发送到数据采集Nios II处理器进行下面的相应处理。

上述工作都是有数据接收Nios II处理器管理和控制的。

FPGA内部接收电路模块框图如图6所示：图6、接收电路FPGA内部结构框图具体而言，地面下发的命令数据通过AD转换器转换后输入到FPGA中，在FPGA内设计两个滤波器，一个是同步训练相关滤波器，通过这个滤波器可以准确找到下发命令的同步训练符号。

如果在输入数据中出现一个同步训练帧，则该滤波器就会出现一个相关峰，由于这个相关峰的峰值较高，可以可靠地对信号中的同步训练进行定位。

另一个滤波器是一个自相关滤波器，这时因为每一个符号都包含一个128点的循环前缀，这个滤波器可以通过这些循环前缀与信号的相关性，对接收信号的符号起始位置进行准确定位。

数据接收Nios II处理器在综合这些信号的前提下，控制FFT转换器、数据解扰处理器、反映射器以及RS译码器协调工作，完成符号的定位调整、符号同步，以及通过对参数符号的接收进行数据、传输信道的相应控制。