第3章组合逻辑电路资料
数字电子技术课件--第三章-组合逻辑电路
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2
数字电子技术基础-第三章--组合逻辑电路
三、静态冒险现象的消除方法
（一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲
四、动态冒险的定义
动态1冒险
动态0冒险
第四节 常用中规模集成组合逻辑模 块之一 编码器
一、普通编码器
（一）二进制普通编码器 例3-6 试设计一个4线-2线编码器电路，可将
（2）真值表见表所示，因为有4个输入变量， 所以真值表中共有16行，每行对应了一种变量取 值组合，根据题目中的叙述，其中12种变量取值 组合不会出现，所以视为无关项。
（二）二－十进制编码器——键控8421BCD码编码器
二、优先编码器
（一）优先编码器的定义与功能
例3-7 设计一个4线-2线优先编码器，任一时 刻必须有一个输入有效，但允许多个输入同时 有效。
解：（1）约定：输入为高电平有效，信息 有效用1表示，无效用0表示。4个信息分别 用I0、I1、I2、I3表示，2位代码用A1、A0表 示，且对应的关系为： I0的编码为00（左边 为A1、右边为A0）， I1的编码为01（左边为 A1、右边为A0）， I2的编码为10（左边为A1 、右边为A0），I3的编码为11（左边为A1 、 右边为A0 ）。 I0 、 I1 、 I2 、 I3的优先级依 次升高。
第三节 组合逻辑电路中的竞争冒险
前面在分析和设计组合逻辑电路时，考虑的是输 入信号、输出信号已经处于稳定的逻辑电平的情 况，没有考虑输入变化瞬间的情况。为了保证系 统工作的可靠性，有必要再讨论当输入信号逻辑 电平发生变化的瞬间电路的工作情况。
由于门电路存在延迟时间，在输入变化的瞬间， 在电路的输出端口可能会出现与我们的预期不一 样的尖峰脉冲，我们称这种情况为电路出现了冒 险。
第三章组合逻辑电路ppt课件
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
数字电子技术讲义第三章组合逻辑电路
第三章 组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。
()n i i A A A f F Λ21，=（i =1，2，…m ）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能例： C B A L ⊕⊕=3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器不考虑由低位进位来的加法器B A A S ⊕==AB Co =2）全加器考虑低位进位的加法器CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++=S “奇数个1时，S 为1”CI “两个以上1时，CI 为1”A(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加CICO ΣCICO ΣCICO ΣCICO ΣCOS 1S 0S 2S 3A 0B 0A 1B 1A 2B 2A 3B 3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位每位的进位只由加数和被加数决定，而与低位的进位无关。
1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C3.1.2 分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[]01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。
组合逻辑电路
由上，可作出相应的电路， 如右图所示。
2. 二—十进制优先编码器 若某优先编码器具有的逻辑功能为：将 I1 ~ I9 九个输入信号分别编
1. 依据实际逻辑问题的因果关系，进行逻辑抽象，列出逻辑真值表； 2. 写出相应的逻辑函数式（逻辑表达式）； 3. 化间或变换逻辑函数式（逻辑表达式）； 4. 画出逻辑电路图 ； 5. 判别和消除冒险现象。
注意：逻辑函数经过化简，最简的逻辑函数表达式可能具有多样 性，根据这些表达式构成的逻辑电路的形式也具有多样性。这是由于在 简化过程中采用不同的合并项得来的。电路的逻辑功能不因为电路的表 达形式不同而不同，这也为逻辑设计的方案选择提供了灵活性。
3.1 概述
一. 组合逻辑电路的特点 逻辑电路的分类： 依据逻辑功能的特点，逻辑电路可分为组合逻辑电路和时序逻辑电路 两大类。 组合逻辑电路： 组合逻辑电路的输出信号仅取决于该时刻的输入信号状态的组合， 而与电路原来所处的状态无关 。
相应地，在电路结构上： （1）输入输出间不必提供反馈延迟通路， （2）电路中不包含记忆元件。
不利用约束条件，依真值表，可写出相应 的逻辑函数式
利用约束条件，即输入 变量取值的组合仅为真值 表中列出的8种状态，则 可得逻辑函数式
依
可作出由三个或门构成的编码 器电路。
二、优先编码器 优先编码器的特点：允许同时输入两个及两个以上编码信号，但对所
有输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优 先权最高的一个进行编码。
（2）依优先顺序，第一片无编码输入信号时，才对第二片的编码输入信 号进行编码，因此，可用第一片的输出 YS作第二片的选通输入信号 S。 （3）四位码的最高位采用第一片的扩展输出信号 YEX。
3-1组合逻辑电路
S = AB • B AB • A = AB • B + AB • A = ( A + B ) B + ( A + B ) A = A B + B A = A ⊕ B CO = AB = AB
分析：
第二步：列出真值表 A 0 0 1 1 B 0 1 0 1 S CO
S = AB • B AB • A = AB • B + AB • A = ( A + B ) B + ( A + B ) A = A B + B A = A ⊕ B CO = AB = AB
3、 分析逻辑电关系：
Y = AB C + ABC + ABC = AC + AB = AC + AB = AC ⋅ AB
４、逻辑电路： １）两个与门和一 个或门：
A B C & &
>1
Y
２）三个与非门实 现：
A B C
& & & Y
例题2：
设计一个三人无弃权 表决器。 分析： １、确定逻辑变量： A、B、C：表决 者，1为同意，0为不 同意。 Y：输出，1为表 决通过，0为未通过。
第三章 组合逻辑电路
3-1 组合逻辑电路的分 析和设计方法
组合逻辑电路：
逻辑电路根据其功能不同，可分为组合逻 辑电路和时序逻辑电路两大类。 组合逻辑电路的定义：电路任意时刻的输 出仅仅取决于该时刻的输入，与电路原来的状 态无关。 组合逻辑电路的特点： 1、用门构成的逻辑电路，不含反馈； 2、由组合逻辑电路器件和门构成，不含反馈。
分析：
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
数字电子技术 第三章 组合逻辑电路.
输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
17
(2)列真值表； 把逻辑关系转换成数字表示形式；
真值表
Ａ ０ ０ ０ ０ １ １ １ １
Ｂ ０ ０ １ １ ０ ０ １ １
Ｃ ０ １ ０ １ ０ １ ０ １
Ｙ ０ ０ ０ １ ０ １ １ １
冒险：由于竞争的存在，使电路输出发生尖峰脉冲 的现象叫做冒险。
尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。
26
1. 竞争—冒险现象及其成因
静态时，Y 0
A
1 tpd A
& Y
Y=A A
动态，且tpd ≠0 时,Y=？
A A Y
tpd
tpd
结果，在t1—t2 时间内，电路 输出端产生了Y=1的尖峰脉冲，
Y
& & & &
A
B
C
D
10
[解] (1) 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
(2) 化简
X W WC WC C
W A AB AB B A B AB
X W C W C A B C AB C A BC ABC
Y X D X D ABC D ABC D ABC D ABC D ABCD ABCD ABCD ABCD
它不符合静态下Y= AA恒为 0 的逻辑关系。
t1t2
t3 t4
27
2、消除竞争冒险的方法
1) 修改逻辑设计
此方法是利用逻辑代数中的等式变换。在确保函 数值不变的条件下，对原逻辑函数式进行适当修改，以 消除竞争冒险。 如：
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章 组合逻辑电路
F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
第3章组合逻辑电路ppt课件
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7
01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110
A2 A1 A0
000 001 010 011 100 101 110 111
1000 01 0 0 0010 0001
➢说明有效电平为高电平，且由输出状态便 知道输入代码值，此种功能称为译码功能。
2021/1/24
东北大学信息学院
10
例3-1
➢如果将与门变成与非门
A1
1
& F3 =A1A0 & F2 =A1A0
A0
1
& F1 =A1A0
& F0 =A1A0
图 3-2
➢则为低电平有效译码器 2021/1/24
Y ABC ABC ABC ABC AB BC CA AB BC CA
例3-4
➢⒋画逻辑图
➢由线圈动作电压12V，线圈电阻300欧算 得线圈动作时，流过线圈电流等于 40mA，一般的逻辑门不可能带40mA电 流。为此，X、Y需经集电极开路非门 取反之后驱动线圈，逻辑图如图3-4示。
11 00 0 11 01 0 11 10 0 11 11 1
说明
O→O
O→A
O→B
O→AB A禁送O
A→A A禁送B
A→AB B禁送O B禁送A
B→B
B→AB AB禁送O AB禁送A AB禁送B
AB→AB
说明
由真值表画出卡诺图如图3-8所示。由卡诺
图得表达式如下：
CD
AB 00 01 11 10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（4）画出逻辑电路图：
A
&
B
&
Y
A
&
C
例3.5：设计一个楼上、楼下开关的控制逻辑电路来控制
楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上 楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关 打开电灯，下楼后，用楼下开关关灭电灯。
解：
设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B 闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。
例3.4、在举重比赛中，有两名副裁判，一名主裁判。当两名
以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格， 按动电钮，裁决合格信号灯亮，试用与非门设计该电路。
解：设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按
为0。表示成功与否的灯为Y，合格为1，否则为0。 （1）根据逻辑要求列出真值表。
• 对于任何一个多输入、多输出的组合逻辑电路，都可 由框图示意：
每一个输出变量是全部 或部分输入变量的函数： Y1=f1（I1、I2、…、 Ii ） Y2=f2（I1、I2、…、Ii）
…… Yj=fj（I1、I2、…、 Ii ）
• 三、时序逻辑电路： 是与组合逻辑电路相对的另 一种数字电路，任意时刻的输出信号不仅取决于 该时刻的输入信号，还取决于电路原来的状态， 即与以前的输入信号有关。
（1）根据逻辑要求列出真值表。
AB
Y
（2）由真值表写逻辑表达式：
00
0
01
1
Y AB AB
10
1
11
0
（3）变换：
用与非门实现 Y AB AB 图（a）
用异或门实现 Y A B 图 (b)
A
&
&
&
B
A
&
Y
B
=1
Y
图（a）
图（b）
3.4 常用中规模标准组合模块电路
• 3.4.1 中规模标准组合模块电路概念 • 3.4.2 加法器 • 3.4.3 乘法器 • 3.4.4 数值比较器 • 3.4.5 编码器 • 3.4.6 译码器 • 3.4.7 数据选择器 • 3.4.8 数据分配器
3.2 组合逻辑电路的分析方法
• 一、分析的目的
– 根据给定的逻辑电路图，经过分析，确定电路能完成 的逻辑功能；或用于检测新设计的逻辑电路是否实现 了预定的逻辑功能。
• 二、分析步骤
– 1.根据所给的逻辑电路写出输出函数的逻辑表达式； – 2.根据逻辑表达式列出真值表或化简后列出真值表； – 3.得出电路的逻辑功能。
数字电子技术基础
教材：数字电子技术 黄瑞祥主编
第3章 组合逻辑电路
3.1 概述 3.2 组合逻辑电路的分析方法 3.3 组合逻辑电路的设计方法 3.4 常用中规模标准组合模块电路 3.5 用中规模集成电路实现组合逻辑函数 3.6 组合电路中的竞争冒险
• 学时分配：共10学时 • 教学目标：通过本章的学习，掌握组合逻辑电路
真 值表
ABC Y ABC Y
000 0 100 0 001 0 101 1 010 0 110 1 011 0 111 1
（2）由真值表写出表达式：
Y m5 m6 m7 ABC ABC ABC
（3）化简：
Y=AB+AC
AB AC
BC A 00 01 11 10
0 0 10 0 0 1 0 11 1 1 1
（3）由表达辑功能 ：
当A、B、C三个变量不一致 时，输出为“1”，所以这个 电路称为“不一致电路”。
000
0
001
1
010
1
011
1
100
1
101
1
110
1
111
0
&
例3.2：组合逻辑电路如图， A
试分析其逻辑功能。
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B
AA B BA B AB AB
2）、根据逻辑表达式列真值表 3）、由真值表分析逻辑功能
AB
Y
00
0
01
1
当AB相同时，输出为0
1
异或功能。 1
0 1
1 0
当AB相异时，输出为1
3.3 组合逻辑电路的设计方法 逻辑电路图
逻辑表达式
电路逻辑功能
逻辑真值表
一般步骤：
– 1.分析设计要求，列出逻辑函数的真值表（把一个逻辑问题表 达成一个逻辑函数）。
• A.确定输入、输出变量； • B.定义逻辑状态（0，1的具体含义）； • C.列出逻辑函数的真值表。 – 2.由真值表写出逻辑函数表达式或画出卡诺图。 – 3.进行化简或变换。 • A.用小规模集成门电路实现时，应化为最简式； • B.用中规模集成门电路实现时，应变换为与集成器件输出函
数对应的形式。
– 4.根据化简或变换后的函数式画出逻辑电路图。
3、 输出函数式
A
Y=AB+BC+AC
B
C
4、用与门、或门设计电路
A 5、用与非门设计电路
B
Y AB BC AC AB BC AC C
&
&
≥1 Y
&
&
&
&Y
&
思考： 若只用二输入与非门设计电路，如何画逻辑图？
提示：将函数式化为 Y=（ABBC）AC 的形式画逻辑图。
的分析和设计；熟悉组合逻辑的竞争和冒险。掌 握组合模块电路（优先编码器、译码器、数据选 择器、加法器和比较器等）的电路功能、逻辑关 系、扩展和应用。
3.1 概述
• 一、组合逻辑电路的逻辑功能特点：任意时刻的输出仅仅 取决于该时刻的输入，与电路以前的状态无关。
• 二、电路的结构特点：电路中不包含有记忆单元；电路中 不存在输出到输入的反馈连接；电路由逻辑门构成。
3.4.1 中规模标准组合模块电路概念
• 在数字系统设计中，有些组合逻辑电路经常出现在各种数 字系统中，这些组合逻辑电路包含：
•
译码器、编码器、数据选择器、数据分配器、加法器、
比较器、乘法器、码组变换器等。
• 将这些组合逻辑电路制成中规模电路，称为中规模标准组 合模块电路。
3.4.2 加法器
加法器是构成计算机中算 术运算电路的基本单元。
分析过程一般包含以下几个步骤：
组合逻辑 电路
化简
变换
逻辑表达式
最简表达式
真值表
逻辑功能
例3.1：组合电路如图所示，分析该电路的逻辑功能。
解：（1）由逻辑图逐级写出表达式（借助中间变量P）。
P ABC
Y AP BP CP AABC BABC C ABC （2）化简与变换：
Y ABC(A B C) ABC A B C ABC ABC