基于EWB的逻辑电路竞争冒险现象仿真研究

偏"1"冒险的形成的过程
2)偏"0"冒险 （输出正脉冲）
如下图所示，F=（A+C）（A+B），当B=C=0时，输出函数F=AA恒为0，但当变量A由低电平变为高电平时，将产生一宽度为tpd 的正脉冲。
偏"0"冒险的形成过程
2.2 冒险现象的识别
3．增加选通信号
在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。
4．增加输出滤波电容
由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。
5．指示器件库
1.2 EWB软件基本操作方法介绍
EWB软件具体操作方法很细，下面就常用仪器举例说明：
（1） 数字多用表
数字多用表的量程可以自动调整。下图是其图标和面板。
（2）示波器
示波器为双踪模拟式，其图标和面板如下图所示。
（3）信号发生器
信号发生器可以产生正弦、三角波和方波信号，其图标和面板如
1.竞争现象
任何一个门电路都具有一定的传输延迟时间t，即当输入信号发生突变时，输出信号不可能跟着突变，而要滞后一段时间变化。由于各个门的传输时间差异，或者输入信号通过的路径（即门的级数）不同造成的传输时间差异，会使一个或几个输入信号经不同的路径到达同一点的时间有差异。犹如赛跑，各个运动员到达终点的时间会有先后一样，这种现象称为竞争。
图3 例1题图 （a）逻辑图 （b）波形图
例如 判断逻辑函数是否存在冒险。这个问题可以这样解决：如果令A＝C＝0，则有，因此，该电路存在l冒险。
2.3 冒险现象的消除方法
当组合逻辑电路存在冒险现象时，可以采取以下方法来消除冒险现象。
1．增加冗余项。
对于电路1，输出Y=AB+AC，当B=C=1时，无论A如何变化，则会产生竞争冒险。现在修改设计，增加BC项，即Y=AB+AC+BC。当B=C=1时，无论A如何变化，Y始终保持为1，不会再出现竞争冒险。
其他各种消除方法这里不再一一赘述。
4 感谢
感谢浙江万里学院电子信息学院为我提供了这次实践机会；感谢钱裕禄老师为我提供仿真实验条件和指导；同时感谢钱裕禄老师的意见和指导；再次感谢钱裕禄老师对仿真项目和论文的意见；感谢所有实验室老师给予的帮助，是你们使我成长，从幼稚到逐渐成熟。感谢寝室同学提供EWB相关的资料，虽然论文没有使用，但我也学了不少；感谢电信系老师的帮助和关心。
2)采用修改设计方法消除组合电路2的竞争冒险现象的仿真电路如图8所示，然后再进行仿真观察如图9。
图8
图9
2.实验数据及结论
组合电路1的输出表达式为Y=1，即输出应该始终为高电平。但是输出出现负尖蜂脉冲。如下图所示。组合电路2的输出表达式为Y=0，即输出应该始终为低电平。但是输出出现正尖峰脉冲。如图所示。这两种电路豆油竞争冒险现象。
六．参考文献
1. 《数字电子技术》江晓安 编著 西安电子科技大学出版社.2002
2. 杨颂华等.数字电子技术基础. 西安电子科技大学出版社.2000
3. 罗朝杰.数字逻辑设计基础.人民邮电出版社.1982
4. 朱力恒 .电子技术仿真实验教程.主编人民邮电出版社.1987
1.可采用代数法来判断一个组合电路是否存在冒险，方法为：
写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：
则存在1冒险； 则存在0冒险。
例如: 判断图3（a）所示电路是否存在冒险，如有，指出冒险类型，画出输出波形。这个问题可以这样来解决：写出逻辑表达式：，若输入变量A＝B＝l，则有。因此，该电路存在0冒险。下面画出A＝B＝l 时L的波形。在稳态下，无论C取何值，F恒为l，但当C变化时，由于信号的各传输路径的延时不同，将会出现图3（b）所示的负向窄脉冲，即0冒险。
傅里叶分析用于分析一个时域信号的直流分量、基频分量和谐波分量。一般将电路中交流激励源的频率设定为基频，若在电路中有几个交流源时，可以将基频设定在这些频率的最小公因数。
2 竞争冒险相关原理
2.1 产生竞争冒险现象的原因
由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。这一现象称为竞争冒险。
5 后记
（1）由于毕业设计时间仓促以及个方面条件的限制，具体硬件电路的实现和调试没有能够正常的进行，觉得十分可惜。希望再有机会能过完成调试。
（2）通过这次实践，我接触到了许多软件，学会了一些软件的使用和设计。在学习和实践的过程中我也结识了不少朋友, 有老师也有和我一样的学生，还有一些电子工程师。这对于我以后的工作和学习是很有帮助的，也为以后的工作积累了经验。
基于EWB的逻辑电路竞争冒险现象仿真研究
前言
在当今电子设计领域，EDA设计和仿真是一个十分重要的设计环节。在众多的EDA设计和仿真软件中，EWB以其强大的仿真设计应用功能，在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。EWB及其相关库包的应用对提高学生的仿真设计能力，更新设计理念有较大的好处。
如下图所示，变量A有两条路径：一条通过门1、门2到达门4；另一条通过门3到达门4。故变量A具有竞争能力，而B、C仅有一条路径到达门4，称为无竞争能力的变量。
竞争示意图
由于集成电门电路离散性较大，因此延迟时间也不同。哪条路径上的总延时大，由实际测量而定，因此竞争的结果是随机的。大多数组合逻辑电路均存在着竞争，有的竞争不会带来不良影响，有的竞争却会导致逻辑错误。
同理，在图2（a）所示的电路中，由于G1门的延迟时间tpd，会使G2输出端出现了一个负向窄脉冲，如图2（b）所示，通常称之为"0冒险"。
图2 产生0冒险 （a）逻辑图（b）波形图
"0冒险"和"1冒险"统称冒险，是一种干扰脉冲，有可能引起后级电路的错误动作。产生冒险的原因是由于一个门（如G2）的两个互补的输入信号分别经过两条路径传输，由于延迟时间不同，而到达的时间不同。这种现象称为竞争。
根据出现的尖脉冲的极性，冒险又可分为偏"1"冒险和偏"0"冒险。
1)偏"1"冒险（输出负脉冲）
在竞争示意图中，F=AC+AB，若输入变量B=C=1，则有F=A+A。在静态时，不论A取何值，F恒为1；但是当A变化时，由于各条路径的时延不同，将会出现如下图所示的情况。图中tpd 是各个门的平均传输延迟时间，由图可见，当变量A由高电平突变到低电平时，输出将产生一个偏"1"的负脉冲，宽度只有tpd 有时又称为毛刺。A变化不一定都产生冒险，如由低变到高时，就无冒险产生。
2)建立如下图6所示仿真图－组合电路2，输入B、C均接低电平，输入A接时钟，时钟频率设为1HZ。输入A与输出Y用示波器监视。仿真结果如图7所示。
图6
图7
例子二：
1)写电路输出表达式，然后用示波器观察电路输出是否满足对应表达式，电路会出现什么问题。
EWB最突出的特点是用户界面友好，各类器件和集成芯片丰富，尤其是其直观的虚拟仪表是EWB的一大特色。EWB所包含的虚拟仪表有：示波器，万用表，函数发生器，波特图图示仪，失真度分析仪，频谱分析仪，逻辑分析仪，网络分析仪等。而通常一个普通实验室是无法完全提供这些设备的。这些仪器的使用使仿真分析的操作更符合平时实验的习惯。
建立如图4所示仿真电路－组合电路1，输入B、C均接高电平，输入A接时钟，时钟频率设为1HZ。输入A与输出Y用示波器监视。仿真结果如图5所示。
图4
图5
下面再来举两例：
例子一：
1)构造电路，写出电路表达式，然后用示波器观察电路输出是否满足对应表达式，考虑电路会出现什么问题。
图（a）所示的电路中，逻辑表达式为 ，理想情况下，输出应恒等于0。但是由于G1门的延迟时间tpd，下降沿到达G2门的时间比A信号上升沿晚1tpd，因此，使G2输出端出现了一个正向窄脉冲，如图（b）所示，通常称之为"1冒险"。
图1 产生1冒险 （a）逻辑图 （b）波形图
3 具体电路的EWB仿真实现
3.1 电路设计基本原理
组合电路中的竞争冒险是指：当组合电路输入信号发生变化时，电路输出可能出现违反逻辑功能的尖峰脉冲。如果负载对尖峰脉冲敏感的话，就必须设法消除。常用的方法有：接入滤波电路、引入先通脉冲、修改逻辑设计。
3.2 仿真电路设计步骤
1.EWB仿真电路设计及其仿真结果
如上述的电路存在冒险现象。如在其逻辑表达式中增加乘积项AB，使其变为，则在原来产生冒险的条件A＝B＝1时，L=1，不会产生冒险。这个函数增加了乘积项AB 后，已不是"最简"，故这种乘积项称冗余
2．变换逻辑式，消去互补变量。
比如逻辑式存在冒险现象，如将其变换为，则在原来产生冒险的条件A＝C＝0时，L=0，不会产生冒险。
2.冒险现象
函数式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态到另一种稳态的过程中。因此，竞争是动态问题，它发生在输入变量变化时。
当某个变量发生变化时，如果真值表所描述的关系 受到短暂的破坏并在输出端出现不应有的尖脉冲，则称这种情况为冒险现象。当暂态结束后，真值表的逻辑关系又得到满足。而尖脉冲对有的系统（如时序系统的触发器）是危险的，将产生误动作。
下图所示。可调节方波和三角波的占空比。
（4）波特图仪