TDA8920B应用电路图大功率数字功放
HP8920A综合测试仪使用说明
HP8920A综合测试仪使用说明HP8920A/B综合测试仪使用方法一、测试线的连接MAX PWR 60W——仪器射频信号输入输出（注意观察标注的最大功率值，可能有些仪器只能测试5W或者10W的功率）。
接被测试机器的天线头。
（此处不能接错！200mw的那个头不要输入大功率，否则，会损坏仪器！）AUDIO IN （HI）——音频信号输入（接对讲机外接耳机插孔，输入信号后仪器显示相应指标）。
AUDIO OUT——音频信号输出（接对讲机外接话咪插孔，仪器里面模拟出来的音频信号经过话咪插孔进入到对讲机里面进行调制，然后通过仪器显示相关指标）。
其它部分按钮说明：VOLUME：调节仪器蜂鸣器声音大小。
SQUELCH：旋钮上的色点一般调节在中心位置合适，不然，有噪声。
二、测试1、发射测试（检测机器时，一般先测发射，因为发射部分的一些指标不良，会影响到接收）：按仪器面板上的“TX”按键，进入发射指标检测界面。
连接好对讲机各测试线并打开电源，按下对讲机的PTT按键，发射时，主要看仪器屏幕上的三个指标：Tx Frequency ：频率误差（实际发射出来的频率值和该信道标称频率的差值，一般±500Hz即可。
Tx Power：功率大小FM Deviation：最大频偏（一般在4KHz左右，加亚音频之后，会高0.7KHz。
该指标影响对讲机的送话）。
在发射状态下，把仪器的滤波器调小：即把“Filter 1”选择到“＜20Hz”，再把“Filter 2”选择到“300Hz”，即可以在“FM Deviation”这一栏直接查看到该信道所加的模拟亚音频数值。
2、接收测试：按仪器面板上的“RX”按键，在该界面，要设置以下参数：转动面板上的那个大的旋钮，让光标停留在“RF Gen Freq”处，直接按数字键和单位按键，即输入要测试对讲机的接收频率（如458.825MHz），然后，再把光标移到“Amplitude”这一项，分别输入1mv和0.25uv两种场强参数（看你自己的习惯，也可以用“－DBm”的单位），以检测机器的失真度和灵敏度。
LT8920数据手册1.1
LT89202.4G 可变数据率射频芯片芯片特点●包括射频前端和数字基带的单芯片解决方案。
●支持跳频●支持SPI 和I2C 接口●内置auto_ack 功能●数据率1Mbps ，250Kbps ，125Kbps ，62.5Kbps ●1Mbps 时同步位为64bits ，48bits ，32bits ，16bits ；250Kbps ，125Kbps ，62.5Kbps 时同步位为32bits ，16bits 。
推荐使用32bits ，容错1bits 。
●极低功耗●支持信号能量检测●单芯片传输距离200米●支持SOP16和TSSOP16的封装Page 22016年3月2.极限值......................................................................................................................................................................53.电气特性..................................................................................................................................................................64.典型应用..................................................................................................................................................................95.管脚描述................................................................................................................................................................106.SPI 接口................................................................................................................................................................126.1.SPI 默认格式...................................................................................................................................................126.2.SPI Optional Format (12)6.3.SPI 时序要求...................................................................................................................................................137.IIC 接口................................................................................................................................................................147.1.I2C 命令格式...................................................................................................................................................147.2.I2C 特性............................................................................................................................................................147.3.I2C 器件地址...................................................................................................................................................158.状态机框图...........................................................................................................................................................169.寄存器信息...........................................................................................................................................................179.1.Register 3–Read only ............................................................................................................................179.2.Register 6–Read only ............................................................................................................................179.3.Register 7.......................................................................................................................................................179.4.Register 9.......................................................................................................................................................189.5.Register 10.....................................................................................................................................................189.6.Register 11.....................................................................................................................................................189.7.Register 23.....................................................................................................................................................189.8.Register 27.....................................................................................................................................................199.9.Register 29–Read only ..........................................................................................................................199.10.Register 30–Read only ......................................................................................................................199.11.Register 31–Read only ......................................................................................................................199.12.Register 32.................................................................................................................................................209.13.Register 33.................................................................................................................................................229.14.Register 34.................................................................................................................................................229.15.Register 35.................................................................................................................................................229.16.Register 36.................................................................................................................................................239.17.Register 37.................................................................................................................................................239.18.Register 38.................................................................................................................................................249.19.Register 39.................................................................................................................................................249.20.Register 40 (24)Page 32016年3月9.22.Register 42.................................................................................................................................................259.23.Register 43.................................................................................................................................................259.24.Register 48–Read only ......................................................................................................................269.25.Register 50 (27)9.26.Register 52.................................................................................................................................................2710.寄存器推荐值.......................................................................................................................................................2811.注意事项................................................................................................................................................................2911.1.上电和寄存器初始化数据..........................................................................................................................2911.2.进入sleep mode 和唤醒............................................................................................................................3011.3.数据包格式...................................................................................................................................................3011.4.清空FIFO 指针.............................................................................................................................................3011.5.Packet Payload Length (30)11.6.状态机决定包长度.......................................................................................................................................3211.6.1.发射时序................................................................................................................................................3211.7.接收时序 (34)11.8.MCU/应用决定包长度..................................................................................................................................3511.8.1.FW_TERM_TX=1.....................................................................................................................................3611.8.2.FW_TERM_TX=0(发射状态).............................................................................................................3811.8.3.FW_TERM_TX=0(RX)..........................................................................................................................4011.9.晶体振荡器...................................................................................................................................................4211.9.1.Quartz crystal application .........................................................................................................4211.9.2.外部时钟输入.......................................................................................................................................4211.9.3.减小管脚数...........................................................................................................................................4311.9.4.CKPHA ......................................................................................................................................................4312.封装形式................................................................................................................................................................44.............................................................................................................................................................错误！未定义书签。
D类功放
对于D类功放，大家已经谈了很多，但是目前市场上真正能够商用的电路并不多，虽然理论比较简单，但是要实现确实很难的，首先用于D类功放实现PWM调制信号的三角波的频率是300KHZ-400KHZ左右，后端的LPF就不可避免的存在EMI的问题，另外一个问题就是PWM控制的晶体管的开关特性不可能是理想的开关，所以起效率只有接近100%，一般好的可以达到90%以上。
一般的D类功放都采用PWM反馈信号来达到整个系统的稳定，所以后端滤波器是一个对整体性能起决定作用的部分。
Philips去年推出的TDA8920TH-D类功放放大器就是一个单片的放大器，另外还有由TDA8929T（控制器完成PWM调制）+TDA8926/8927J（放大功能）也能完成同样的功能，典型的供电电压就是+25V/-25V。
当失真不大于10%时的输出功率可以达到2X80W，BTL模式可以达到140W的输出功率，完全可以满足HI-FI的要求，目前广泛应用在汽车电子，DVD/VCD，多功能演播系统中，以及工业通讯中的扬声功能等等D类功放确实存在信号失真较大的问题，但是PHILIPS现在推出的TDA8920TH确实在这个问题上有了很大的改进，在保证大输出功率的情况下（50W），失真THD可以作到小于0.5%,这个我们是实际测试过的。
D类功放中的功率晶体管工作在开关状态，又称作数字功放。
D类功放的效率高达80 %至90 %以上，使用时基本不需要散热器，或者只需要一片很小的散热器，但是它的保真度和A类及AB类功放相比则大为逊色。
理想的功放是保真度高，同时效率也高。
目前多个音响论坛中很难找到数字功放（D类）的标准线路图，关于这类功放的文字介绍也非常少类音频功率放大器的研究摘要：D类音频功率放大器具有高效、节能、数字化、体积小、重量轻的特点，本文通过对D 类音频功率放大器的进一步研究和设计调试结果，表明不久D类音频功率放大器将取代模拟音频放大器的必然趋势。
TDA8920B中文资料
TDA8920BJ DBS23P plastic DIL-bent-SIL power package; 23 leads (straight lead length 3.2 mm)
Version SOT566-3
SOT411-1
9397 750 13356
Preliminary data sheet
9397 750 13356
Preliminary data sheet
Rev. 01 — 1 October 2004
© Koninklijke Philips Electronics N.V. 2004. All rights reserved.
3 of 34
Philips Semiconductors
2 × 100 W class-D power amplifier
4. Quick reference data
Table 1: Quick refere
Conditions
General; VP = ±27 V
VP
supply voltage
Iq(tot)
total quiescent supply current
no load; no filter; no RC-snubber network connected
Stereo single-ended configuration
Po
output power RL = 3 Ω; THD = 10 %; VP = ±27 V
DRIVER LOW
TEMPERATURE SENSOR CURRENT PROTECTION VOLTAGE PROTECTION
TDA8920BTH (TDA8920BJ)
常用功放IC大全
397 TDA7240AH 20WBRIDGE AMPLIFIER FOR CAR RADIO
STMicroelectronics
396 TDA7240AV 20WBRIDGE AMPLIFIER FOR CAR RADIO
33 TDA8925ST Power stage 2 x 15 to 25Wclass-D audio amplifier
32 TDA8926 Power stage 2 x 50 W class-D audio amplifier
31 TDA8926J Power stage 2 x 50 W class-D audio amplifier
10．前置放大集成电路 前置放大集成电路属于低噪声、低失真、高增益、宽频带的运算放大器,有较高的输入阻抗和良好的线性.
常用的前置放大集成电路有NE5532、NE5534、NE5535、OP248、TL074、TL082、TL084、LM324、LM381、LM382、LM833、LM837等型号.
秀涛电子 更多资料请查看官方网站
TDA8920 2 x 50 W class-D power amplifier
NXP Semiconductors
48 TDA8920B 2 X 100 W class-D power amplifier
17 TDA8941P 1.5 W mono Bridge Tied Load BTL audio amplifier
16 TDA8942 2 x 1.5 W stereo Bridge Tied Load BTL audio amplifier
TDA2009双音频功率放大集成电路图
TDA2009双音频功率放大集成电路图TDA2009欧洲生产的双音频功率放大集成电路,适用于高保真立体声装置及音乐中心的音频功率放大. 1.特点功能
TDA2009集成电路内部具有两路功能机同的音频功率放大电路,具有热保护及处接元件少等特点. 2.引脚功能及数据
TDA2009集成电路采用11脚单列封装,其引脚功能及数据见表1所列。
表1 TDA2009集成电路的引脚功能及数据
3.主要参数
TDA2009集成电路的工作电源电压范围为8-28v，典型工作电压为24V，静态电流最大值为120mA，典型值为80mA。
4.典型应用电路
TDA2009集成电路可组成双声道，也可构成BTL方式。
图1 为其双声道貌岸然典型应用电路,图2为BTL方式典型应用电路。
图1 TDA2009集成电路的双声道典型应用电路
图2 TDA2009集成电路的BTL方式典型应用电路
提示:TDA2009集成电路的⑧、⑩脚为关键引脚，这两脚上的电压直接反映了好坏，两脚电压直接反映了IC内功放电路的正常值应为电源电压的一半，电压偏离会导致声音失真，甚至无声。
TDA8920CTHN1,118,TDA8920CTHN1,118,TDA8920CTHN1,118,TDA8920CJN1,112, 规格书,Datasheet 资料
TDA8920C2× 110 W class-D power amplifierRev. 02 — 11 June 2009Product data sheet1.General descriptionThe TDA8920C is a high-efficiency class-D audio power amplifier. The typical outputpower is 2× 110W with a speaker load impedance of 4Ω.The TDA8920C is available in both HSOP24and DBS23P power packages.The amplifieroperates over a wide supply voltage range from±12.5V to±32.5V and features lowquiescent current consumption.2.FeaturesI Pin compatible with TDA8950/20B for both HSOP24 and DBS23P packagesI Symmetrical operating supply voltage range from±12.5V to±32.5VI Stereo full differential inputs, can be used as stereo Single-Ended (SE) or monoBridge-Tied Load (BTL) amplifierI High output power in typical applications:N SE 2×110W, R L=4Ω (V P =±30V)N SE 2×125W, R L=4Ω (V P =±32V)N SE 2×120W, R L=3Ω (V P =±29V)N BTL 1×220W, R L=8Ω (V P =±30V)I Low noiseI Smooth pop noise-free start-up and switch offI Zero dead time switchingI Fixed frequencyI Internal or external clockI High efficiencyI Low quiescent currentI Advanced protection strategy: voltage protection and output current limitingI Thermal FoldBack (TFB)I Fixed gain of 30dB in SE and 36dB in BTL applicationsI Fully short-circuit proof across loadI BD modulation in BTL configuration3.ApplicationsI DVDI Mini and micro receiverI Home Theater In A Box (HTIAB) systemI High-power speaker system4.Quick reference data[1]V P is the supply voltage on pins VDDP1, VDDP2 and VDDA.[2]The circuit is DC adjusted at V P =±12.5V to ±32.5 V .[3]Output power is measured indirectly; based on R DSon measurement; see Section 13.3.5.Ordering informationTable 1.Quick reference dataSymbol Parameter Conditions Min Typ Max UnitGeneral, V P [1] =±30 V V P supply voltage Operating mode[2]±12.5±30±32.5V V P(ovp)overvoltage protection supply voltage Standby, Mute modes; V DD − V SS65-70V I q(tot)total quiescent currentOperating mode; no load; no filter; no RC-snubber network connected -5075mAStereo single-ended configuration P ooutput powerT j =85°C; L LC =22µH; C LC =680nF (see Figure 10)THD + N =10%; R L =4Ω;V P =±30V[3]-110-W THD + N =10%; R L =4Ω;V P =±27V-90-WMono bridge-tied load configuration P ooutput powerT j =85°C; L LC =22µH; C LC =680nF (see Figure 10); R L =8Ω;THD + N =10%; V P =±30V[3]-220-WTable 2.Ordering informationType numberPackage NameDescriptionVersion TDA8920CJ DBS23P plastic DIL-bent-SIL power package; 23 leads (straight lead length 3.2 mm)SOT411-1TDA8920CTHHSOP24plastic, heatsink small outline package; 24 leads; low stand-off heightSOT566-36.Block diagramPin numbers in brackets refer to type number TDA8920CJ.Fig 1.Block diagram001aai852OUT1V SSP1V DDP2DRIVER HIGH OUT2BOOT2TDA8920CTH (TDA8920CJ)BOOT1DRIVER LOWSWITCH1CONTROL ANDHANDSHAKEPWM MODULATORMANAGEROSCILLATORTEMPERATURE SENSOR CURRENT PROTECTION VOLTAGE PROTECTIONSTABIMODEINPUT STAGE mute9 (3)8 (2)IN1M IN1P22 (15)21 (14)20 (13)17 (11)16 (10)15 (9)VSSP2VSSP1DRIVER HIGH DRIVER LOWSWITCH2CONTROL ANDHANDSHAKEPWM MODULATOR11 (5)n.c.7 (1)OSC 2 (19)SGND6 (23)MODEINPUT STAGEmute5 (22)4 (21)IN2MIN2P 19 (-)24 (17)VSSD n.c.1 (18)VSSA 12 (6)n.c.3 (20)VDDA10 (4)n.c.23 (16)13 (7)18 (12)14 (8)VDDP2PROT STABI VDDP17.Pinning information7.1PinningFig 2.Pin configuration TDA8920CTH Fig 3.Pin configuration TDA8920CJTDA8920CTHVSSD VSSA VDDP2SGND BOOT2VDDA OUT2IN2M VSSP2IN2P n.c.MODE STABI OSC VSSP1IN1P OUT1IN1MBOOT1n.c.VDDP1n.c.PROT n.c.001aai853242322212019181716151413111291078563412TDA8920CJOSC IN1P IN1M n.c.n.c.n.c.PROT VDDP1BOOT1OUT1VSSP1STABI VSSP2OUT2BOOT2VDDP2VSSD VSSA SGND VDDA IN2M IN2P MODE 001aai85412345678910111213141516171819202122237.2Pin descriptionTable 3.Pin descriptionSymbol Pin DescriptionTDA8920CTH TDA8920CJVSSA118negative analog supply voltageSGND219signal groundVDDA320positive analog supply voltageIN2M421channel 2 negative audio inputIN2P522channel 2 positive audio inputMODE623mode selection input: Standby, Mute or OperatingmodeOSC71oscillator frequency adjustment or tracking inputIN1P82channel 1 positive audio inputIN1M93channel 1 negative audio inputn.c.104not connectedn.c.115not connectedn.c.126not connectedPROT137decoupling capacitor for protection (OCP)VDDP1148channel 1 positive power supply voltageBOOT1159channel 1 bootstrap capacitorOUT11610channel 1 PWM outputVSSP11711channel 1 negative power supply voltageST ABI1812decoupling of internal stabilizer for logic supplyn.c.19-not connectedVSSP22013channel 2 negative power supply voltageOUT22114channel 2 PWM outputBOOT22215channel 2 bootstrap capacitorVDDP22316channel 2 positive power supply voltageVSSD2417negative digital supply voltage8.Functional description8.1GeneralThe TDA8920C is a two-channel audio power amplifier that uses class-D technology.For each channel, the audio input signal is converted into a digital PWM signal using ananalog input stage and a PWM modulator; see Figure1. To drive the output powertransistors, the digital PWM signal is fed to a control and handshake block and to high-and low-side driver circuits.This level-shifts the low-power digital PWM signal from a logiclevel to a high-power PWM signal switching between the main supply lines.A2nd-order low-passfilter converts the PWM signal to an analog audio signal that can beused to drive a loudspeaker.The TDA8920C single-chip class-D amplifier contains high-power switches,drivers,timing and handshaking between the power switches, along with some control logic. To ensure maximum system robustness, an advanced protection strategy has been implemented to provide overvoltage, overtemperature and overcurrent protection.Each of the two audio channels contains a PWM modulator,an analog feedback loop and a differential input stage.The TDA8920C also contains circuits common to both channels such as the oscillator, all reference sources, the mode interface and a digital timing manager.The two independent amplifier channels feature high output power, high efficiency, low distortion and low quiescent currents, and can be connected in the followingconfigurations:•Stereo Single-Ended (SE)•Mono Bridge-Tied Load (BTL)The amplifier system can be switched to one of three operating modes using pin MODE:•Standby mode: featuring very low quiescent current•Mute mode: the amplifier is operational but the audio signal at the output is suppressed by disabling the voltage-to-current (VI) converter input stages •Operating mode:the amplifier is fully operational,de-muted and can deliver an output signalA slowly rising voltage should be applied(e.g.via an RC network)to pin MODE to ensure pop noise-free start-up. The bias-current setting of the (VI converter) input stages is related to the voltage on the MODE pin.In Mute mode, the bias-current setting of the VI converters is zero (VI converters are disabled). In Operating mode, the bias current is at a maximum. The time constant required to apply the DC output offset voltage gradually between Mute and Operating mode levels can be generated using an RC network connected to pin MODE.An example of a switching circuit for driving pin MODE is illustrated in Figure4. If the capacitor was omitted, the very short switching time constant could result in audible pop noises being generated at start-up (depending on the DC output offset voltage and loudspeaker used).Fig 4.Example of mode selection circuit010aaa552 SGND mode controlmute/ operating 10 µF5.6 kΩ+5 V470 Ωstandby/ operating S2S1 5.6 kΩTo ensure the coupling capacitors at the inputs (C IN in Figure 10)are fully charged before the outputs start switching,a delay is inserted during the transition from Mute to Operating mode.An overview of the start-up timing is provided in Figure 5.For proper switch-off,the MODE pin should be forced LOW at least 100ms before the supply lines (V DDA and V SSA )drop below 12.5 V .(1)First 1⁄4 pulse down.Upper diagram: When switching from Standby to Mute, there is a delay of approximately 100 ms before the output starts switching.The audio signal will become available once V MODE reaches the Operating mode level (see Table 8),but not earlier than 150ms after switching to Mute.T o start-up pop noise-free, it is recommended that the time constant applied to pin MODE be at least 350 ms for the transition between Mute and Operating modes.Lower diagram: When switching directly from Standby to Operating mode, there is a delay of 100ms before the outputs start switching. The audio signal becomes available after a second delay of 50ms.To start-up pop noise-free,it is recommended that the time-constant applied to pin MODE be at least 500ms for the transition between Standby and Operating modes.Fig 5.Timing on mode selection input pin MODE2.2 V < V MODE < 3 Vaudio outputoperatingstandbymute50 %duty cycle> 4.2 V0 V (SGND)time001aah657V MODE100 ms50 msmodulated PWM> 350 ms2.2 V < V MODE < 3 Vaudio outputoperatingstandbymute50 %duty cycle> 4.2 V0 V (SGND)timeV MODE100 ms50 msmodulated PWM> 350 ms(1)(1)8.2Pulse-width modulation frequencyThe amplifier output signal is a PWM signal with a typical carrier frequency of between250kHz and450kHz.A2nd-order LC demodulationfilter on the output is used to convert the PWM signal into an analog audio signal. The carrier frequency is determined by anexternal resistor, R OSC, connected between pins OSC and VSSA. The optimal carrierfrequency setting is between 250kHz and 450kHz.The carrier frequency is set to345kHz by connecting an external30kΩresistor between pins OSC and VSSA. See Table9 on page14 for more details.If two or more class-D amplifiers are used in the same audio application, it isrecommended that an external clock circuit be used with all devices (see Section13.4).This will ensure that they operate at the same switching frequency, thus avoiding beattones(if the switching frequencies are different,audible interference known as‘beat tones’can be generated)8.3ProtectionThe following protection circuits are incorporated into the TDA8920C:•Thermal protection:–Thermal FoldBack (TFB)–OverT emperature Protection (OTP)•OverCurrent Protection (OCP)•Window Protection (WP)•Supply voltage protection:–UnderVoltage Protection (UVP)–OverVoltage Protection (OVP)–UnBalance Protection (UBP)How the device reacts to a fault conditions depends on which protection circuit has beenactivated.8.3.1Thermal protectionThe TDA8920C employes an advanced thermal protection strategy. A TFB functiongradually reduces the output power within a defined temperature range.If the temperature continues to rise, OTP is activated to shut down the device completely.8.3.1.1Thermal FoldBack (TFB)If the junction temperature(T j)exceeds the thermal foldback activation threshold,the gain is gradually reduced.This reduces the output signal amplitude and the power dissipation, eventually stabilizing the temperature.TFB is specified at the thermal foldback activation temperature T act(th_fold) where theclosed-loop voltage gain is reduced by 6dB. The TFB range is:T act(th_fold)−5°C < T act(th_fold) < T act(th_prot)The value of T act(th_fold) for the TDA8920C is approximately 153°C; see Table8 for moredetails.8.3.1.2OverTemperature Protection (OTP)If TFB fails to stabilize the temperature and the junction temperature continues to rise,the amplifier will shut down as soon as the temperature reaches the thermal protectionactivation threshold,T act(th_prot).The amplifier will resume switching approximately 100ms after the temperature drops below T act(th_prot).The thermal behavior is illustrated in Figure 6.8.3.2OverCurrent Protection (OCP)In order to guarantee the robustness of the TDA8920C, the maximum output current that can be delivered at the output stages is limited. OCP is built in for each output power switch.OCP is activated when the current in one of the power transistors exceeds the OCPthreshold (I ORM = 9.2 A) due, for example, to a short-circuit to a supply line or across the load.The TDA8920C amplifier distinguishes between low-ohmic short-circuit conditions and other overcurrent conditions such as a dynamic impedance drop at the loudspeaker. The impedance threshold (Z th ) depends on the supply voltage.How the amplifier reacts to a short circuit depends on the short-circuit impedance:•Short-circuit impedance >Z th :the amplifier limits the maximum output current to I ORMbut the amplifier does not shut down the PWM outputs. Effectively, this results in a clipped output signal across the load (behavior very similar to voltage clipping).•Short-circuit impedance <Z th :the amplifier limits the maximum output current to I ORMand at the same time discharges the capacitor on pin PROT. When C PROT is fully discharged, the amplifier shuts down completely and an internal timer is started.The value of the protection capacitor (C PROT ) connected to pin PROT can be between 10pF and 220pF (typically 47pF). While OCP is activated, an internal current source is enabled that will discharge C PROT .(1)Duty cycle of PWM output modulated according to the audio input signal.(2)Duty cycle of PWM output reduced due to TFB.(3)Amplifier is switched off due to OTP .Fig 6.Behavior of TFB and OTP001aah656(T act(th_fold) − 5°C)T act(th_fold) T j (°C)T act(th_prot)Gain (dB)30 dB24 dB0 dB123When OCP is activated, the power transistors are turned off. They are turned on again during the next switching cycle.If the output current is still greater than the OCP threshold,they will be immediately switched off again.This switching will continue until C PROT is fully discharged. The amplifier will then be switched off completely and a restart sequence initiated.After a fixed period of 100ms, the amplifier will attempt to switch on again, but will fail if the output current still exceeds the OCP threshold. The amplifier will continue trying to switch on every 100 ms. The average power dissipation will be low in this situation because the duty cycle is low.Switching the amplifier on and off in this way will generate unwanted ‘audio holes’. This can be avoided by increasing the value of C PROT (up to 220 pF) to delay amplifier switch-off. C PROT will also prevent the amplifier switching off due to transient frequency-dependent impedance drops at the speakers.The amplifier will switch on, and remain in Operating mode, once the overcurrent condition has been removed. OCP ensures the TDA8920C amplifier is fully protected against short-circuit conditions while avoiding audio holes.[1]OVP can be triggered by supply pumping; see Section 13.6.8.3.3Window Protection (WP)Window Protection (WP)checks the conditions at the output terminals of the power stage and is activated:•During the start-up sequence, when the TDA8920C is switching from Standby toMute.Start-up will be interrupted If a short-circuit is detected between one of the output terminals and pin VDDP1/VDDP2or VSSP1/VSSP2.The TDA8920C will wait until the short-circuit to the supply lines has been removed before resuming start-up.The short circuit will not generate large currents because the short-circuit check is carried out before the power stages are enabled.•When the amplifier is shut down completely because the OCP circuit has detected ashort circuit to one of the supply lines.WP will be activated when the amplifier attempts to restart after 100 ms (seeSection 8.3.2).The amplifier will not start-up again until the short circuit to the supply lines has been removed.Table 4.Current limiting behavior during low output impedance conditions at different values of C PROTTypeV P (V)V I (mV , p-p) f (Hz)C PROT (pF)PWM output stopsShort (Z th =0Ω)Short(Z th =0.5Ω)Short(Z th =1Ω)TDA8920C 29.55002010yes yes OVP [1]100010yes yes no 2015yes yes OVP [1]100015yes no no 1000220nonono8.3.4Supply voltage protectionIf the supply voltage drops below the minimum supply voltage threshold,V P(uvp),the UVP circuit will be activated and the system will shut down. Once the supply voltage rises above V P(uvp) again, the system will restart after a delay of 100ms.If the supply voltage exceeds the maximum supply voltage threshold, V P(ovp), the OVP circuit will be activated and the power stages will be shut down. When the supply voltage drops below V P(ovp) again, the system will restart after a delay of 100ms.An additional UnBalance Protection (UBP) circuit compares the positive analog supply voltage (on pin VDDA) with the negative analog supply voltage (on pin VSSA) and is triggered if the voltage difference exceeds a factor of two (V DDA > 2×|V SSA | OR |V SSA |>2× V DDA ). When the supply voltage difference drops below the unbalance threshold,V P(ubp), the system restarts after 100ms.An overview of all protection circuits and their respective effects on the output signal is provided in T able 5.[1]Amplifier gain depends on the junction temperature and heatsink size.[2]The amplifier shuts down completely only if the short-circuit impedance is below the impedance threshold (Z th ; see Section 8.3.2). In all other cases, current limiting results in a clipped output signal.[3]Fault condition detected during any Standby-to-Mute transition or during a restart after OCP has been activated (short-circuit to one of the supply lines).8.4Differential audio inputsThe audio inputs are fully differential ensuring a high common mode rejection ratio and maximum flexibility in the application.•Stereo operation: to avoid acoustical phase differences, the inputs should be inantiphase and the speakers should be connected in antiphase. This configuration:–minimizes power supply peak current–minimizes supply pumping effects, especially at low audio frequencies•Mono BTL operation:the inputs must be connected in anti-parallel.The output of onechannel is inverted and the speaker load is connected between the two outputs of the TDA8920C. In practice (because of the OCP threshold) the output power can be boosted to twice the output power that can be achieved with the single-ended configuration.The input configuration for a mono BTL application is illustrated in Figure 7.Table 5.Overview of TDA8920C protection circuitsProtection name Completeshutdown Restart directly Restart after 100ms Pin PROT detection TFB [1]N N N N OTP Y N Y N OCP Y [2]N [2]Y [2]Y WP N [3]Y N N UVP Y N Y N OVP Y N Y N UBPYNYN9.Limiting values[1]V P is the supply voltage on pins VDDP1, VDDP2 and VDDA.10.Thermal characteristicsFig 7. Input configuration for mono BTL applicationV inIN1P OUT1power stagembl466OUT2SGNDIN1MIN2P IN2MTable 6.Limiting valuesIn accordance with the Absolute Maximum Rating System (IEC 60134).Symbol Parameter ConditionsMin Max Unit V P [1]supply voltageStandby, Mute modes; V DD − V SS -65V I ORM repetitive peak output current maximum output current limiting9.2-A T stg storage temperature −55+150°C T amb ambient temperature −40+85°C T j junction temperature -150°C V MODE voltage on pin MODE referenced to SGND06V V OSC voltage on pin OSC 0SGND + 6V V I input voltage referenced to SGND; pin IN1P; IN1M;IN2P and IN2M−5+5V V PROT voltage on pin PROTreferenced to voltage on pin VSSD 012V V ESD electrostatic discharge voltage Human Body Model (HBM)−2000+2000V Charged Device Model (CDM)−500+500V I q(tot)total quiescent current Operating mode; no load; no filter; no RC-snubber network connected -75mA V PWM(p-p)peak-to-peak PWM voltageon pins OUT1 and OUT2-120VTable 7.Thermal characteristics Symbol ParameterConditions Typ Unit R th(j-a)thermal resistance from junction to ambient in free air40K/W R th(j-c)thermal resistance from junction to case1.1K/W11.Static characteristics[1]V P is the supply voltage on pins VDDP1, VDDP2 and VDDA.[2]The circuit is DC adjusted at V P =±12.5V to ±32.5 V .[3]Unbalance protection activated when V DDA > 2×|V SSA | OR |V SSA |> 2× V DDA .[4]With respect to SGND (0V).[5]The transition between Standby and Mute modes has hysteresis,while the slope of the transition between Mute and Operating modes is determined by the time-constant of the RC network on pin MODE; see Figure 8.[6]DC output offset voltage is gradually applied to the output during the transition between Mute and Operating modes. The slope caused by any DC output offset is determined by the time-constant of the RC network on pin MODE.[7]At a junction temperature of approximately T act(th_fold)−5°C,gain reduction commences and at a junction temperature of approximately T act(th_prot),the amplifier switches off.Table 8.Static characteristics V P [1] =±30 V; f osc = 345 kHz; T amb = 25°C; unless otherwise specified.Symbol Parameter Conditions Min Typ Max Unit Supply V P supply voltageOperating mode [2]±12.5±30±32.5V V P(ovp)overvoltage protection supply voltageStandby, Mute modes;V DD −V SS65-70V V P(uvp)undervoltage protection supply voltage V DD −V SS 20-25V V P(ubp)unbalance protection supply voltage [3]-33-%I q(tot)total quiescent currentOperating mode; no load; no filter;no RC-snubber network connected -5075mAI stb standby current measured at 30 V -480650µA Mode select input; pin MODEV MODEvoltage on pin MODEreferenced to SGND [4]0-6V Standby mode [4][5]0-0.8V Mute mode [4][5] 2.2- 3.0V Operating mode[4][5]4.2-6V I I input current V I =5.5 V -110150µA Audio inputs; pins IN1M, IN1P , IN2P and IN2MV I input voltage DC input [4]-0-V Amplifier outputs; pins OUT1 and OUT2V O(offset)output offset voltageSE; Mute mode --±25mV SE; Operating mode [6]--±150mV BTL; Mute mode --±30mV BTL; Operating mode[6]--±210mV Stabilizer output; pin STABI V O(STABI)output voltage on pin ST ABIMute and Operating modes;with respect to VSSD9.39.810.3VTemperature protection T act(th_prot)thermal protection activation temperature-154-°C T act(th_fold)thermal foldback activation temperatureclosed loop SE voltage gain reduced with 6dB[7]-153-°C12.Dynamic characteristics12.1Switching characteristics[1]V P is the supply voltage on pins VDDP1, VDDP2 and VDDA.[2]When using an external oscillator, the frequency f track (500 kHz minimum, 900 kHz maximum) will result in a PWM frequency f osc (250kHz minimum, 450 kHz maximum) due to the internal clock divider; see Section 8.2.[3]When t r(i) > 100 ns, the output noise floor will increase.Fig 8. Behavior of mode selection pin MODEStandbyMuteOn5.5coa021V MODE (V)4.23.02.20.80V O (V)V O(offset)(mute)V O(offset)(on)slope is directly related to the time-constantof the RC network on the MODE pinTable 9.Dynamic characteristics V P [1] =±30 V; T amb = 25°C; unless otherwise specified.Symbol Parameter Conditions Min Typ Max Unit Internal oscillatorf osc(typ)typical oscillator frequency R OSC =30.0k Ω290345365kHz f osc oscillator frequency 250-450kHz External oscillator input or frequency tracking; pin OSCV OSC voltage on pin OSC HIGH-levelSGND +4.5SGND +5SGND +6V V trip trip voltage -SGND + 2.5-V f track tracking frequency [2]500-900kHz Z i input impedance 1--M ΩC i input capacitance --15pF t r(i)input rise timefrom SGND +0V toSGND + 5 V[3]--100ns12.2Stereo SE configuration characteristics[1]R sL is the series resistance of the low-pass LC filter inductor used in the application.[2]Output power is measured indirectly; based on R DSon measurement; see Section 13.3.[3]THD measured between 22Hz and 20kHz,using AES1720kHz brick wall filter;max.limit is guaranteed but may not be 100%tested.[4]V ripple = V ripple(max) = 2 V (p-p); measured independently between VDDPn and SGND and between VSSPn and SGND.[5]22 Hz to 20 kHz, using AES17 20 kHz brick wall filter.[6]22 Hz to 20 kHz, using AES17 20 kHz brick wall filter.[7]P o = 1 W; f i = 1kHz.[8]V i = V i(max) = 1 V (RMS); f i = 1 kHz.[9]Leads and bond wires included.Table 10.Dynamic characteristicsV P =±30 V; R L = 4Ω; f i = 1 kHz; f osc = 345 kHz; R sL [1] < 0.1Ω; T amb = 25°C; unless otherwise specified.Symbol Parameter ConditionsMin Typ Max Unit P ooutput powerL =22µH; C LC =680nF; T j =85°C [2]THD =0.5%; R L = 4Ω-90-W THD =10%; R L = 4Ω-110-W THD =10%; V P =±27 V-90-W THD total harmonic distortion P o =1W; f i =1kHz [3]-0.05-%P o =1W; f i =6kHz[3]-0.05-%G v(cl)closed-loop voltage gain 293031dB SVRRsupply voltage ripple rejectionbetween pins VDDPn and SGND Operating mode; f i =100Hz [4]-90-dB Operating mode; f i =1kHz [4]-70-dB Mute mode; f i =100Hz [4]-75-dB Standby mode; f i =100Hz [4]-120-dB between pins VSSPn and SGND Operating mode; f i =100Hz [4]-80-dB Operating mode; f i =1kHz [4]-60-dB Mute mode; f i =100Hz [4]-80-dB Standby mode; f i =100Hz[4]-115-dB Z i input impedance between one of the input pins and SGND4563-k ΩV n(o)output noise voltage Operating mode; R s =0Ω[5]-160-µV Mute mode[6]-85-µV αcs channel separation [7]-70-dB |∆G v |voltage gain difference --1dB αmute mute attenuationf i =1kHz; V i =2V (RMS)[8]-75-dB CMRR common mode rejection ratio V i(CM)=1V (RMS)-75-dB ηpooutput power efficiencySE, R L = 4Ω-88-%SE, R L = 6Ω-90-%BTL, R L = 8Ω-88-%R DSon(hs)high-side drain-source on-state resistance [9]-200-m ΩR DSon(ls)low-side drain-source on-state resistance[9]-190-m Ω12.3Mono BTL application characteristics[1]R sL is the series resistance of the low-pass LC filter inductor used in the application.[2]Output power is measured indirectly; based on R DSon measurement; see Section 13.3.[3]THD measured between 22Hz and 20kHz,using AES1720kHz brick wall filter;max.limit is guaranteed but may not be 100%tested.[4]V ripple = V ripple(max) = 2 V (p-p).[5]22 Hz to 20 kHz, using an AES17 20 kHz brick wall filter; low noise due to BD modulation.[6]22 Hz to 20 kHz, using an AES17 20 kHz brick wall filter.[7]V i = V i(max) = 1 V (RMS); f i = 1 kHz.Table 11.Dynamic characteristicsV P =±30 V; R L = 8Ω; f i = 1 kHz; f osc = 345 kHz; R sL [1] < 0.1Ω ; T amb = 25°C; unless otherwise specified.Symbol Parameter ConditionsMin Typ Max UnitP ooutput powerT j =85°C;L LC =22µH;C LC =680nF (see Figure 10)[2]THD =0.5%; R L = 8Ω-170-W THD =10%; R L = 8Ω-220-W THD total harmonic distortion P o =1W; f i =1kHz [3]-0.05-%P o =1W; f i =6kHz[3]-0.05-%G v(cl)closed-loop voltage gain -36-dB SVRRsupply voltage ripple rejectionbetween pin VDDPn and SGND Operating mode; f i =100Hz [4]-80-dB Operating mode; f i =1kHz [4]-80-dB Mute mode; f i =100Hz [4]-95-dB Standby mode; f i =100Hz [4]-120-dB between pin VSSPn and SGND Operating mode; f i =100Hz [4]-75-dB Operating mode; f i =1kHz [4]-75-dB Mute mode; f i =100Hz [4]-90-dB Standby mode; f i =100Hz[4]-130-dB Z i input impedance measured between one of the input pins and SGND4563-k ΩV n(o)output noise voltage Operating mode; R s =0Ω[5]-190-µV Mute mode[6]-45-µV αmute mute attenuationf i =1kHz; V i =2V (RMS)[7]-75-dB CMRRcommon mode rejection ratioV i(CM)=1V (RMS)-75-dB。
828A1200电路图 说明书
A1200 四频 GPRS / EDGE电路原理Motorola, Inc.Mobile DeviceField Quality & Technical support teamMar 15th, 20062. 概述 (5)2.1 系统框图 (5)3. PCAP2 硬件概述 (6)3.1 电源管理 (7)3.1.1 开关及线性稳压器初始配置 (7)3.1.2 稳压器使用描述 (8)1) V1 线性稳压器 (8)2) V2线性稳压器 (8)3) V3线性稳压器 (8)4) V4线性稳压器 (8)5) V5线性稳压器 (8)6) V6线性稳压器 (8)7) V7线性稳压器 (8)8) V8线性稳压器 (9)9) V9线性稳压器 (9)10) V10线性稳压器 (9)11) VAUX1线性稳压器 (9)12) VAUX3线性稳压器 (9)13) VAUX4线性稳压器 (9)14) SW1开关稳压器 (9)15) SW2开关稳压器 (9)16) SW3开关稳压器 (10)3.1.3 电源分布图 (10)3.1.4 电源管理控制 (11)3.2 A1200音频系统和PCAP2 音频部分 (13)3.2.1 音频系统结构图 (13)3.2.2 音频输入部分 (14)3.2.3 音频输出部分 (15)3.3 A/D 模/数转换和通道控制 (17)3.3.1 A/D 模/数转换通道详细描述 (18)1) AD1 (LICELL) (18)2) AD2 (BATTI) (19)3) AD3 (PCAP_BP) (19)5) AD4 (THERM) (19)5) AD5 (ACC_ID) (19)4. Neptune-LTE 逻辑接口 (20)4.0 Neptune BP处理器 (20)4.1 Neptune 描述 (21)4.3 Neptune 功能概述 (21)4.3.1 DSP (21)4.3.2 ARM7 MCU (21)4.3.2.1 MCU 存储器 (21)4.3.2.2 MCU 外围设备 (21)6) 多重串序接口 (MQSPI) (22)8) SIM 接口 (SIM) (22)9) 异步收发器 (UART) (22)10) 深度睡眠模式 (DSM) (22)11) Watchdog 计时器 (WDOG) (22)13) 键盘接口 (KPP) (22)19) 实时时钟 (RTC) (22)20) 显存访问控制器 (DMAC) (23)21) 时钟控制模块 (CCM) (23)22) 外部中断模块 (INT) (23)23) 模拟数字接口 (A2DIGL) (23)4.3.3 共享外围设备 (23)4.3.3.1 通用串行总线模块 (USB) (23)4.3.3.2 通用接口 (GPIO) (23)4.3.3.3 MCU / DSP 接口 (MDI) (24)4.3.3.4 Layer 1 Timer (L1T) (24)4.5 Neptune-LTE 内存接口 (24)4.5.1 Flash (24)4.5.3 Neptune 芯片选择分配 (24)4.6 Neptune MQSPI Module (25)4.7 SIM 接口 (27)5. Neptune-LTE 射频接口 (30)5.1.1 RF6025 功能描述 (30)5.1.2 RF6025串行数据接口和设备控制 (31)5.3 RF3178(四频功率放大器) 描述 (31)6. 应用处理器 (Bulverde) (32)6.0 Bulverde 功能介绍 (32)6.1 Bulverde 存储器接口 (34)6.1.1 Bulverde SDRAM 接口 (34)7.1.2 Bulverde Flash 接口 (36)6.2 A1200 键盘及背景灯接口 (36)6.2.1 键盘接口 (36)6.4 A1200 LCD模块接口 (38)6.5 Bulverde 外围设备接口 (40)6.5.1 蓝牙模块 (41)6.5.2 数码相机 (42)6.5.3 Tri-Flash 存储卡 (43)6.5.4 调频立体声收音机 (44)7. A1200 系统结构框图 (46)7.1 A1200 Neptune-LTE与Bulverde通讯连接(ICL) (46)7.2 A1200时钟系统控制 (48)7.2.1 Neptune-LTE相关时钟信号 (48)7.2.2 射频相关时钟信号 (48)7.2.3 Bulverde相关时钟信号 (49)7.2.4 蓝牙相关时钟信号 (49)7.2.5 PCAP2相关时钟信号 (49)8. A1200 数据线及附件 (49)8.1 A1200 EMU数据线系统结构 (49)2. 概述本文介绍A1200 四频手机的基带与射频芯片,基带与处理器之间接口信号及电源供给. A1200采用的芯片包括Neptune-LTE IC (U300,基带处理器), Bulverde IC (U400,应用程序协处理器), PCAP2 (U600,功率控制及音频接口平台) IC, RF6025 IC(U130,射频接口) 及 RF3178 IC (U110,功率放大), ENU数据线IC.在本问中还将对主要芯片的功能特性进行介绍. 尤其对Neptune-LTE(U300) 与Bulverde(U400)之间的通讯部分将做详细介绍. 同时介绍从Neptune-LTE(U300) 到RF6025 (U130)和 RF3178(U120) 的控制信号.2.1 系统框图3. PCAP2 硬件概述PCAP2 IC(平台控制/音频/电源) . PCAP2 的结构源于以前的类似芯片GCAP-III 和CCAP, 具有扩展的功能支持下一代移动终端.因系统需求而改进的PCAP2 的功能如下:改进的为外部设备提供的电源切断/供给和控制支持多媒体的音频立体声专用收发器电源供给PCAP2扩展特性可以改进系统功效并减少外围元件双 SPI 控制接口允许从两个独立的基带处理器进行数据访问多开关模式电源供给控制器进行跳变和/或渐进式转换独立的可编程电压调整器扩展触摸屏接口改进的背景灯控制器某些GCAP-II, GCAP-III的功能由于系统需求改变或不再使用而在PCAP2 中被取消.这些功能包括:GCAP中的内部过压保护/ 钳电位电路负电压发生器负电压线性稳压器DSC 串行通讯接口3.1 电源管理3.1.1 开关及线性稳压器初始配置PGM0 和 PGM1 决定开机时PCAP2转换及线性稳压器的初始电压值. 这两个管脚也同时决定各稳压器的开机时序. 每一个稳压器的初始电压值在PGM [1:0] 中的设定如表 1所示.EZXA1200使用PGM [1:0] = 0:1 作为初始设定值.PGM [1:0] 00 01 10 11 V1 1.600 2.775 1.875 2.775V2 2.775 2.775 2.775 2.775V3 1.875 1.275 1.875 1.550V4 1.875 2.775 1.875 2.775V5 2.775 2.775 2.775 2.775V6 2.775 2.775 2.775 2.775V7 1.875 2.775 1.875 2.775V8 1.875 1.275 1.875 1.875V9 2.475 1.575 2.475 2.475V10 5.000 5.000 5.000 5.000SW1 2.250 1.200 2.250 1.600SW2 1.600 1.875 1.600 1.875SW3 5.500 5.500 5.500 5.500SW4 OFF OFF OFF OFFVAUX1 2.775 1.875 2.775 2.775VAUX2 2.775 2.775 2.775 1.875VAUX3 OFF OFF OFF OFFVAUX4 OFF 3.0 OFF OFFVHOLD 1.875 1.550 1.875 1.875VUSB OFF OFF OFF OFFVUSB_MSTR OFF OFF OFF OFFVSIM 1.875 1.875 1.875 OFFVSIM2 1.875 OFF 1.875 OFFV_VIB OFF OFF OFF OFF表 1 – PCAP2 稳压器初始电压 PGM [1:0] 设置3.1.2 稳压器使用描述PCAP2 中的稳压器作为Neptune-LTE 或 Bulverde 的专用电源. 功能如下.1) V1 线性稳压器V1 线性稳压器. 它被设定为2.775V. 它直接由B+供给. 无论是否开机此电压都存在. V1 供电给Neptune_LTE 的模拟模块和RF6025 的SPI端口. V1同时为Bulverde的子系统提供输入/输出电压. 一些外部的电平转换电路也由V1供电. 在A1200的电路图上, V1 被标注为 AP_IO_REG.2) V2线性稳压器V2线性稳压器. 它被设定为2.775V. 它直接由B+供给. 无论是否开机此电压都存在. V2 供电给Neptune 内部的CODEC 电路及PCAP2 内部的音频相关电路如音频放大器迈克偏置电路等. 在A1200的电路图上V2被标注为AUD_REG.3) V3线性稳压器V3线性稳压器. 它被设定为1.275V. 它直接由B+供给. 无论是否开机此电压都存在. V3 供电给Bulverde VCC_SRAM, 在A1200的电路图上V3被标注为VCC_SRAM.在Bulverde进入睡眠模式时,此稳压器可以被关闭,控制信号为Bulverde的PWR_EN.4) V4线性稳压器V4线性稳压器. 它被设定为2.775V. V4 供电给PCAP2的内部电路如SPI 模块及Neptune的输入输出系统.在A1200电路图上V4被标注为BB_IO_REG.5) V5线性稳压器V5线性稳压器. 它被设定为2.775V. V5 供电给PCAP2的内部电路如SPI 模块及射频RF6025相关电路等. 在A1200电路图上V5被标注为VCO_REG.6) V6线性稳压器V6线性稳压器. 它被设定为2.775V. V6 供电给蓝牙的射频电路.7) V7线性稳压器V7线性稳压器. 它被设定为2.775V. 它直接由B+供给. 无论是否开机此电压都存在. V7 供电給射频RF6025 和相关电路. 在A1200的电路图上V7 被标注为RF_REG.8) V8线性稳压器V8线性稳压器. 它被设定为1.275V. 它直接由B+供给. 无论是否开机此电压都存在. V8 供电给Bulverde VCC_PLL. 在A1200的电路图上V8 被标注为VAP_PLL. 在Bulverde进入睡眠时,Bulverde的PWR_EN控制管脚可以将V8关闭.9) V9线性稳压器V9线性稳压器. 它被设定为1.275V. 它直接由B+供给. 无论是否开机此电压都存在. V9 供电给Neptune LVDD1 作为Neptune 内部基准电压. 在A1200的电路图上V9被标注为REF_REG.10) V10线性稳压器在A1200中未使用V10.11) VAUX1线性稳压器在A1200中未使用VAUX1.12) VAUX3线性稳压器VAUX3线性稳压器. 它被设定为2.800V. 它直接由B+供给. 在开机时此电压处于关闭, 即初始工作电压为0V. VAUX3供电给Trans_Flash卡. 在A1200的电路图上VAUX3 被标注为VCC_TRANSFLASH.13) VAUX4线性稳压器在A1200中未使用VAUX4.14) SW1开关稳压器SW1线性稳压器. 它被设定为1.2V. 它直接由B+供给. 无论是否开机此电压都存在. SW1供电给Bulverde VCC_CORE. 在A1200的电路图上SW1 被标注为AP_CORE.15) SW2开关稳压器SW2线性稳压器. 它被设定为1.875V. 它直接由B+供给. 无论是否开机此电压都存在. SW2供电给Bulverde 的存储器系统和Neptune_LTE的存储器接口. 在A1200的电路图上SW2 被标注为VBUCK.16) SW3开关稳压器SW3线性稳压器. 它被设定为5.5V. 它直接由B+供给. 无论是否开机此电压都存在. SW3供电给EMU数据线芯片及发光二极管. 在A1200的电路图上SW3 被标注为VBOOST_EMU.3.1.3 电源分布图在A1200手机中并未全部使用表 1 中所列的稳压器. 图1为A1200电源分布图,它给出了A1200所有使用的稳压器.图 1 – A1200电源分布图3.1.4 电源管理控制图 2 s为A1200电源管理部分控制信号关系.图 2 – A1200电源管理控制PCAP2中有两个不同的待机信号, 其中一个PCAP2待机控制管脚与Neptune_LTE 的STABDBY管脚连接, 另一个待机控制管脚与Bulverde的PWR_EN管脚连接(通过反向二极管连接).在Neptune_LTE处于待机模式时, Neptune_LTE通过STANDBY管脚使PCAP2关闭对Neptune_LTE子系统的供电以达到节电目的. Neptune_LTE待机模式关闭的电源为V7,V4和V5.在A1200 Bulverde 附属处理器节电模式下, Bulverde需要进入睡眠模式以达到最小电源损耗,这需要在Bulverde进入睡眠模式后关闭供给Bulverde核心处理器,PLL和内部SRAM的电源. 在Bulverde进入睡眠模式后Bulverde的PWR_EN管脚由逻辑高电位变为逻辑低电位. 通过反向二极管PWR_EN与PCAP2的STANDBY2管脚连接. 因此当PCAP2的STANDBY2管脚由逻辑低电位变为逻辑高电位时, 供给Bulverde核心处理器,PLL和内部SRAM的电源被关闭. 在Bulverde的睡眠模式操作过程中使用两种稳压器,一种是线性稳压器,另一种是开关稳压器.通过PWR_EN对VCC_SRAM,VCC_PLL和VCC_CORE的控制序列波形如图3.Figure 3 – A1200睡眠模式及运行模式电源控制在软件进入睡眠模式后, Bulverde的PWR_EN信号状态可以自动由高变为低, 当有触发信号时也可自动由低变为高. 在STANDBY2管脚由高变为低后SW1,V3和V8的改变有一个很小的延时.但不影响Bulverde对时序的需求.3.2 A1200音频系统和PCAP2 音频部分3.2.1 音频系统结构图A1200的音频系统包括Neptune, Bulverde, 和PCAP2. Neptune和Bulverde通过SPI 数据端口控制PCAP2音频部分. A1200支持话音音频,立体声音频,蓝牙音频, A1200音频路由控制如图4.图 4 – A1200音频系统结构图3.2.2 音频输入部分PCAP 音频输入部分框图如图 5所示. 可选三路MIC输入: MIC_OUT(HJACK_MIC) , AUX_OUT (INT_MICP) 和 EXT_MIC (AUDIO_IN).. 这三个信号由同一端口输出. 微分输入MIC放大器A3和A5没有被使用.图 5 – PCAP 音频输入在A3 输出和MIC_OUT之间与在A5 输出和AUX_OUT之间为开关转换器. 它的作用是在放大器处于关断时为高阻抗状态.3.2.3 音频输出部分PCAP 音频输出部分框图如图 6所示.图 6 – PCAP 音频输出从话机DAC解码器产生的音频输出信号或从立体声DAC解码器右路通道产生的信号通过右路可编程放大器输送到音频的四路输出端, 这些输出是: 内部听筒放大器A1, 振铃放大器A2, 外部扬声器放大器A4, 专用耳机右通道扬声器放大器ARight. 所有这四路输出同时连接到右路可编程放大器,但只有需要的通路会被使用而不会出现多路同时使用的情况.Mono adder单声道叠家器可以将立体声解码器的左路和右路信号或各种经过左右路可编程放大器PGA的信号进行合成,并将合成后的信号进行衰减0dB, 3dB 或6dB,最终的单声道信号被送到上面提到的四路输出端放大器.Figure 5 – A1200 音频路由和SPI 控制3.3 A/D 模/数转换和通道控制PCAP2芯片的模/数转换功能是通过PCAP2 与Neptune-LTE的连接实现的, PCAP2和 Bulverde 通过读和写操作访问SPI 端口. PCAP2的模/数转换器为14通道, 10-bit 转换器,可控不同操作模式. 14通道输入被分成两组,每组7个.信号AD_SEL 在两组7通道输入信号中进行选择. 如果为零则在转换结速时选择LiCell, BATSENSE, B+SENSE, MPBSENSE, AD4, AD5, 和 AD6 读取并存储到PCAP2寄存器中. If AD_SEL 被设定为1则选择AD7, AD8, AD9, TSX1, TSX2, TSY1, 和 TSY2 并存储. 这样做是为了减少总的读取时间并减少转换值对存储空间的需求.下图为AD_SEL = 0时的情况.AD_SEL = 1时通道转换如下图.3.3.1 A/D 模/数转换通道详细描述1) AD1 (LICELL)此模/数转换通道可以监测纽扣锂电池电压. 它被应用于电源切断,用户关闭模式等功能.2) AD2 (BATTI)这个模/树转换器的输入直接与电池的正极相连用来检测电池充放电电压以及正确显示电量. 模/树转换器的输入与PCAP2的BATTI 管脚相连, 电池正极通过PCAP2内部电路连接到BATTI .3) AD3 (PCAP_BP)此模/数转换器的输入与B+相连用于监测电池放电时的电压. 在电池电量很低不足以提供整机工作的时候,软件可以通过这个模/数转换器关闭电源. 关机时的数据存储在电池EPROM 中并可在开机时读取.5) AD4 (THERM)此模/数转换器用于检测电池的温度. 在电池内部设计有热敏电阻,它是为了电池的安全使用而在电池充放电过程中测量电池的温度.这个模/数转换器与PCAP2内部的AD4连接. 连接结构图如 图 6所示.在待机操作模式下, 为了节省电能待机信号将断开V2 与热敏电阻的连接. 输入到AD5 的电压将保持在0.4V ~ 2.3V.在AD4有一个接地抗干扰保护电容.在室温状态下,RT 的正常阻值大约为10K Ω. 在AD4能测到的电压为 1.28V.电池与主板断开连接时, 在AD4能图 6 – 电池热敏电阻连接5) AD5 (ACC_ID)此模/数转换器与EXT_B+相连. 它在充电进行之前首先检测充 6) 触摸屏 TSX1-TSX2 / TSY1-TSY2在测到的电压大约为2.70V.电器的类型.此四个模/数转换器用于测量触摸屏触摸点的位置. 输入电压根据按压点的位置分布在0.4~2.3V.4. Neptune-LTE 逻辑接口4.0 Neptune BP处理器Neptune 结构图A1200 四频手机采用的是Neptune-LTE 257管脚芯片作为基带呼叫处理器. Neptune-LTE IC主要应用于2.5 / 2.75G GSM 手机. 它采用双核心处理器包括数字信号处理器核心和微控制器及其它外围设备.主要特点:与V600 IC相同结构特点:1. 双处理器ARM7TDMI-S, DSP566002. 支持 GSM/GPRS, EGPRS3. 集成RAM和ROM易于控制与处理.Neptune-LTE 与Bulverde, PCAP2, RF6025等连接组成A1200系统框架.4.1 Neptune 描述Neptune采用双处理器包括Onyx DSP(566xx)数字信号处理器核心和ARM7TDMI-S 微控制器及其它外围设备. Neptune 是基于2.75G GSM应用的优化芯片,它使用内部ROM存储器和一个外部存储器.4.3 Neptune 功能概述4.3.1 DSPNeptune中的DSP56600 S-ONYXU 核心处理器最高运行频率为104 MHz,支持(GPRS), 高速电路转换数据(HSCSD), 扩展语音(VA), 语音识别(VR)及其它特性.4.3.2 ARM7 MCUARM7TDMI-S为32位高性能低功耗的微处理器.Neptune 中的ARM7 MCU 处理器的工作频率最高为52 MHz. 处理器的频率增加可以改进内部存储器优先程序的运行能力. 存储器的常规程序包括: 虚拟DMA, V.42bis 格式压缩, GPRS 支持, RTOS 操作.4.3.2.1 MCU 存储器MCU可以访问Neptune 中的 901Kx32 内部存储空间. 其中792Kx32内部存储空间作为ROM, 其它的109Kx32 存储空间作为RAM.4.3.2.2 MCU 外围设备下面是Neptune中的MCU外围设备的概述. 每一个外围设备可以在模块的输入端屏蔽时钟信号并可以通过软件复位. 与系统复位一样,软件必须以相同的方式复位外围设备. 在外围设备模块之外Neptune还包含一些时钟控制逻辑,由时钟控制模块处理这些附加的时钟控制信号.6) 多重串序接口 (MQSPI)The MQSPI 提供两个独立的QSPI 通道进行连续编程操作配置射频子系统并选择外围设备. 它可以使多重串行数据交换对MCU的影响最小. 模块采用多重排续方式保持数据传输. 数据传输为第一层计数器触发.8) SIM 接口 (SIM)SIM 模块采用异步收发模式可以兼容智能卡并遵守ISO 7816 规范. 其发送缓冲器为16字节,接收缓冲器为32字节.9) 异步收发器 (UART)UART用于执行与”开始-停止”有关的异步通讯操作. UART 收发缓存都为32字节. UART运行在基于13MHz 参考时钟的115.2Kbps, 460Kbps和 920Kbps速率.10) 深度睡眠模式 (DSM)深度睡眠模式可以在空闲模式下节省电能,它允许Neptune 自动同步桢时序且无需校验时间基准标记.11) Watchdog 计时器 (WDOG)Watchdog计时器保证在未知因素或应用程序错误时系统不会出现错误响应. 计时器在开始运行后由核心处理器控制其工作,如果在一定周期内控制矢效计时器模块产生复位信号.13) 键盘接口 (KPP)键盘矩阵扫描专用模块.19) 实时时钟 (RTC)实时时钟(RTC)模块由计数器和缓存器组成,用于存储日期,时间,提示值等. RTC在关机状态下依然操作,其提醒功能将开起处理器. 如果在手机开机状态下将产生处理器中断信号. RTC使用由PCAP产生的频率基准. RTC 也提供电源切换逻辑信号, 在检测到电源低电的情况下保持存储器处于激活状态.20) 显存访问控制器 (DMAC)DMAC (显存访问控制器) 从系统存储器的显示缓存中传输数据到外部LCD显示设备.21) 时钟控制模块 (CCM)时钟控制模块处理所有内部模块时钟路由, 为处理器和不同外围设备选择不同时钟源,通过关闭外围设备时钟和其它相关特性管理MCU的低功率模式. 它还包括用于软硬件芯片复位的控制逻辑.22) 外部中断模块 (INT)外部中断模块提供五个外部中断源的控制. 每一个管脚被配置为分级中断,边沿检测(上升沿,下降沿, 或全部) 中断,或通用I/O. 每一个管脚具有专用数据线.23) 模拟数字接口 (A2DIGL)模拟数字接口提供八个外部中断源的控制. 每一个管脚被配置为分级中断,边沿检测(上升沿,下降沿, 或全部) 中断,或通用I/O .A2DIGL为数字模块可对信号混合模块进行控制. 它被分成两部分: 一部分包含SPI接口; 另一部分包含GPADC数字控制. 混合信号模块为: REGUL, GPADC, TOSW, 和 TUNEC. 混合信号复用模块为: PAC, TX, TRSYNT, DCADAPT, RxSDG, RxAFE和 RXCPROC. 复用模块可以保证对Patriot程序软件的向下兼容性.4.3.3 共享外围设备共享外围设备是指可以被DSP和MCU访问的外围设备. 功能如下.4.3.3.1 通用串行总线模块 (USB)USB 模块为通用串行总线提供缓存和协议. 它为MCU提供访问端口且仅作为USB设备,不作为主机设备使用. 支持所有四种USB数据传输: 控制,同步,中断和批处理.4.3.3.2 通用接口 (GPIO)GPIO是独立的模块与MCU,DSP或外界进行通讯连接. GPIO具有如下功能:• 标准GPIO 功能• 综合输出功能• 交替输入功能• DSP 和 MCU的访问共享• MCU, DSP 中断• 中断4.3.3.3 MCU / DSP 接口 (MDI)MDI为DSP 和 MCU之间的通讯接口. 通过此接口可以访问共享存储器和信息缓存等. 也允许各处理器之间的中断, 监控低功率状态和其它有用的功能.4.3.3.4 Layer 1 Timer (L1T)L1T模块控制所有通道时序. 它的主要功能是减少MCU与手机无线接口的通讯. 并扩充时序安排和运行的灵活性.4.5 Neptune-LTE 内存接口虽然Neptune 具有内部ROM 和RAM, 它仍然需要外部存储芯片以支持其操作. Neptune通过16-bit 并行数据线访问存储器, 容量为32Mbit Flash 和一个16Mbit SRAM. Neptune为每一设备配备了特定的片选信号.4.5.1 Flash在A1200中使用的FLASH为Intel W18系列产品. 采用1.8 伏 Intel® 无线存储器,可提供 16Bit 高性能数据包同步和异步RWW/RWE读写,具有为数据和代码优化的可擦除存储模块.4.5.2 SRAM在A1200中使用的SRAM存储器容量为16Mbit.4.5.3 Neptune 芯片选择分配ARM 外部接口模块(AEIM) 负责处理Neptune与外围芯片的通讯,包括产生对外部芯片及存储器的片选信号.六个片选信号分配如表 9所示.表 9 – Neptune 片选分配EB0 和 EB1 用于访问SRAM 时的地址选择. EB0 用于 SRAM 低端地址, EB1用于SRAM 高端地址.Neptune-LTE与内存的连接如图10所示.图 10 – Neptune-LTE 与内存连接4.6 Neptune MQSPI ModuleMQSPI (多序列接口) 执行串行数据编程操作配置子系统选择外围设备. 在双路SPI 配置中, 系统分为射频和基带两部分. 这种设计主要是为了减少多重串行数据传输对微控制单元的通讯需求. MQSPI 模块功能如下:全双工, Three-Wire 同步传输半双工, Two-Wire同步传输可编程比特率可编程时钟可编程片选十个片选管脚SPI共享数据传输256 X 16 bit RAM可编程数据传输长度 - 1 - 32 Bytes可编程多媒体信息 - 1 - 64 Messages双独立功能 SPI控制序列/触发可编程控制数据寄存器MCU 控制触发存储器双中断数据线可编程上升沿/下降沿数据改动可编程上升沿/下降沿数据锁定分离读/写数据输入/出存储指针脉冲信息传输可编程时钟延时可选收发数据LSB/MSB间歇模式显示串口A1200四频EDGE/GPRS GSM使用专用射频SPI 端口用做 RF6025 数据写入. PCAP2 访问端口为MQSPI 端口,片选为 SPI_CS3. Neptune-LTE和PCAP2, RF6025, 的连接如图10所示.图 10 – Neptune MQSPI 与 PCAP2 ,RF6025 连接4.7 SIM 接口SIM 接口模块的设计更易于与SIM卡或预付费卡通讯. SIM 模块的两个接口可与不同的卡通讯. SIM 连接如图11所示.图 11 – A1200 SIM 连接因为Neptune 与SIM的数据集合输入输出在一起,所以在A1200中没有使用PCAP 内部的5V电平转换开关,即不支持5V和1.8V SIM卡.,只支持 3V SIM 卡.在A1200的设计中SIM 检测电路与电池检测电路相同. 在满足如下条件时,输出BATT_DETB 为逻辑0 指示电池存在.热敏电阻 (有效阻值 < 38K ) 连接到 AD4 输入BATT+ (电池) 电压超过 REF2 门限电压MOBPORTB存在并且BATT_DET_IN 信号接地PCAP2 电池检测电路框图如图12所示.图 12 – A1200 SIM 检测逻辑电路在电池插入后将BATT_DETB (Neptune 的管脚名为 SIM_PD) 信号线拉低. 手机软件自动检测此数据线是否为低. 如果检测不是低电位表示电池不存在手机会显示“Insert Battery”. 在电池不存在时, BATT_DETB 被拉高到 V2 (2.775 V). 电池接入后, BATT_DETB 为低电位,软件将从SIM卡中读取数据. 如果在 SIM 卡的 SIM_I/O 数据线未能读到数据表示卡不存在,手机将显示 “Check Card” .卡存在状态提示信息注释电池存在状态 SIM没有没有"插入电池" 手机通过 EXT_B+ 开机没有有"插入电池" 手机通过 EXT_B+ 开机有没有"检查SIM卡" 手机通过电池或EXT_B+ 开机有有允许用户使用手机全部功能表 10 – SIM 卡检测表 10显示SIM 卡检测矩阵表.电池不论好 (高于关机门限电压) 坏 (低于关机门限电压), 必须接入手机中以拉低 BATT_DETB 数据线. 如不能单独使用电池开机, 则需使用交流电源,其与电池具有同样的内部热敏电阻用于手机检测. 在以上条件时都可进行紧急呼叫.5. Neptune-LTE 射频接口A1200射频部分包括两个独立的芯片.5.1.1 RF6025 功能描述RF6025为四频应用的接收发射处理器.它包含以下功能:集成接收SAW滤波器,集成发射VCO和接收VCO,功率波形控制和外置晶体振荡器基准振荡电路.通过三总线串行接口直接连到基带处理器Neptune并对内部寄存器进行设置以配置射频收发器,在接收状态,RF6025通过转换器接收四路输入信号,经过下变频和滤波之后输送出RX的I/Q数据到基带.在发射状态,RF6025通过基带得到模拟的I/Q数据和发射部分的标记数据,用这些数据对VCO进行调置并控制功率放大器的波形信号.合成器部分为接收与发射双工器,产生两套PLL参数,PLLX0寄存器决定PLL的工作状态.每一个PLL具有全集成环路滤波器.RF6025具有缓冲晶体振荡器输出为基本提供13MHz或26MHz基准输出.内部VCO应用于下列频率范围:VCO1频率范围为824MHz-915MHz,VCO2频率范围为1710MHz-1910MHz,每一个VCO具有最低4dBm输出功率.从VLIF到基带及所有GSM/GPRS/EDGE接收基频滤波由数字形式实现,可编程带宽范围从80KHz到135KHz.在EDGE模式,数字与模拟接口都可用,RF6025将所需要的脉冲波形和数据位与幅度和相位成份叠加用于调制需要.相位成分根据PLL环路滤波的需要进行预矫正并与合成器的信道选择字位叠加,调制于内部VCO.RF6025功能框图参考图13.图 13 – RF6025 功能框图根据SDI编程,GSM发射和接收基带接口可以配置为不同的I/Q信号或数字信号工作.GSM信号需要的GMSK信号被输入到发射合成器用于VCO的调制.5.1.2 RF6025串行数据接口和设备控制通过串行数据接口可以对RF6025内部的控制寄存器编程.串行数据接口由串行选择(SSB)串行数据输入(SDI)串行时钟管脚(SCLK)组成.加锁检测/测试输出管脚为串行接口的默认配置,它可以被用作检测不同的内部PLL信号.5.3 RF3178(四频功率放大器) 描述RF3178是大功率内部集成功率控制的高效能功率放大模块,其包含50瓯坶输入输出阻抗,模块内部包含双路功率放大器,谐波滤波器和天线开关.采用闭环方式进行功率控制.通过变化的控制电压控制输出功率.由于功率控制内部集成,减少了偶合器,检波二极管及其它功率控制电路的使用.这样通过DAC的输出可以直接驱动PA.图 22 – RF3178功能框图和管脚输出接收发射频段控制逻辑表如下:6. 应用处理器 (Bulverde)6.0 Bulverde 功能介绍Bulverde 处理器框图如图 28所示.图 28 – Bulverde 处理器Bulverde 具有如下特性:支持核心频率200 MHz PXA261 处理器200 - 300 MHz PXA262处理器系统存储器接口¾100MHz SDRAM¾ 4 MB - 256 MB SDRAM 存储器¾支持 16, 64, 128, 或256Mbit DRAM 技术¾4段 SDRAM, 每段支持 64 MB 存储¾时钟启动 (CKE) – 提供 CKE pin接口 用于 SDRAM 自动更新¾支持最多5个外部静态存储器设备 (SRAM, flash, 或 VLIO) 及 1个内部 flashPCMCIA 卡/Compact Flash卡 控制管脚LCD 控制器管脚全功能异步收发 UART蓝牙 UART硬件 UART多媒体控制器管脚SSP 管脚网络 SSP音频 SSPUSB 管脚AC’97 控制器管脚标准 UART 管脚I2C 控制器管脚PWM 管脚20 专用 GPIOs 管脚支持JTAGSingle-Ended USB client6.1 Bulverde 存储器接口A1200 使用Intel 64MB Flash + 48MB SDRAM作为程序和用户数据存储芯片. 其容量是256M Bit. Bulverde 与存储器连接如图 29所示.6.1.1 Bulverde SDRAM 接口处理器支持最高100MHz SDRAM接口. 此接口可以支持16-bit 或 32-bit 的四个SDRAM分区. 在内部存储空间中每一分区被分配64 MBytes. 但实际每一分区的空间大小取决于SDRAM使用的配置. 四个分区被分为两组: 0/1组和2/3组. 在同一组内的两个分区(如, 分区0 和1) 配置和字节容量相同; 但两组之间可以不同.图29 – Bulverde 存储器连接上图中SDRAM相关信号功能如下:•S_DATA [15:0] – 数据输入 / 输出管脚.•S_ADD [12:0] – 在一个指令有效期内, 在时钟上升沿数据取样,这些信号用来定义行地址. 在读写指令周期内, 在时钟上升沿数据取样S_ADD[0] –S_ADD [n] 定义列地址(CA0 – CAn). CAn 的数值取决于SDRAM 的配置.此外,在读写指令周期末尾,列地址S_ADD [10] (=AP) 被用做自动分配操作.如果S_ADD [10] 为高,由BA0, BA1选择分区. If S_ADD [10] 为低, 不进行自动分配操作. 在分区选择指令周期内, S_ADD [10] (= AP) 与 BA0 和BA1 控制分区选择. 如果 A10 为高, 无论BA0 和 BA1状态如何,四个区同时分配. 如果A10 为低, 由BA0 和 BA1 进行分区选择.•S_ADD [23] & S_ADD [24] – 分区选择输入.•SDRAM_RAS & SDRAM_CAS –在时钟正上升沿数据取样时, 这两个信号与信号SDRAM_nWE 共同确定SDRAM的执行指令.•SDRAM_CLK1 –系统时钟输入. 所有的SDRAM 输入信号都是在时钟上升烟取样.•SDRAM_CKE1 –高电位启动时钟信号,低电位屏蔽时钟信号.•SDRAM_nSDCS0 –低电位时指令解码有效,高电位时指令解码无效. 在指令解码无效时, 新指令被忽略,以前的操作继续.此信号用于32MB SDRAM.•SDRAM_nSDCS3 –低电位时指令解码有效,高电位时指令解码无效. 在指令解码无效时, 新指令被忽略,以前的操作继续. 此信号用于16MB SDRAM.7.1.2 Bulverde Flash 接口在Bulverde内置的256M Flash是Intel 1.8V StrataFlash L18存储器.相关Flash信号功能如下:• A [23:0] – 地址信号.在SDRAM读写操作过程中共享输入内存地址.• D [15:0] – 数据输入 / 输出信号.在写周期输入数据和指令,在读周期输出数据.•ADV# – 有效地址.•F1-CE# – Flash 片选使能信号. 其变为低时,允许读写操作.•F-CLK – Flash时钟.在同步操作时同步存储器和系统总线时钟.•OE# – 输出使能信号.低电位允许Flash输出驱动.•WAIT – 设备等待.•WE# – 写操作.低电位时选择适当的存储器进行写操作.6.2 A1200 键盘及背景灯接口6.2.1 键盘接口在A1200手机上共有12个按键. 开关机键与PCAP2 ON管脚连接其它11个键与Bulverde 键盘控制模块连接. A1200按键如图30所示.。
使用TDA8902J制作的数字功放电路图
小功放大学问，今天就为朋友介绍数字功放的PCB设计。
1.PCB的布局及布线原则PCB提供了功放电路元器件之间的电气连接，要使功放电路获得最佳性能，元器件的布局及印制导线的布设是关键。
1.1 布局原则(1)数字功放的功率管工作在开关状态，频率高、电流大，且与电源部分靠得近，而该功放(如图1—1)由于采用开关电源(图中未画出)供电，干扰和纹波系数较大，因此，元器件在PCB上排列的位置要考虑抗电磁干扰，各部件之间的引线要尽量短。
在布局上，要把模拟信号、数字信号和噪声源这三部分合理地分开，使相互间的耦合为最小。
即要求与LM4651⑩脚相连的模拟输入部分与其它数字部分要分开，电源输入、去耦滤波元件，也要与数字处理部分分开，此外，还要考虑电源变压器的方向性，使之对电路的辐射最小。
(2)元件在排列时应按输出滤波器、H-桥电路、比较器、振荡发生器、电压放大器的次序，如果各级交叉排列，很容易相互影响，出现自激或吸收。
(3)对电磁场辐射较强的元件(如L3,L2)、和对电磁感应较敏感的元件(R1、C1，R5、C3)，应加以屏蔽，或远离电磁场辐射源，以减少干扰。
(4)尽可能缩短高频元件(如R5、C3)之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
(5)有些元器件或导线之间有较高的电位差，应加大它们之间的距离，以免放电出现意外短路。
如TDA8902J的⑤、⑦脚：LH4652的①、③脚走线不宜相距太近。
带高电压的元器件(如电源开关)应尽量布置在调试时手不易触及的地方。
1.2 布线原则(1)输入输出端(如R8、L1)用的导线应尽量避免相邻平行，最好加线间地线，以免发生反馈耦合。
(2)各级走线应尽可能短，元件应尽量靠拢，大信号、高阻抗走线更要注意。
如R11、C18的走线应尽可能短，音频的输入(C1 、R1)输出(L1、L2)线也不宜长，否则易感应交流信号。
(3)导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。
D类功率放大器毕业论文解析
郑州师范学院毕业论文论文题目: D类功率放大器系(部):专业班级:学号:学生姓名:指导教师:职称:2014年月日目录中文摘要 (1)英文摘要 (1)引言 (4)1.D类功率放大器介绍 (4)1.1 D类功率放大器的定义 (4)1.2 D类功放的电路组成及工作原理 (5)1.3 D类功放的要求 (6)1.4 D类功率放大器的特点 (6)1.5 D类功放的应用 (7)1.5.1 便携类应用 (7)1.5.2 平板电视 (7)2.关于TBH8922BTH的介绍 (7)2.1 TDA8922BTH的内部结构 (7)2.2 TDA8922BTH的封装及各引脚功能 (8)2.2.1 TDA8922BTH各引脚功能............................ 错误！未定义书签。
2.3TDA8922BTH的典型应用电路 (9)3.硬件制作与调试 (9)3.1 基于TDA8922BTH芯片D类功放的PCB板制作 (9)3.1.1 软件介绍 (10)3.1.2 D类功放PCB板的布线要求 (10)3.1.3 D类功放的PCB板散热设计 (10)3.2 D类功放的干扰 (11)3.3 调试过程及步骤 (12)3.3.1 测试仪器 (12)3.3.2 测试方法 (12)3.3.3 电源部分的调试过程 (12)3.3.4 D类功放的调试过程 (13)致谢 (14)参考文献 (15)D类功率放大器摘要：本项目设计的是具有高效、节能、数字化、体积小、重量轻等特点的D 类音频功率放大器，适应便携设备高效节能的客观需求，顺应了市场的需求，从而在音频模拟集成领域具有很大的优势。
项目使用TDA8922BTH芯片，采用先进的调制技术，它改进了PWM方案，使功放效率提升至90%左右。
其工作原理为：输入信号与三角波信号在通过比较器比较之后，产生一个脉冲信号，送至前置放大电路，再经过低通滤波器滤波，以保证输出信号在一定的带宽内。
HP8920／8921使用说明
如何输出连续音频信令
在“To Screen”下选择ENCODER 列出“Mode”下的清单，选择Tone Seq 注：Symbol Definition下的信号默认设置都是依据选定的标 准“Standard” 在“Standard”下选择一中标准 用符号0~9，A~E和空格输入一组音频序列 在“Send Mode”下选择相应的发生方式 在“AFGen2 To”选择输出方式 按Send确认产生
培训完毕
谢谢大家！
如何在触发点前显示波形
在“Controls”下选择Trigger触发器 在“Level (div)”下设置触发电平 在“Pre-Trig”下设置预触发的显示时间位置 其他触发设置 Auto/Norm:自动锁定/手动锁定 Cont/Single:连续触发/单次触发 Reset:波形复位
Spectrum Analyzer
如何选择射频输出端口
在“Output Port”下选择输出端口RF Out/Dupl 如下图所示
TX Test And RF Analyzer
如何测量调制信号 如何测量载波频率及频率误差 如何选择射频输入端口
如何测量调制信号
在面板上按下按键“TX”进入起始TX TEST界面； 在“Tune Mode”下选择对应模式，推荐为Auto； 若上步选择Manual,则需在“Tune Frequency”下输入测量频 率； 在“Input Port”下选择信号输入端口； 在“AF Anl In”下选择解调方式；
如何使用示波器的Marker点
在“Control”下选择Marker 在“Position”下设置具体的水平格点，当 前Marker点即随之对应，在屏幕右上角 显示当前Marker点对应的参数 在“Marker To”中选择Peak+或者Peak-， Marker点将自动地跳入下一个波峰或者 波谷的位置
全平衡后级beta24
来论坛有三年了,在这其间也做了不少功放,什么LM3886,SymAsym5_3,TDA8920B数字功放,前级,耳放到现在的全平衡后级beta24,做了不少东西,也学了不少DIY的东西!最让我觉得做得做好的就是beta24全平衡后级了!下面把制作的一些经过简单介绍下...先上个系统照片...P1050747.JPG (144.36 KB)首先是用orcad把beta24原理图绘制出来,在接下来PCB layout等...PCB为187*113*1.6MM 四层板!顶层和底层为信号布线层,中间两层为信号地和正负电源层!下面为PCB设计资料图!B24线路原理图.GIF (49.6 KB)b24 toplayer.GIF (54.94 KB)b24 bottom layer.GIF (58.65 KB) b24 +电源层.GIF (33.98 KB)b24 -电源层.GIF (35.86 KB)s22_sch_small.jpg (11.95 KB) beta22 稳压电源电路电源PCB top layer.GIF (66.11 KB)电源PCB bottom layer.GIF (76.1 KB)做好的beta24 PCB板四层板!另外beta22配套的稳压电源板!板材都是FR4,1.6MM厚度!板子做工还不错!2.0OZ的喷锡工艺!图像0492.jpg (224.12 KB)图像0494.jpg (146.18 KB)老透明壳RIFA电容,个个都水足.好不容易高价才弄到的.RS进口530W牛两头,收自本论坛!极品德国西门康桥堆(三相电整流30A/200V) 拆机的都65元一只啊!用做电源整流非常不错!朋友定购回来的专用MOS管!先装上小散热片,用内六角螺丝固定!装上绝缘片,导热硅膏!接下来就是焊接了!电阻采用金属膜1/4W百一精度,铜脚,台湾厂生产,质量还是不错的!功率电阻才用5W水泥无感的型号,安装先成型,与PCB保持一定高度!另外就是18V的稳压管了,改管原设计才用3W,为了工作可靠点,采用了进口ON的5W/18V(IN5355B),因此管发热教大,也是先成型,与PCB 保持一定高度,一方面好散,二就是防止高温把PCB烤变形!其它小容量电容采用云母电容,高温比较稳定!另外8个大电解可是比价重要的,B24是平衡输入,BTL输出的!所以选用NOVER100V/3300uF的,高纹波电流的!电源板大电容换成了松下63V/4700UF的!装配于散热片的模块接下来的工作也就是最重要的工作了,调试!重要的工作电压,电流等!在调试之前先检查相关零件有无插错,漏插,短路,虚焊等人为问题!检查无误后方可上电!这样可避免很多问题发生!还一个重要的就是相关供电电压是否在范围之内!以上都没问题之后方可上电调试!调试步聚如下! 1,稳压电源板的输出电压为双36V,我的板实际测试为35.6V,相差零点几伏,还好问题不大! 2,稳压板调试好后,然后接于功放板上,功放板要接两组电压,一组为稳压后的双36V,另一组为功率放大用的电源,直接整流后的上45V接于功放板!(实际测试只有42.7V)3,供电接好后,主板上的四个LED灯均会亮!接下来也就是最重要的调试工作了!A,第一步调试VR1,使其R7,R8,R9,R10,四个电阻上的压降为4V!B,第二步调试VR4,使输出直流偏移为0V,或者接近0V!C,第二步调试VR2,VR3使输出管的S端接的电阻(5W/0.22R)为40MV!4,按以上调试工作装态热机15分种后,在按A,B,C 步聚重新调试一便!就为调试OK了!功放模块调试好了,接下来就是机器组装了!特意请公司结构部的同事按我的意思帮我设计了几块铝板,铝板厚3MM,用于B24功放!1,安装大水塘用的铝板,安装大水塘设计用铜柱支撑铝板,水塘安装铝板孔位,水塘的底部螺丝位周围用PVC片包一圈,避免短路,因RIFA电容的负级与外壳是连通的,不然就会短路的!大水塘两个为一组,然后用铝板两个正负之间接起来!4个为一个组件,整体安装于机箱底板上!在接下来就是怎么安装变压器了,因考虑变压器比较重,特意在机箱底板上在垫一块3MM的铝板,以便增强强度!先按照铝板孔位,在机箱底板上打好孔,然后用3MM的螺丝固定住!下面就是电源线从插座接往开关,然后接于环牛!每个通道一个牛,第二个牛用三角铝材,及铝板搭起一个平台,以便安装第二个牛!桥堆就安装在变压器支撑架率板上,以便好散热!牛的输出线直接焊接于铜端子,就于桥堆上!电容组件装好,变压器装好在接下来就是安装功放模块了!安装好,理好线!理好内部接线,beta24基本上就组装差不多了!组装OK,打好顶盖!Beta24制作完成!P1050750.JPG (207.29 KB)接下来就是接好系统试听了,因没有前级,功放接成非平衡输入,接好CD机,音箱等...然后耳朵贴近音箱喇叭高音喇叭,听不到一点噪音!信噪比非常高.1,音源:马兰士CD63MK2KI2,音箱:美之声云雀书架箱3,功放:自己DIY beta24先听了一首<安塔雨>的交响乐,还真有种临场的气势!低频控制的比较好,收的比较快,没有什么拖泥带水!中高频也表现的很不错,动态也比较好!在然后听了几首邓丽君的CD碟,声音非常甜美...我之前做的SymAsym5-3的声音根本没法跟beta24去比,直接可扔垃圾堆了!呵呵,下步要开始计划制作配套的Beta22的前级了!不然这么好的东西没全面发挥它的性能!有点可惜了....到此B24装机结束!P1050755.JPG (161.02 KB)。
功放接线示意图
功放接线示意图下面主要对DVD—功放—音响接线和使用进行一个常识性的讲解，以便大家对功放有一个比较概括的认识。
下面以大坦克功放为例说明进行说明。
功放前面板功放后面板功放前面板的旋钮（从左至右）有输入信号选择控制，低音炮音量控制，混响深度调节，麦克风高音调节，麦克风低音调节，麦克风音量控制，整机电源开关，麦克风输入插座1，麦克风输入插座2，环绕声音量控制，中置声道音量控制，主声道低音控制，主声道高音控制，主声道左右平衡控制，主声道音量控制，等响选择或桥接选择开关。
首先，我们先进行接线，将DVD(音源)，功放，音响，之间相连，在连接之前我们注意！要将功放前面板的旋钮依次调到最低音量，也就是全部向左拧。
接线篇接线方式分为，模拟信号（2声道）输出和5.1声道输出喇叭线音频线5.1声道输出接线两种线材，音频线和喇叭线，音频线用于连接DVD（音源）与功放，喇叭线用于连接功放与音响这种是家庭影院较多使用的方式，先把DVD与您的电视相连接：电视与DVD的连接，只需一根音频线，一端插在电视后边的黄色插口（标识大多为：视频音频输入），另一端插在DVD后面板的黄色插口（标识为：TV OUT）再将DVD与功放相连，音频线的一段有两个颜色的接头（红白），先将音频线一端插在DVD的后接口面板上DVD后面板输出接口处共有6个接口，依次是FRONT LR -------------------------(前置主音箱接口)REAR LR----------------------------（环绕接口）CENTER----------------------------（中置接口）SUBWOOFER---------------------（低音炮接口）5.1声道接线，需要将音频线依次插入这三组接口，音频线的另一端我们也要插入对应功放的三组接口内（DVD）FRONT L 连接（功放）FRO白色接口（DVD）FRONT R 连接（功放）FRO红色接口（DVD）REAR L 连接（功放）SURR白色接口（DVD）REAR R 连接（功放）SURR红色接口（DVD）CENTER连接（功放）CEN接口（DVD）SUBWOOFER 连接（功放）S-WOOFER接口如果都依次对应插完，那就已经成功将DVD与功放连接上了。
传感器电子制作作(“作品”相关文档)共10张
② 电源开关S1用来控制辐射计电路的开关。
传感器电子制作作品4
作品4：红外火焰探测器。 如图：是电路原理图。
红外火焰探测器元器件表：
工作原理：核心部分是两个热敏电阻。T1为热传 感器。接在放大器的负极，T2连在分压电阻R2上 作为参考电压。电位器R2一般在继电器关闭的时 候认为调节，调节后的电压作为比较点。
在反馈支路上的R2与C2的作用下，A=20—200。
传感器电子制作作品2
作品2：光听音器。
如图：是电路原理图。R2、C2是反馈支路。
大功率声音放大器元器件表：
R1
1MΩ
R2
10kΩ
① 荧光灯在50Hz的交流电下，发出120Hz的声音。
② 燃烧的物体上发出的声音。
③ 硅太阳能电池被湿气浸湿，在放大器的输出端产生嘶嘶声。
温度传感器U接1在、一U个2电压控制振L荡M器74上1，运起算输放出大直接输给无线电发射的输入。
器、稳压芯片
S1
刀开关
B1
9V电池
BZ
电子报警器
SPKR
8 Ω扬声器
传感器电子制作作品6
作品6：模拟数据记录系统。
如图：是电路框图。
温度传感器接在一个电压控制振荡 器上，起输出直接输给无线电发射 的输入。在接受器经过一个频率-电 压转换器，传给数字电压表。
传感器电子制作作品1
作品1：大功率声音放大器。
如图1：是电路原理图。R2、C2是反馈支路。 大功率声音放大器元器件表：
R1 R2
R3 C1 C2 C3 C4 C5 U1 S1 SPKR