触发器练习题
触发器试题
触发器试题
1、下列有关触发器的描述,错误的是(B)
A、触发器是一种特殊的存储过程,用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令,也可以用管理平台操作
2、关于触发器的正确说法是(D)
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是(C)
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时,系统会创建临时表保存用户操作更改的行的新值和旧值,UPDATE操
作所涉及的旧值会被临时保存在(C)
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作,不会引起冲突的是(D)
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建,但是可以针对多个表进行操作(对)
7、触发器(trigger)是一种特殊的存储过程(对)
8、触发器被定义以后,只有当用户调用它时才触发,用户不调用时,触发器不起作用(错)
9、可以根据完整性的需要,对某一个表定义SELECT触发器(错)
10、触发器主要是通过表操作事件进行触发而被执行的(对)。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路()2、RS、JK、D和T四种触发器中,唯有RS触发器存在输入信号的约束条件()3、与非门的输入端加有低电平时,其输出端恒为高电平。
()4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
()5、时序逻辑电路中存在反馈,其输出不仅取决于当时的输入,还与电路的上一个状态有关。
()6、组合逻辑电路的输出只与当时的输入有关,与电路的上一个状态无关,没有记忆功能。
()7、触发器是时序逻辑电路的基本单元。
()8、时序逻辑电路由组合逻辑电路和存储电路构成。
()9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
()10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。
()11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器()27、各触发器的信号来源不同的计数器称为同步计数器()28、1个触发器可以存放2个二进制数()29、D触发器只有时钟脉冲上升沿有效的品种。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态,在输入信号消失后,它能保持______________不变,即这种电路具有______________功能。
3、在CP脉冲作用下,根据输入信号J、K的不同组合状态,凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
4、同步RS触发器状态的改变与________________信号同步。
5、主从触发器是一种能防止_______________现象的实用触发器。
6、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力,触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示,其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示,当A=1时,其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1,其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1,RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中,触发脉冲消失后,其输出状态__________。
触发器习题
第4章 触发器习题4.1 分析图题4.1所示RS 触发器的功能,并根据输入波形画出Q 和Q 的波形。
图题4.1 RS 触发器4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、(d)所示形式,设初始状态为0,试根据图(e)所示的CP波形画出Q a 、Q b 、Q c 、Q d 的波形。
(d)(e)图题4.2 同步RS 触发器和CP 波形4.3 维持阻塞D触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式,设触发器的初始状态为0,试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
(e)图题4.3 维持阻塞D 触发器和CP 波形QRS“1”(a )(b )(c )1234CP“0”(a )4.4 下降沿触发的JK 触发器输入波形如图题4.4所示,设触发器初态为0,画出相应输出波形。
图题4.4 下降沿触发器的JK 触发器输入波形4.5 边沿触发器电路如图题4.5所示,设初状态均为0, 试根据CP 波形画出Q 1、Q 2的波形。
图题4.5 边沿触发器电路和CP 波形4.6 边沿触发器电路如图题4.6所示,设初状态均为0,试根据CP 和D 的波形画出Q 1、 Q 2的波形。
图题4.6 边沿触发器电路和CP 、D 波形4.7 边沿T 触发器电路如图题4.7所示,设初状态为0,试根据CP波形画出Q 1、Q 2的波形。
图题4.7 边沿T 触发器电路和CP 波形CPJK“1”“0”“0”2CP “0”2CP D“0”1234CP “0”4.8 今有主从JK 触发器和边沿JK 触发器,均为负跳沿触发,已知其输入信号如图题4.8所示,分别画出它们Q 端的波形。
图题4.8 触发器的输入波形如图所示4.9 电路如图题4.9所示,设各触发器的初态为0,画出在CP 脉冲作用下Q 端的波形。
图题4.9 触发器和CP 波形CP JK 主从Q 边沿QQ 2CPQ 1Q 1Q 2。
触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态,在输入信号消失后,它能保持 。
2、在基本RS 触发器中,输入端D R 或D R 能使触发器处于 状态,输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下,JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器,当CP 脉冲有效期间,若J=K=0时,触发器状态 ;若K J =时,触发器 或 ;若J=K=1时,触发器状态 。
6、与主从触发器相比, 触发器的抗干扰能力较强。
7、对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。
8、对于JK 触发器,若K J =,则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态,一个是现态,一个是次态。
( )2、触发器有两个稳定状态,在外界输入信号的作用下,可以从一个稳定状态转变为另一个稳定状态。
( )4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
( )5、同一逻辑功能的触发器,其电路结构一定相同。
( )6、仅具有反正功能的触发器是T 触发器。
( )三、选择题1、对于触发器和组合逻辑电路,以下( )的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器,输入J=0、K=1,CP 脉冲作用后,触发器的1+n Q 应为( )。
A 、0B 、1C 、可能是0,也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下,若使n n Q Q =+1,则输入信号应为( )。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫( )。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为( )。
触发器练习
触发器练习(一)1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形,输入端S 与R 的波形如图所示。
(设Q 初始状态为0)S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形,输入端S 与R 的波形如图所示。
(设Q 初始状态为0)S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形,输入端S 、R 与CLK 的波形如图所示。
(设Q 初始状态为0)C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形,输入端D 与CLK 的波形如图所示。
(设Q 初始状态为0)C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端,加入如图4.27所示波形的信号,试画出其 Q 和Q端波形,设初态Q =0。
SRCP触发器练习(二)1、画出图题5-6所示的同步JK 触发器输出Q 端的波形,输入端J 、K 与CLK 的波形如图所示。
(设Q 初始状态为0)J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形,输入端D 与CLK的波形如图所示。
(设Q 初始状态为0)C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D (1)(2)3、画出图题5-7所示的边沿D 触发器输出Q 端的波形,CLK 的波形如图所示。
(设Q 初始状态为0)C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形,输入端J 、K 与CLK 的波形如图所示。
(设Q 初始状态为0)J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形,输入端CLK 的波形如图所示。
第一轮复习13--触发器测试题
A 1B DC 、 0D Q n第一轮复习13--触发器电路测试题 姓名一、单项选择题(每题2分;共32分1、下图所示由与非门构成的基本 RS 触发器,当S 为高电平输入,R 也为高电平输入,则Q Q 状态是 ----------------------------------------A Q= 0、Q = 1B 、Q 不变、Q 不变C Q=1、Q = 0D Q 不定、Q 不定2、 同步RS 触发器,当S= 0、R= 1时,CP 脉冲作用后,触发器处于 ------- (A 、原状态B 、0状态C 、1状态D 状态不确定3、 触发器与组合逻辑电路比较 -------------------------- (A 、两者都有记忆能力B 只有组合逻辑电路有记忆功能C 只有触发器具有记忆能力D 两者都没有记忆能力4、 同步触发器根据输入信号,发生翻转是在钟脉冲 CP 的 ------------- (A 、低电平期间B 、高电平期间C 、上升沿时刻D 下降沿时刻5、 主从RS 触发器产生翻转是在时钟脉冲的 --------------------------------- () A 、高电平期间 B 、低电平期间 C 、上升沿时刻 D 、下降沿时刻6、 抗干扰能力较差的触发方式是 ----------------------------------------- () A 、同步触发 B 、上升沿触发 C 、下降沿触发 D 主从触发7、 关于 JK 触发器的错误表述是 ----------------------------------------- () A 、对于输入信号没有制约条件 B 、不允许J 、K 同时为1C 允许J 、K 同时为1D 、允许J 、K 同时为08、 对于J-K 触发器,输入J=0,K=1, CP 脉冲作用后,触发器状态应为 ——()A 、0B 、1C 、0、1均可D 、状态不定9、 仅具有置0、置1功能的触发器是 ---------------------- ()A JK 触发器B 、RS 触发器C 、D 触发器 D 、T 触发器10、 仅具有“保持”、“翻转”功能的触发器是 ---------------- ()A JK 触发器B 、T 触发器C 、D 触发器 D 、基本RS 触发器11、 主从JK 触发器,在触发脉冲作用下,若 JK 同时接地,触发器实现的功能是()A 、保持B 置0C 置1D 翻转12、为将JK 触发器连接为D 触发器,图126所示电路的虚线框应为 --------- () A 、与门 B 或门 C 非门 D 、异或门13、D 触发器在CP 脉冲作用下,Qn+1= ---------------------------14、如下图所示由A DC RSkJK 触发器组成的逻辑电路具有与哪种触发器相同的逻辑功能三、分析与作图题(每题6分;共18分)1、分析下图所示电路的功能,列出真值表。
第五章 触发器典型例题
第五章触发器典型例题分析例1:选择题1.为了使时钟控制的RS触发器的次态为1,RS的取值应为()。
A. RS=00B. RS=01C. RS=10D. RS=112.为了使触发器克服空翻与振荡,应采用()。
A.CP高电平触发B.CP低电平触发C.CP低电位触发D.CP边沿触发3.逻辑电路如图所示,当A=“0”,B=“1”时,脉冲来到后触发器( )。
A.具有计数功能B.保持原状态C.置“0”D. 置“1”答案 1.B 2. D 3.A例2:设主从J-K触发器的原状态为1,按照下图所给出的J、K、CP输入波形,画出触发器Q端的工作波形。
解:此题信号K的某些跳变与CP脉冲的跳变发生在同一时刻,这是初学者容易感到疑惑的地方,所以要注意到,画Q次态波形时应看CP脉冲下降沿前一刻的J、K值。
画波形时,从第1个CP脉冲开始分析,看它的下降沿前的J、K为何值,再依据J-K触发器真值表所述的功能,确定Q的次态,也就是CP脉冲下降沿触发以后Q的新状态。
例如图(a)中第1个CP 脉冲下降沿前一刻,J、K同为1,经CP脉冲触发后Q必然翻转,所以在第1个CP脉冲下降沿后Q由1变为0。
这样分析下去,直到最后一个CP脉冲为止。
故该题正确的Q端工作波形如图(b)所示。
例2 J-K触发器工作波形例3:设主从J-K 触发器的原状态为0,输入波形如下图所示,试画出Q 端的工作波形。
解:该例题增加了难度。
要求读者不但熟悉J-K 触发器的真值表,还应熟悉D R 、D R 的异步置0、置1的作用。
画波形时,应首先考虑D R 、D S 的值。
它们对触发器是属于一种电平触发,即不像CP 脉冲那样有上升沿与下降沿的区分。
只要D R (或D S )为0,无论是由0→1,还是由1→0,附近的CP 脉冲都不能起作用,视为无效,同样J 、K 也视为无效。
一旦D R =0(D =1),触发器Q 就为0;而只要D =0(D R =1),触发器Q 就为1。
只有当D R =D S =1时,才分析CP 、J 、K 对触发器Q 的作用。
触发器试卷练习题
触发器单元测试试卷班级: 姓名: 得分:一、填空题:(20分)1. 触发器有两个输出端_______和________,正常工作时两端的状态互补,以_________端的状态表示触发器的状态。
2. 按结构形式的不同,RS 触发器可分为两大类:一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分,触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器,其状态的变化不仅取决于___________信号的变化,还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分,有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、_________ 、____________ 和_____________ 的逻辑功能.7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和_____________ 的逻辑功能.8. 边沿控制触发的触发器的触发方式为有( )、( )两种。
二、选择题:(20分)1.能够存储 0、1 二进制信息的器件是 ( )A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种( )A.单稳态电路 B. 无稳态电路 C. 双稳态电路 D. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时,其输入信号S 、R 应为( ) A.00=S R B.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器,当输入信号 S = 0、R = 1时,其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中,输入信号直接控制输出状态的是 ( )A .基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器,当触发器处于受CP 脉冲控制的情况下工作时,这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中,不允许的输入是( )A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中,具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了( )A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时,JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、判断题(20分)1、1个触发器可以存放2个二进制数( )2、D 触发器只有时钟脉冲上升沿有效的品种。
《数字电路-触发器》试题
《脉冲数字电路—触发器》试题姓名_________学号_________一、填空题:(每空1分,共30分)1、触发器具有两个互补的输出端Q和Q,定义Q=1、Q=0为触发器的____状态;Q=0、Q=1为触发器的______状态。
2、同步RS触发器的的改变是与________________信号同步的。
3、按逻辑功能分,触发器主要有___________、___________、___________和_____________、__________五种类型。
4、触发器的S D端、R D端可以根据需要预先将触发器置______或置______,不受__________________的同步控制。
5、按CP触发方式分,触发器主要有________触发、________触发、_______触发和主从触发四种类型。
6、RS触发器具有_________、_________、________三项逻辑功能。
7、凡是具有_________、_________、________和_______四项逻辑功能的触发器称为JK触发器。
8、主从RS触发器是由两个____________触发器组成,前级称_______触发器,后级称______触发器。
9、在CP作用下,输入信号T=0时,触发器_______________;T=1时,触发器状态发生________________,这种触发器称为T触发器。
10、对于JK触发器,若初态Q n=1,当J=K=1时,Q n+1=_______。
11、对于T型触发器,若初态Q n=1,欲使Q n+1=0,则T=____。
12、D型触发器的初态Q n=0,欲使Q n+1=1,则D=________。
13、电路如图,若初态Qn=1,则次态Q n+1=_______。
二、单选题:(每小题2 分,共20 分)1、基本RS触发器电路中,当触发脉冲消失后,其输出状态( )A、恢复原状态B、保持现状态C、0状态D、1状态2、基本RS触发器处于1状态时,其对应的输出端Q和Q分别为( )A 、Q=0 Q=1B 、Q=1 Q=0C 、Q=1 Q=1D 、Q=0 Q=03、同步RS 触发器禁止( )A 、R 端、S 端同时为1B 、R 端、S 端同时为1C 、R 端、S 端同时为0D 、R 端、S 端同时为04、右图中,由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器5、对于JK 触发器,输入J=0、K=1,CP 脉冲作用后,触发器的状态应为( ) A 、不定 B 、置0 C 、置1 D 、翻转6、右图中,由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器7、T ′ 触发器的逻辑功能是( )A 、置0、置1B 、保持、翻转C 、翻转D 、置1、翻转8、JK 型触发器欲实现Q n+1=Q n 逻辑功能,J 、K 取值的正确组合是: A 、J=0 K=0 B 、J=0 K=1 C 、J=1 K=0 D 、J=1 K=19、下列触发器中不能克服空翻现象的是( )A 、主从RS 触发器B 、主从JK 触发器C 、边沿触发器D 、同步RS 触发器 10、RS 触发器波形如图,则该触发器为( )A BC三、分析、作图题:(共50分) 1、同步RS 触发器的初始状态Q=0。
触发器练习题
1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态, Qn 为原状态
学完本章应掌握以下问题:
1. 触发器的输出随输入如何变化?
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化?
上升沿触发还是下降沿触发? 3. 触发器的初始状态如何设定?
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器,若输入波形如下,试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能,说明它是什么类型的触发
器,画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下,试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形,(触发器原态为 0)
CP J K
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形,试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解:2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示,试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解:3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示,试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解:R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7(a )所示,输入CP 、J 、K 端的电压波形如图P5.7所示,试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解:5.图P5.8(a)~(l)所示各边沿JK 触发器的初始状态都为1状态,试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解:6.图P5.9(a)~(h)所示各边沿D 触发器的初始状态都为0状态,试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解:CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程,并注明使用时钟条件。
解:(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形,试写出它的特性方程,并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解:A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形,试画出Q 0和Q 1端的电压波形。
数字电子技术第5章触发器自测练习与习题
第5章触发器5.1 RS触发器自测练习1.或非门构成的基本RS触发器的输入S=1、R=0,当输入S变为0时,触发器的输出将会()。
(a)置位(b)复位(c)不变2.与非门构成的基本RS触发器的输入S=1,R=1,当输入S变为0时,触发器输出将会()。
(a)保持(b)复位(c)置位3.或非门构成的基本RS触发器的输入S=1,R=1时,其输出状态为()。
(a)Q=0,Q=1 (b)Q=1,Q=0(c)Q=1,Q=1 (d)Q=0,Q=0 (e)状态不确定4.与非门构成的基本RS触发器的输入S=0,R=0时,其输出状态为()。
(a)Q=0,Q=1 (b)Q=1,Q=0(c)Q=1,Q=1 (d)Q=0,Q=0 (e)状态不确定5.基本RS触发器74LS279的输入信号是()有效。
(a)低电平(b)高电平6.触发器引入时钟脉冲的目的是()。
(a)改变输出状态(b)改变输出状态的时刻受时钟脉冲的控制。
7.与非门构成的基本RS触发器的约束条件是()。
(a)S+R=0 (b)S+R=1(c)SR=0 (d)SR=18.钟控RS触发器的约束条件是()。
(a)S+R=0 (b)S+R=1(c)SR=0 (d)SR=19.RS触发器74LS279中有两个触发器具有两个S输入端,它们的逻辑关系是()。
(a)或(b)与(c)与非(d)异或10.触发器的输出状态是指()。
(a)Q (b)Q答案:1.c 2.c 3.d 4.c 5.A 6.b 7.b 8.c 9.b10.a5.2 D 触发器自测练习1.要使电平触发D 触发器置1,必须使D=( )、CP=( )。
2.要使边沿触发D 触发器直接置1,只要使S D =( )、R D =( )即可。
3.对于电平触发的D 触发器或D 锁存器,( )情况下Q 输出总是等于D 输入。
4.对于边沿触发的D 触发器,下面( )是正确的。
(a )输出状态的改变发生在时钟脉冲的边沿 (b )要进入的状态取决于D 输入 (c )输出跟随每一个时钟脉冲的输入 (d )(a )(b )和(c ) 5.“空翻”是指( )。
触发器同步练习
同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息,1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+nQ。
9.试填写如表5.8所示的RS触发器特性表中的1+n10.边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下,逻辑功能的不同,常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象,又无一次变化问题的常用集成触发器有和两种。
14.维持-阻塞D触发器是在CP 触发,其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病,但存在有问题。
16.同步式时钟触发器是高电平触发方式,它存在 毛病。
17.主从型触发器的一次变化问题是指在CP =1期间,主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19.把JK 触发器转换为T ‘触发器的方法是 。
20.把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题1.主从JK 触发器是( )。
①.在CP 上升沿触发 ②.在CP 下降沿触发③.在CP =1的稳态下触发 ④.与CP 无关的2.已知RS 是或非门构成的基本RS 触发器的输入端,则约束条件为( )。
①.RS =0 ②.R +S =1③.RS =1 ④.R +S =03.已知R 、S 是2个与非门构成的基本RS 触发器输入端,则约束条件为( )。
①.R +S =1 ②.R +S =0③.RS =1 ④.RS =04.若JK 触发器的原状态为0,欲在CP 作用后仍保持为0状态,则激励函数JK 的值应是( )。
①.J =1,K =1 ②.J =0,K =0③.J =0,K =d ④.J =d ,K =d5.下列电路中,只有( )不能实现nn Q Q =+16.T 触发器特性方程( )。
触发器试题——精选推荐
一、选择题(每题2分,共10题)1: 一位十六进制数可以用( )位二进制数来表示。
A. 1B. 2C. 4D. 16 2: 逻辑函数B A F ⊕= 和 G=A ⊙B 满足关系( )相等。
A. G F = B. G F =' C. G F = D. G F =3. 三态门输出高阻状态时, 是不正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动4:要用n 位二进制数为N 个对象编码,必须满足( )。
A N = 2n B N ≥ 2n C N ≤ 2n D N = n5:串行加法器的进位信号采用( )传递,并行加法器的进位信号采用( )传递。
A 超前,逐位 B 逐位,超前 C 逐位,逐位 D 超前,超前6:存在一次变化问题的触发器是( )。
A RS 触发器B D 触发器C 主从JK 触发器D 边沿JK 触发器7.同步计数器和异步计数器比较,同步计数器的显著优点是( )。
工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制8.下列逻辑电路中为时序逻辑电路的是( )。
A.变量译码器B.加法器C.数码寄存器D.数据选择器9. N 个触发器可以构成能寄存( )位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N10:想选一个中等速度,价格低廉的A/D 转换器,下面符合条件的是( )。
A 逐次逼近型 B 双积分型C 并联比较型D 不能确定二、填空题(每题1分,共10题)1: 若用二进制代码对48个字符进行编码,则至少需要 ( )位二进制数。
2:己知逻辑函数AC C B A Y +=,约束条件为C B =0,则卡诺图中有( )个最小项,有( )个无关项。
3.TTL 与非门的关门电平为0.8V ,开门电平为2V ,当其输入低电平为0.4V ,高电平为3.2V 时,其输入低电平噪声容限U NL = ( ) ;输入高电平噪声容限为U NH = ( ) 。
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态,存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时,它的约束条件是R + S =1,则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ,定义触发器的1状态为Q=___________,0状态为_________可见,触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是___________。
5、 在一个CP 脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的__________ ,触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路,两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同,可分为______触发器,________触发器,________触发器,________触发器等。
9、描述触发器功能的方法有:__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变,而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看,时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
触发器试题
1、下列有关触发器的描述,错误的是(B)
A、触发器是一种特殊的存储过程,用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令,也可以用管理平台操作
2、关于触发器的正确说法是(D)
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是(C)
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时,系统会创建临时表保存用户操作更改的行的新值和旧值,UPDATE操
作所涉及的旧值会被临时保存在(C)
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作,不会引起冲突的是(D)
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建,但是可以针对多个表进行操作(对)
7、触发器(trigger)是一种特殊的存储过程(对)
8、触发器被定义以后,只有当用户调用它时才触发,用户不调用时,触发器不起作用(错)
9、可以根据完整性的需要,对某一个表定义SELECT触发器(错)
10、触发器主要是通过表操作事件进行触发而被执行的(对)。
触发器练习(答案)
raise_application_error(-20002,'工资增量不能超过原工资的10%');
elsif :old.deptno is null then
raise_application_error(-20003,'没有单位的职工不能涨工资');
create or replace trigger tr1
after update of sal on emp
for each row
begin
if :new.sal <= :old.sal then
raise_application_error(-20001,'修改后的薪金要大于修改前的薪金');
create or replace trigger tr2
after insert or delete on emp
for each row
when (new.deptno = 10 or old.deptno = 10) --插入或删除的职工记录属于10号部门时触发
--when的条件成立的时候触发
触发器
1.编写一个触发器实现如下功能:
对修改职工薪金的操作进行合法性检查:
a) 修改后的薪金要大于修改前的薪金
b) 工资增量不能超过原工资的10%
c) 目前没有单位的职工不能涨工资
--update emp set sal = 1000 wຫໍສະໝຸດ ere empno = 7369;
--updating 修改
end;
--对新值和旧值引用的时候不要用:
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一,用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案,希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中,属于触发器的是:A. 与门B. 或门C. 与非门D. RS触发器答案:D. RS触发器2. 考虑一个JK触发器,当J=0,K=1时,该触发器的状态为:A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案:A. 高电平保持3. D触发器的特点是:A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案:C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案:22. JK触发器的J和K输入不能同时为____。
答案:13. RS触发器的输入是由_____实现的。
答案:两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件,可以存储一个比特位。
它受到控制信号的作用,根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端,可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一,具有两个控制端R和S,可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器,只具有一个输入端D,用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化,常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器,具有两个控制端J和K。
当J和K均为1时,JK触发器的输出状态取决于前一状态,可以实现状态的保持、置位和复位等功能。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路()2、RS、JK、D和T四种触发器中,唯有RS触发器存在输入信号的约束条件()3、与非门的输入端加有低电平时,其输出端恒为高电平。
()4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
()5、时序逻辑电路中存在反馈,其输出不仅取决于当时的输入,还与电路的上一个状态有关。
()6、组合逻辑电路的输出只与当时的输入有关,与电路的上一个状态无关,没有记忆功能。
()7、触发器是时序逻辑电路的基本单元。
()8、时序逻辑电路由组合逻辑电路和存储电路构成。
()9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
()10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。
()11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器()27、各触发器的信号来源不同的计数器称为同步计数器()28、1个触发器可以存放2个二进制数()29、D触发器只有时钟脉冲上升沿有效的品种。
30、同步RS触发器用在开关去抖中得到应用。
31、不同触发器间的逻辑功能是可以相互转换的。
32、对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。
()33、JK触发器只要J,K端同时为1,则一定引起状态翻转。
( )34、将D触发器的Q端与D端连接就可构成T’触发器。
( )35、JK触发器在CP作用下,若J=K=1,其状态保持不变。
( )36、JK触发器在CP作用下,若J=K=1,其状态变反。
( )37、使DK=,就可实现JK触发器到D触发器的功能转换。
( )J=38、JK触发器在CP作用下,若J=K=0,其状态保持不变。
( )39JK触发器在CP作用下,若J=K=0,则触发器置0(即复位)。
( )40、D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。
( )41、RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。
( )42、同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
( )43、所谓上升沿触发,是指触发器的输出状态变化是发生在CP=1期间。
( )44、边沿触发型D触发器的输出状态取决于CP=1期间输入D的状态。
( )二、单项选择题1、当同步RS触发器的CP=0时,若输入由“0”→“1”且随后由“1”→“0”,则触发器的状态变化为()。
A、“0”→“1”B、“1”→“0”C、不变D、不定2、b。
触发器是由逻辑门电路组成,所以它的功能特点是()A、和逻辑门电路功能相同B、它有记忆功能C、没有记忆功能D、全部是由门电路组成的3、c。
下列触发器中,不能用于移位寄存器的是()A、D触发器B、JK触发器C、基本RS触发器D、T触发器4、下列()不属于时序逻辑电路的范畴。
A、译码器B、计数器C、寄存器D、移位寄存器5、时序逻辑电路的状态一般由其()的组合确定A、外部输入B、外部输出C、内部输入D、内部输出6、下列几种触发器中,哪种触发器的逻辑功能最灵活()A、D型B、JK型C、T型D、RS型7、由与非门组成的RS触发器不允许输入的变量组合RS为( );A、00B、01C、11D、108、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序电路()A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关9、要使JK触发器的状态和当前状态相反,所加激励信号J和K 应该是()A、00B、01C、10D、1110、激励信号有约束条件的触发器是()A、RS触发器B、D触发器C、JK触发器D、T触发器11、双向移位寄存器的功能是()A、只能将数码左移B、只能将数码右移C、既可以左移,又可以右移D、不能确定12、构成计数器的基本单元电路是()A、或非门B、与非门C、同或门D、触发器13、下列哪种方程不是描述时序逻辑电路的()A、驱动方程B、输出方程C、状态方程D、逻辑函数式方程14、对于同步触发的D型触发器,要使输出为1 ,则输入信号D满足()A、D=1B、D=0C、不确定D、D=0或D=115、要使JK触发器的状态由0转为1,所加激励信号JK应为()A、0×B、1×C、×1D、×016、对于D触发器,若CP脉冲到来前所加的激励信号D=1,可以使触发器的状态()A、由0变0B、由×变0C、由1变0D、由×变117、使同步RS触发器置0的条件是[ ]A、RS=00B、RS=01C、RS=10D、RS=1118、若基本触发器的初始输入为 R反为1,S反为 =0,当 R反由“0”→“1”且同时 S反由“1”→“0”时,触发器的状态变化为()。
A、“0”→“1”B、“1”→“0”C、不变D、不定19、要使JK触发器的状态由0转为1,所加激励信号JK应为[ ]A、0XB、1XC、X1D、X020、移位寄存器不能实现的功能为()A、存储代码B、移位C、数据的串行,并行转换D、计数21、D触发器的R端为()A、置0端B、置1端C、保持端D、反转端22、对于T触发器,当T=( )时,触发器处于保持状态。
A、0B、1C、0,1均可D、以上都不对23、对于JK触发器,若J=K,则可完成()触发器的逻辑功能。
A、RS B、D C、T D、Tˊ24、要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为()A、JK=00B、JK=01C、JK=10D、JK=1125、当J=0,K=0时,钟控JK触发器的次态输出为()。
A、现态不变B、1C、现态取反D、026、组成一个模为60的计数器,至少需要( )个触发器。
A、6B、7C、8D、927、基本RS触发器在触发脉冲消失后,输出状态将()A、随之消失B、发生翻转C、恢复原态D、保持现态28、当两个输入端均为1时,输出Q不定的是()A、基本RS触发器B、钟控同步RS触发器C、主从JK触发器D、D触发器29、满足特征方程nn QQ=+1的触发器称为()。
A、D触发器 B、JK触发器 C、T触发器 D、T’触发器30、为了使触发器克服空翻与振荡,应采用( )。
A 、CP 高电平触发B 、CP 低电平触发C 、CP 低电位触发D 、CP 边沿触发31、如果J=K=1,每次出现时钟脉冲时,JK 触发器都要( )A 、置1 B 、置0 C 、保持 D 、翻转32、欲使JK 触发器按n n Q Q =+1工作,可使JK 触发器的输入端( )。
A 、J=K=0 B 、J=Q ,Q K = C 、Q J =,K=Q D 、J=K=133、欲使JK 触发器按n 1n Q Q =+工作,可使JK 触发器的输入端( )。
A 、J=K=0B 、J=Q ,Q K =C 、Q J =,K=QD 、J=Q ,K=034、一个T 触发器,在T=1时,加上时钟脉冲,则触发器( )。
A 、保持原态 B 、置0 C 、置1 D 、翻转35、同步RS 触发器不允许输入的变量组合RS 为( ) A 、00 B 、01 C 、10 D 、11 36、T 触发器的特征方程为( )A 、n n 1n Q T TQ Q +=+B 、n 1n Q T Q =+C 、nn 1n Q T Q T Q +=+ D 、n1n Q T Q =+37、将D 触发器转换成T 触发器,则应令( )A 、Q D T ⊕=B 、Q T D ⊕=C 、Q TD ⊕= D 、Q D T ⊕=38、对于D 触发器,欲使Qn+1=Qn ,应使输入D=( ) 。
A 、0 B 、1 C 、Q D 、Q39、欲使D 触发器按Qn+1=n Q 工作,应使输入D=( )。
A 、0 B 、1 C 、Q D 、Q 40、为实现将JK 触发器转换为D 触发器,应使( ) 。
A 、J=D ,K=DB 、K=D ,J=DC 、J=K=D D 、J=K=D41、将D 触发器改造成T 触发器,图示电路中的虚线框内应是( )。
A. 或非门B. 与非门C. 异或门D. 同或门42、对于T 触发器,若现态Qn=0,欲使次态Qn+1=1,应使输入T=( )。
A 、0B 、1C 、QD 、Q43、。
对于T 触发器,若现态Qn=1,欲使次态Qn+1=1,应使输入T=()。
A 、0B 、1C 、QD 、Q44、欲使JK 触发器按Qn+1=Qn 工作,可使JK 触发器的输入端( )。
A、J=K=0B、J=Q,K=QC、 J=0,K=QD、J=Q,K=045、欲使JK触发器按Qn+1=Q n工作,可使JK触发器的输入端()。
A、J=K=1B、 J=1,K=QC、J=Q,K=QD、J=Q,K=146、欲使JK触发器按Qn+1=0工作,可使JK触发器的输入端()。
A、J=K=1B、J=Q,K=QC、J=Q,K=1D、J=0,K=147、欲使JK触发器按Qn+1=1工作,可使JK触发器的输入端()。
A、J=K=1B、J=1,K=0C、J=K=QD、J=Q,K=0。