第2章 80868088微型计算机系统结构 (1)
80868088CPU的内部结构由于汇编语言是建立在机器指令基础之
一般CPU由如下三个部分组成： (1) 控制器：计算机系统中控制所有功能部件 （包括控制器本身）协同工作，自动执行计算 机程序的功能部件，它通过对机器指令进行译 码得到所需的控制信号，并根据时钟信号使各 种控制信号在适当的时刻产生，从而产生一系 列时序过程来完成指令所要求的操作。
(2) 运算器：计算机系统中加工、处理数据的 功能部件，其功能包括算术运算和逻辑运算。
(3) 寄存器：CPU内部一般提供一组零散的存 储单元，每一个存储单元都能存储二进制数据， 并且都有自己独特的功能和相应的名称，这一 组CPU内部的存储单元通常称为寄存器。
8086和8088CPU内部结构大致是一致的，内 部处理的最大二进制数都是16位的，只不过 8086针对的数据总线是16位的，8088是8位的，
也就是说，只是CPU的外部引脚有所区别。 8086/8088CPU内部结构大致如教材上P18的 图2-3所示。
CPU中的寄存器：8086CPU中总共有14个物 理寄存器，逻辑上的寄存器有22个，下面就 它们的功能分别来讨论。参见教材P20图25． （a） 段寄存器：包括CS（Code Segment）、SS（Stack Segment）、DS （Data Segment）、ES（Extra Segment） 四个16位物理寄存器，用于存放程序所要使 用的4个存储段的段基值，分别对应于内存中 的四块存储区域，代码段、堆栈段、数据段、 附加段。
第二章 IBM PC 微型计算机
2.1 8086/8088CPU的内部结构
由于汇编语言是建立在机器指令基础之上的， 是一种描述硬件运作的语言，所以要学习汇 编语言，必须对它对应的硬件结构先作了解。 特别是对于CPU，因为每一种CPU都有自 己的指令系统，必须先对CPU的内部结构和 工作机制作一个概要的理解。
1 80868088微处理器的内部结构
微机原理第2章8086/8088系统结构8086/8088微处理器的内部结构微机原理8086是Intel系列的16bit微处理器，属第三代。
它有16bit数据总线和20bit地址线，可寻址1M空间。
8088有8bit数据总线和20bit地址线，可寻址1M空间。
其内部有16bit数据总线。
AH AL BH BL SI ALU 运算数暂存器标志寄存器EU控制电路16位CSDSSS ES IP 内部暂存器8位1 2 3 4 5 6执行部件（EU ）总线控制电路 指令队列缓冲器总线接口部件（BIU ）通用寄存器加法器80888086累加器基址寄存器计数寄存器数据寄存器堆栈指针基址指针目的变址源变址AX BX CX DX微机原理CPUEUBIU •16位通用寄存器组（AX、BX、CX 、DX、SP、BP、SI、DI）•算术逻辑单元—ALU•暂存器•EU控制器•标志寄存器—FLAG•段寄存器组（CS,DS,SS,ES）,指令指针—IP •地址加法器•指令队列•总线接口控制逻辑微机原理EU 部件不直接与外部总线相连。
它从BIU的指令队列中取指令和数据。
EU 负责指令的执行。
BIU 根据EU 的请求，完成CPU 与存储器或I/O 之间的数据传送。
功能：符号名称高8位符号低8位符号AX累加器AH AL BX基址寄存器BH BL CX计数寄存器CH CL DX数据寄存器DH DL这里的寄存器可以8位或16位参与操作。
符号名称SP堆栈指针寄存器BP基址指针寄存器SI源变址寄存器DI目的变址寄存器这里的寄存器只能以16位参与操作。
符号名称CS代码段寄存器DS数据段寄存器ES附加段寄存器SS堆栈段寄存器IP指令指针寄存器D15D14D13D12D11D10D9D8 x x x x OF DF IF TF D7D6D5D4D3D2D1D0 SF ZF x AF x PF x CF符号名称定义CF进位标志运算中，最高位有进位或借位时CF=1，否则CF=0 PF奇偶标志运算结果低8位“1”个数为偶数时PF=1，否则PF=0 AF辅助进位D3有向D4进（借）位时AF=1，否则AF=0ZF零标志运算结果每位均为“0”时ZF=1, 否则ZF=0SF符号标志运算结果的最高位为1时SF=1，否则SF=0OF溢出标志运算中产生溢出时OF=1, 否则OF=0符号名称功能TF陷阱标志TF=1将使CPU进入单步执行指令IF中断标志IF=1允许CPU响应可屏蔽中断DF方向标志DF=1将从高地址向低地址处理字符串所以：CF=0PF=1AF=1ZF=0SF=1OF=0微机原理下次课见。
微机原理第二章课件-8086_8088微处理器的内部结构分解
(3) 6字节的指令队列：总线接口部件从内 存中取来的指令放在一个缓冲区中，这个 缓冲区叫指令队列。执行部件在执行指令 过程中从指令队列取来指令执行。 (4) 输入/输出控制电路：该控制电路将 8086CPU的片内总线与系统总线相连，是 8086CPU与外部交换数据的必经之路。
2、执行部件EU(Execution Unit)
第二节 CPU的外部结构
8086/8088CPU芯片都是40条引脚的双列 直插式封装。部分引脚采用了分时复用方 式，即同一条引脚在不同的时刻具有不同 的用途。如图2.3所示。 8086/8088CPU可有两种工作模式，即最 大模式和最小模式。不同模式下个别引脚 的功能是不同的。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
(4) 标志寄存器FR
FR主要用来标志运算结果的状态，以及控制CPU的 操作。各标志位定义如图2. 2所示（共有9个标志）：
下图是80x86微处理器的标志寄存器，从 图中可知，他们是向下兼容的。
标志位共有9个，6个是状态标志，用来表示运算结果的 特征，包括CF、PF、AF、ZF、SF和OF；3个是控制标志， 用来控制CPU的操作，包括IF、DF和TF。 ① 状态标志： CF：进位标志，表示本次运算中最高位（第7位或第15 位）有进位或有借位。 PF：奇偶标志。 PF=1表示本次运算中低8位有偶数个 “1”； PF=0表示有奇数个“1”。 AF：辅助进位标志。 AF=1表示本次运算第3位向第4位有 进位或有借位。在十进制运算中作为是否进行十进制调整 的依据。 ZF：零标志。ZF=1表示本次运算结果为零，否则ZF=0 SF：符号标志。 SF=0为正数； SF=1为负数。 OF：溢出标志。 OF=1表示本次运算结果产生溢出，否则 OF=0。所谓溢出就是指运算结果超出了相应类型数据所能
80868088 系统结构
微机原理第2章8086/8088系统结构8086/8088 系统存储器结构（1）微机原理8086/8088 CPU能直接寻址的地址范围：00000H~FFFFFH.00001H00000H 00003H00002H 00005H00004H 512K×8（位）512K×8（位）奇地址存储体偶地址存储体FFFFDH（简称“奇体”）（简称“偶体”）FFFFCHFFFFFH（A0=1）（A=0）FFFFEH微机原理D 7~DD 15~D 8A 19~A 1D 7~D 0D 7~D 0BHESELSELA 0奇偶存储体与总线的连接2. 8086 读/写操作过程微机原理（1）从偶地址读/写1个字节A0=0，控制电路自动使BHE=1，选中偶体；CPU发出读/写信号，通过数据总线低8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（2）从奇地址读/写1个字节A0=1，控制电路自动使BHE=0，选中奇体；CPU发出读/写信号，通过数据总线高8位对由A19~A1指定的单元进行1个字节的读/写操作。
2.8086 读/写操作过程微机原理（3）从偶地址开始读/写1个字A0=0，控制电路自动使BHE=0，同时选中奇、偶体；CPU发出读/写信号，通过数据总线低8位和高8位对由A19~A1指定的2个存储单元同时进行读/写操作。
2.8086 读/写操作过程微机原理（4）从奇地址开始读/写1个字A0=1,BHE=0，选中奇体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线高8位对由A19A0=0,BHE=1，选中偶体，CPU发出读/写信号，通过数据总~A1指定的存储单元进行1个字节读/写操作。
线低8位对由A19微机原理D 7~D 0A 19~A 0D 7~D 0存储体与总线的连接3. 8088系统中的存储器结构A 19~A 0存储体8088系统的存储器不采用分体结构微机原理存储器分段示意图4.存储器的分段︙︙00000H 逻辑段4起点FFFFFH 逻辑段4≤64KB︙︙逻辑段1起点逻辑段2起点逻辑段3起点逻辑段1≤64KB 逻辑段2≤64KB逻辑段3≤64KB灵活的分段方式5. 逻辑地址与物理地址微机原理逻辑地址：由段基址和段内偏移地址两部分组成，表示为段基址：段内偏移地址。
80868088CPU的内部结构由于汇编语言是建立在机器指令基础之
一般CPU由如下三个部分组成： 一般CPU由如下三个部分组成： (1) 控制器：计算机系统中控制所有功能部件 （包括控制器本身）协同工作，自动执行计算 机程序的功能部件，它通过对机器指令进行译 码得到所需的控制信号，并根据时钟信号使各 种控制信号在适当的时刻产生，从而产生一系 列时序过程来完成指令所要求的操作。
（c） 数据寄存器：包括AX、BX、CX、 数据寄存器：包括AX、BX、CX、 DX这样4 16位的寄存器． DX这样4个16位的寄存器． 在逻辑上一个16位的数据寄存器可以看成是3 在逻辑上一个16位的数据寄存器可以看成是3 个寄存器．例如AX，可以把它作为一个16位 个寄存器．例如AX，可以把它作为一个16位 的数据寄存器来使用，也可以把它的高低8 的数据寄存器来使用，也可以把它的高低8位 分开，高8位为AH寄存器，低8位为AL寄存 分开，高8位为AH寄存器，低8位为AL寄存 器．
２）奇偶标志位PF（ ２）奇偶标志位PF（Parity Flag）：如果 Flag）：如果 CPU所执行的指令要影响PF标志，并且该指 CPU所执行的指令要影响PF标志，并且该指 令得到的数据结果低8位中含有偶数个“1”时， 令得到的数据结果低8位中含有偶数个“1”时， PF=1；含有奇数个“1”，PF=0。 PF=1；含有奇数个“1”，PF=0。 注意无论指令的操作数有多么长，只有低8 注意无论指令的操作数有多么长，只有低8位 数据中1的个数能够影响到PF标志的取值。 数据中1的个数能够影响到PF标志的取值。 PF标志位位于FR的第2 PF标志位位于FR的第2位。
段：内存中一段连续的空间，在程序中具有特 定的用途。
每个程序都可能会使用这样四个段，其中代码 段是必须的，实用的程序通常至少包含代码段、 堆栈段、数据段。
第二章 80868088的结构
3．标志寄存器FLAGS（Flag Register）
标志寄存器FLAGS，用来存放CPU算术和逻辑运算的结果特征状态和设置指令操作控制位。FLAGS是一个16位的寄存器，但8086/8088只用了其中的9位，其中包括6个状态标志位和3个控制标志位。如图2-4所示。简述如下：
金陵科技学院教案【封面】
任课系部：
课程名称
课程编号
授课对象专业
课程类别
必修课
公共基础课□；学科基础课□；专业核心课□
选修课
专业方向课□；专业拓展课□；公选课□
总学时数
学分数
学时分配
课堂讲授学时；实践课学时
教材名称
作者
出版社及出版时间
指定参考书
作者
出版社及出版时间
授课教师
职称
单位
金陵科技学院教案【教学单元首页】
2.1 8086/8088 CPU内部结构
一、8086/8088的内部结构框图
8086微处理器与8088微处理器内部结构基本相同，内部均由算术逻辑器（ALU）、通用寄存器、段寄存器、专用寄存器、控制器、总线控制逻辑、指令队列及地址加法器等单元组成。从功能上可分执行部件（EU）和总线接口部件（BIU）两大部分:
TF—陷阱标志/跟踪标志位（Trap Flag），若设置TF=1，CPU进入单步执行指令工作方式。这种方式便于对程序进行调试和跟踪。即每执行完一条指令后，便自动产生一次单步中断，从而使程序员能逐条指令地检查和跟踪程序；TF=0时，CPU为基本工作方式。
上述3个控制标志位用来控制微处理器的某些操作，可以由指令来设置。
OF—溢出标志位（Overflow Flag），若运算结果超过带符号数表示范围时OF=1，否则OF=0。8位带符号数范围为-128～+127，16位带符号数范围为-32768～+32767。
第2章80868088CPU体系结构PPT课件
2.1 8086/8088 CPU内部结构
2.2 8086/8088 CPU的工作模式及引脚功能
2.3 8086/8088的存储器组织
2.4 8086/8088的系统配置 2.5 8086/8088的操作和时序 2.6 8086/8088的寻址方式
16
2.1 8086/8088微处理器
• (一)8086/8088CPU内部结构 • (二)寄存器结构 • (三)8086/8088CPU的总线周期概念
8086有16根数据线和20根地址线，可以处理 8位或16位数据，寻址1MB的存储单元和64KB的 I／O端口。它的主机设计较之8位机的性能大约 提高了10倍。
在推出8086之后不久,Intel公司还推出了准16
位微处理器8088。8088的内部寄存器、运算器
以及内部数据总线都是按16位设计的,但外部数据
具有单向导通和三态的特性
T为低平时：
A
F 输出为高阻抗（三态）
T为高电平时：
T
输出为输入的反相
A
F
A
F
A
F
T
T
T
表示反相或低电平有效
4
74LS244
双4位单向缓冲器 • 分成4位的两组 • 每组的控制端连
接在一起 • 控制端低电平有
效 • 输出与输入同相
每一位都是一个三态门， 每4个三态门的控制端连接在一起
• 位数据通路和并行流水线结构,从而允许在总线空闲状 态预取指令,使取指令和执行指令的操作并行执行,提高
• 了CPU的利用律和处理速度。8086/8088对外提供16 位数据总线(8088只有8位)和20位地址线,可寻址空间为 220=1M字节。 8086/8088CPU另一个突出特点是支持 多
微机原理第二章课件-80868088微处理器的内部结构
算术逻辑单元（ALU）
执行位移、循环等位操作。
执行与、或、非等逻辑运 算。
执行加、减、乘、除等算 术运算。
逻辑运算 算术运算
位操作
标志寄存器
状态标志
记录运算结果的状态，如进位标志、 溢出标志和零标志等。
控制标志
用于控制处理器行为，如中断允许标 志和方向标志等。
03 8086/8088微处理器的 输入/输出结构
02 8086/8088微处理器的 内部结构
寄存器结构
通用寄存器
状态寄存器
用于存储操作数和中间结果，包括数 据寄存器、地址寄存器和段寄存器等。
用于存储处理器状态信息，如溢出标 志、奇偶校验标志和中断允许标志等。
控制寄存器
用于存储程序计数器、标志寄存器、 中断屏蔽寄存器和调试寄存器等。
存储器管理单元（MMU）
工作原理
指令解码器通常包含一系列的解码器逻辑门，每个逻辑门对应于一种可能的机器码。当解码器读取到一条指令时，它 会激活相应的逻辑门，从而生成一组控制信号。这些控制信号随后被发送到微处理器的其他部分，以执行相应的操作 。
重要性
指令解码器是微处理器中至关重要的部分，因为它决定了微处理器如何执行程序中的指令。不同的指令 解码器设计可以实现不同的指令集，从而影响微处理器的性能和功能。
输入/输出端口
输入/输出端口
8086/8088微处理器拥有多个输 入/输出端口，这些端口可以与 外部设备进行数据交换。每个端 口都由一个16位的地址唯一标识， 通过端口地址可以寻址到具体的
端口进行读写操作。
数据总线
在输入/输出端口中，数据总线 是一个双向的8位数据通道，用 于在微处理器和外部设备之间传 输数据。数据总线可以同时进行
第2章 80888086系统硬件结构
第2章8088/8086系统硬件结构2.18088CPU的功能结构2.2 8088与8086微处理器的差别2.1 8088CPU的功能结构2.1.18088CPU的内部寄存器8088CPU内部共有14个16位的寄存器，其中包括4个16位的数据寄存器AX、BX、CX、DX；2个16位的指针寄存器SP、BP；2个16位的变址寄存器SI、DI；2个16位的控制寄存器IP、F及4个16位的段寄存器CS、DS、ES、SS，如图2.1所示。
1.通用寄存器组通用寄存器组包括4个数据寄存器AX、BX、CX、DX；2个指针寄存器SP、BP及2个变址寄存器SI、DI。
4个数据寄存器用来存放16位数据，也可以将每个数据寄存器分为2个8位的寄存器，用于存放8位数据。
此时，AX可分为AH及AL；BX可分为BH及BL；CX分为CH及CL；DX分为DH及DL，它们可作为8位寄存器单独使用。
这样既可以进行16位的算术运算和逻辑运算，也可以进行8位的算术运算和逻辑运算，这是8088指令系统的一个特点。
两个指针寄存器中的SP是堆栈指针寄存器，它和堆栈段寄存器一起就可以确定堆栈在内存中的位置。
BP是基数指针寄存器，通常用来存放基地址，使得8088的寻址更加灵活。
两个变址寄存器：SI是源变址寄存器，DI是目的变址寄存器，均用于指令的变址寻址。
SI通常指向源操作数，而DI通常指向目的操作数。
不仅4个数据寄存器可以任意参加算术运算和逻辑运算，而且BP，SP，SI，DI也可以任意参加算术运算和逻辑运算，因而称以上寄存器为通用寄存器。
为了充分地利用这些通用寄存器，在某些指令中又对其中的寄存器作了特殊的约定，使这些寄存器在通用的基础上附加了一点特殊性。
这些特殊的约定虽然增加了掌握指令的难度，但是当学完指令系统后会发现，这点难度是不大的，是容易克服的。
例如，虽然通用寄存器都可作为累加器使用，但在某些算术运算中(如乘法运算、除法运算、十进制调整等)，还是指定了以AX作为累加器，这就使AX与其它的通用寄存器有所区别，因而在8088中，把AX称为累加器。
第2讲 Intel 8086_8088的结构
2、 微型计算机内部结构
内部——内部为了减少连线所占面积，采用单总线，即： 内部所有单元电路都挂在内部总线上，分时使用总线。
通常微处理机内部结构及外部连接方法如下图所示。
内部数据总线
DB7~DB0
数据总线缓冲器/锁存器
累加器 （8位）
锁存器 （8）
暂存寄存 器（8）
标志寄存 器
算术逻辑单 元
ALU
（
(物理) 地址
16进制
寻
0000 0000 0000 0000 0000B =
址
0000 0000 0000 0000 0001B =
能 力 、 寻 址
寻 址 范 围
0000 0000 0000 0000 0010B =
...
...
空
间
）
1111 1111 1111 1111 1111B =
00……00～11……11B＝00000H～FFFFFH
8086的外部数据总线16位，8088 是8位数据总线。 Intel 8086，16位机. Intel 8088（简称8088）是一种准16位微处理器， 在Intel 8080与8085的基础上发展起来的。
（一） 8086/8088微处理器功能结构
8086/8088微处理器功能结构
分两部分： 1、总线接口单元 BIU（Bus Interface Unit） 2、执行部件 EU （Execution Unit）
80868088微机系统
第 2 章 8086/8088微机系统
2.1 8086/8088存储器 2.2 堆栈操作 2.3 8086/8088 CPU 2.4 8086/8088功能引线和引脚 2.5 8086/8088微机系统 2.6 8086/8088总线操作和工作时序 2.7 小结
第 2 章 8086/8088微机系统
2.1 8086/8088存储器
2.1.1 规则存放和非规则存放 只有8086存储器才有规则存放和非规则存放的概念。 多字节数据从偶数地址开始存放，称为规则存放；从奇数地
址开始存放，称为非规则存放。例如在图2-1所示的存储器中， 存放在32368H单元的字数据9AB1H就属于规则存放，该字也叫 规则字，因为地址32368H为偶数。0B156H是非规则字，9AB1H 和0B156H发生了重叠存放。
【例2-1】 设64 KB为1段，8086/8088 1 MB内存可分为首尾相 连且互不重叠的多少段？
解 可以分为1 MB/64 KB＝16段，如图2-5所示。
第 2 章 8086/8088微机系统
1MB Memory
00000H 0FFFFH
第 0段 64 KB
10000H 1FFFFH
第 1段 64 KB
第 2 章 8086/8088微机系统
8086 CPU为了实现对两个库的选中和读/写，三组总线之间 应当采用如下的接法：CPU的地址总线A19～A1接库的地址线 A18～A0。CPU的A0接低位库CS的端(A0＝0时正好选中偶数存储 体，可让CPU进行低位字节操作)；另外使用1条CPU的控制线 BHE(Byte High Enable，高位字节允许)接高位库的CS端(BHE＝ 0低电平有效时，恰好奇数存储体选中，可让CPU进行高位字节 操作)。CPU数据总线的高8位D15～D8接高位库的数据线D7～D0 ； CPU数据总线的低8位D7～D0接低位库的数据线D7～D0。8086 存储器连接图如图2-3所示。方便(既能进行字节操作又能进行字操作)，8086的1MB 存储空间分成了两个512KB的存储体，又称为存储库。其中偶 数地址的512K个存储单元命名为偶数存储体(低位存储库)；奇 数地址的512K个存储单元命名为奇数存储体(高位存储库)。每 个库的存储容量为219×8位，有19条地址线A18～A0和8条数据 线D7～D0。每个库都有1条芯片选择线CS(Chip Select)供选中本 库使用。当CS＝0时本库被选中，可供CPU读/写；当CS＝1时 本芯片与CPU 的三总线断开，CPU无法读/写。
微型计算机-第2章 8086微型计算机系统
4、总线控制逻辑 微型计算机系统采用总线结构 总线是连接计算机各组成部件的公共数据通路。 在微型计算机系统中，总线分为：
片内总线：连接CPU内部的各个部件； 片级总线：连接CPU、存储器及I/O接口等电
路，构成所谓的主机板； 系统总线：用来连接外部设备。系统总线的
第2章 8086微型计算机系统
本章主要内容
1 半80导86体微处存理储器器的的结分构类及工作模式 2 8086微处理器的引脚特性 3 8086微型计算机系统的总线时序 4 8086微型计算机系统的组成
第2章 8086微型计算机系统
2.1 概述
微型计算机（简称微机）： 将计算机的核心器件中央处理器（运算 器和控制器）集成在一块半导体芯片上 ，配以存储器、I/O接口电路及系统总 线等设备的计算机。
总线控制逻辑的任务就是产生和接受这些操作 所需要的信号。
第2章 8086微型计算机系统
5、外存储器
也称辅存或外存，用来存储大量暂时不参加运算或处 理的数据和程序，是主存的后备和补充。
常见的外存储器主要有： 硬盘：安装在主机箱内，常见容量有：80GB、 120GB、250GB等。 光盘：信息读取要借助于光驱，其容量为650MB。 DVD光盘：存储密度高，存储容量大，容量一般为 4.7GB。 优盘：是利用闪存在断电后还能保持存储的数据不 丢失的特点而制成的，特点是重量轻、体积小。 移动硬盘：可以通过USB接口即插即用，特点是体 积小、重量轻、容量大、存取速度快。
内存储器分为随机存取存储器（RAM）和只读存储器 （ ROM）两大类。 随机存储器：RAM接受程序的控制，可由用户写 入数据或读出数据，但是断电后数据会消失。 RAM可以用来临时存放程序、输入数据和中间结 果等。 只读存储器：ROM中的信息由厂家预先写入，一 般用来存放自检程序、配置信息等。通常只能读 出而不能写入，断电后信息不会丢失。
第2章 Intel 8086与8088微机系统结构PPT课件
地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK
地
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9 8086 32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
• 最小模式和最大模式的概念
– 最小模式：系统中只有一个8086/8088微处理器，所有的总线控制信号由它产 生
– 最大模式：系统中有多个微处理器，其中一个主处理器为8086/8088，其它的 称为协处理器。
• 8087数值运算协处理器：高精度的整数和浮点运算，超越函数的计算 • 8089输入/输出协处理器：两个DMA通道的管理
低接收高发送5mio存储器输入输出控制信号输出6wr写信号输出7hold总线请求信号输入8hlda总线响应信号输出8088cpu的第34引脚称ss0它和miodtr组合决定当前总线周期的操作8088的ss0miodtr组合miodtrss0操作000取指令001读内存010写内存011无源状态100发中断响应信号101读io端口110写io端口111暂停8086最小模式的典型配置8284连接见后8284aresetreadyclkreadyalebhestbbhereseta19a16ad15ad08282锁存器三片地址总线8286收发器二片数据总线denoedtrtmiowrrdhlodhldaintr控制总线mnmx5vinta8086的引脚信号在最大模式时的含义1qs1qs0指令队列状态信号输出00无操作01从指令队列中的第一个字节取走代码10队列为空11除第一个字节外还取走了后续字节中的代码2s2s1s0总线周期状态输出信号000发中断响应信号001读io端口010写io端口011暂停100取指令101读内存110写内存111无源状态3lock总线封锁信号输出系统中其它设备不能占用总线4rq1gt1rq0gt0总线请求输入总线请求允许输出8086最大模式的典型配置8284aresetreadyclkreadybhea19a168282锁存器bhereset地址总线a19a16ad15ad0三片8286收发器stb代替协调总线二片数据总线oetmiowrrddtrale共享控制s0s1s28288总线控制器inta控制总线中断rqgt0intr8259a中断控制器请求mnmxgndrqgt18086操作和时序?系统复位和启动操作当reset信号变高维持标志寄存器
第2章 80888086系统硬件结构
第2章 8088/8086系统硬件结构
2. 端脚上的区别
8088对外数据总线为8位，故仅分时复用地址线的 低8位，即AD0～AD7这8条为地址/数据线。A8～A15 专门用于地址线。 8086对外数据总线为16位，故与16位的地址线分
时复用，即AD0～AD15这16条均为地址/数据线。
第2章 8088/8086系统硬件结构
字节12340H的内容为：12H 表示为(12340H)＝12H 字节12341H的内容为：34H 表示为(12341H)＝34H 字内容(12340H)＝？ 3412H 字内容(12341H)＝？ 5634H 双字内容(12340H)＝？ 78563412H 双字内容(12341H)＝？ 90785634H
2.4.1 存储单元的地址和内容
计算机存储信息的基本单位是一个二进制位（bit） ，1或0 存储器以字节（8bit）为单位存储信息 汇编语言的数据类型：字节、字、双字、四字 每个字节单元有一个唯一的物理地址，从0编号，顺序加1 地址也用二进制数表示（无符号整数，写成十六 进制） 16位二进制数可表示216=65536=64K个地址 0000H ~ FFFFH 字长16位，一个字要占用相继的两个字节 低位字节存入低地址，高位字节存入高地址 机器以偶地址访问（读/写）存储器 字、 4字单元地址用它的最低字节地址来表示
各段在存储器中的分配：
由操作系统负责，但需要时也可指定
第2章 8088/8086系统硬件结构
2、专用寄存器
IP (instruction pointer)指令指针寄存器
（存放代码段中的偏移地址, 始终指向下一条指令的首地址）
FLAGS (PSW program status word)程序状态字寄存器
第2章 80868088的系统结构
第2章 8086/8088的系统结构1978年，Intel公司制造出第一个16位的微处理器8086/8088，它是80X86微处理器系统结构的基础。
8086/8088CPU的主要特点是：第一，CPU数据总线是16位的，就是说，它一次最多能处理16位的数据；第二，CPU地址总线是20位的，存储器的空间是1MB；第三，CPU采用了流水线处理技术，当数据总线和地址总线忙于传输数据时，CPU可以同时处理其它信息，使处理器的效率提高。
Intel以后研制出的所有的CPU都是建立在8086/8088指令集基础之上。
新的微处理器都能运行原来8086/8088的程序，同时又增加了新的功能和指令。
计算机的系统结构 (system architecture ) 也称为系统架构，经典的系统结构定义是指计算机系统的多层次结构中机器语言机器级的结构，它是软件和硬件/固件的主要交界面，是由机器语言程序、汇编语言源程序和高级语言源程序翻译生成的机器语言目标程序能在机器上正确运行所应具备的界面结构和功能。
随着计算机技术、微电子技术等不断发展，系统结构的概念和内涵也在演变，对于计算机或CPU设计、应用人员来说，计算机系统结构是硬件和软件的综合技术，往低层看，是CPU、存储器、接口等的硬件电路系统设计，和指令系统的设计和优化等，是计算机的基础级。
往上层看，是如何构造出性能更快、更优的计算机系统，提高计算机系统的并行性，包括指令级的并行、操作系统级的并行、和多处理器的并行，这涉及到许多并行的新算法，结构和编程等技术，这些内容本书涉及。
2-1 8086/8088 CPU结构微处理器就是中央处理单元（central processing unit）,一般简称为CPU。
它的内部有一个算数和逻辑单元（ALU），它主要功能是对数据进行运算和逻辑控制。
8086/8088 CPU结构有二种含义，一是指物理结构，另一个是指编程结构。
物理结构是指在硅片上设计和制造CPU时，各个功能单元部分的电路版图（layout）怎样设计，放置在何处，单元之间的联线怎样安排等，对于一块已经封装好的集成电路，一般是无法从外部看到芯片的内部的。
第二章 8086微机系统体系结构
第二章：8086微机系统体系结构通过本章的学习，应该掌握以下内容：•8086 CPU的结构•8086 CPU引脚功能•8086系统的结构和配置•8086 CPU的操作时序•80x86典型微机简介2、1 8086/8088微处理器2、1、1 8086/8088微处理器的结构及执行程序的操作过程8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个+5V 电源和一个时钟，时钟频率为5MHz 。
8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。
它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。
8088有20根地址线，所以可寻址的地址空间达1MB。
1、总线接口部件（BIU)功能：负责与外部存储器及I/O口通信（1）、从取指令送到指令队列。
（2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。
总线接口部件的组成：（1）、四个段地址寄存器：均为16位代码段寄存器CS：存放当前程序段的段基址数据段寄存器DS：存放当前数据段的段基址附加段寄存器ES：存放当前附加段的段基址堆栈段寄存器SS：存放当前堆栈段的段基址（2）、16位指令指针寄存器IP（PC）。
（3）、20位的地址加法器。
（4）、六字节的指令队列缓冲器。
说明：（1）、指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。
CPU执行完一条指令后，可以取出下一条指令（流水线技术）。
提高CPU效率。
（2）、地址加法器：产生20位地址。
CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。
2、执行部件(EU)作用：负责执行指令（1）、从指令队列中取出指令。
（2）、对指令进行译码，发出相应相应的控制信号。
（3）、接收由总线送来的数据或发送数据。
（4）、进行算术、逻辑运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
算 算
CPU 总
算的 的线 的 1
线 DB
件
算 件
算
CPU
制
总
CB
计 算 机 基 本 组 成
8086/8088微型计算机系统结构 微型计算机系统结构
地 址 总 线 输 I/O 接 口 入 设 备 I/O 接 口 AB 输 出 设 备
8086/8088微型计算机系统结构 微型计算机系统结构
整个内存储器系统由若干个存储单元组成，每个存储单元可存放 位二进制 整个内存储器系统由若干个存储单元组成，每个存储单元可存放8位二进制 个编号， 数，即1B。为了便于识别，每个存储单元都有 个编号，称为地址。地址采用几位 。为了便于识别，每个存储单元都有1个编号 称为地址。 二进制数编号，取决于 地址引脚的数目。 二进制数编号，取决于CPU地址引脚的数目。 地址引脚的数目 例如: 例如 某CPU有8根 有 根 地址线， 地址线，则存储 单元应用8位二进 单元应用 位二进 制数编号， 位二 制数编号，8位二 进制可表示 28=256个数，故 个数， 个数 系统最多可有256 系统最多可有 个存储单元。 个存储单元。如 右图所示。 右图所示。
… … … 地址 00H 01H 02H 03H 04H 内容 3DH 2FH … … …
0FFH
8086/8088微型计算机系统结构 微型计算机系统结构
2.பைடு நூலகம்.2 计算机的基本工作原理
微型计算机是在微处理器的控制下自动进行工作的， 微型计算机是在微处理器的控制下自动进行工作的，而微处理器发出控制的依据则是 用户的程序指令。 用户的程序指令。
8086/8088微型计算机系统结构 微型计算机系统结构
地 址 总 线 输 I/O 接 口 入 设 备 I/O 接 口 AB 输 出 设 备
计 算 机 基 本 组 成
微 机 处 理 器 存 储 器
CPU
数
据
总
线
DB
控
制
总
线
CB
输入设备：用于将程序和原始数据送入计算机中。 键盘、 输入设备：用于将程序和原始数据送入计算机中。如 键盘、 鼠标等。 鼠标等。 输出设备：用来输出运算结果或对外部设备的控制信号。 显示器、打印机等。 输出设备：用来输出运算结果或对外部设备的控制信号。如 显示器、打印机等。
8086/8088微型计算机系统结构 微型计算机系统结构
2.2
8086的编程结构 8086的编程结构
2.2.1 8086 CPU概述 概述
8086的内部结构按功能分为 的内部结构按功能分为： 的内部结构按功能分为 1、总线接口单元 、总线接口单元BIU 总线接口单元BIU是8086同存储器和 设备之间的接口部件，负责对全部引脚 同存储器和I/O设备之间的接口部件 总线接口单元 是 同存储器和 设备之间的接口部件， 的操作， 所有对存储器和I/O设备的操作功能都是由 完成的。 的操作，即8086所有对存储器和 设备的操作功能都是由 所有对存储器和 设备的操作功能都是由BIU完成的。总线接口单 完成的 位地址加法器、 个段寄存器 个段寄存器、 位指令指针 位指令指针IP、 元BIU由20位地址加法器、4个段寄存器、16位指令指针 、指令队列缓冲器和总线 由 位地址加法器 控制逻辑电路等组成。 控制逻辑电路等组成。 2、执行单元EU 、执行单元 执行单元EU主要负责执行指令，它包含 个 位的运算器 位的运算器ALU，8个16位的寄存器 执行单元 主要负责执行指令，它包含1个16位的运算器 主要负责执行指令 ， 个 位的寄存器 位标志寄存器FLAGS，1个数据暂存寄存器和执行单元的控制电路。这个单元 个数据暂存寄存器和执行单元的控制电路。 ，1个16位标志寄存器 个 位标志寄存器 ， 个数据暂存寄存器和执行单元的控制电路 进行所有指令的解释和执行，同时管理上述有关的寄存器。 进行所有指令的解释和执行，同时管理上述有关的寄存器。 8086中，BIU负责取指令，EU负责执行指令，若指令要求访问内存或 设备， 中 负责取指令， 负责执行指令 若指令要求访问内存或I/O设备 负责执行指令， 设备， 负责取指令 请求BIU完成。BIU将指令机器码取到指令队列缓冲器中（6B），而与此同时 完成。 将指令机器码取到指令队列缓冲器中（ ）， ），而与此同时 由EU请求 请求 完成 将指令机器码取到指令队列缓冲器中 EU可以从指令队列缓冲器中取出已有指令进行执行，这样使得取指令和执行指令可 可以从指令队列缓冲器中取出已有指令进行执行， 可以从指令队列缓冲器中取出已有指令进行执行 以同时进行。这种并行处理技术极大提高了8086的程序执行速度。 的程序执行速度。 以同时进行。这种并行处理技术极大提高了 的程序执行速度 当遇到转移、循环、子程序调用或返回等非顺序执行类指令时， 当遇到转移、循环、子程序调用或返回等非顺序执行类指令时，需要清空指令 队列缓冲器，这时EU要等待 队列缓冲器，这时 要等待BIU重新取指令。 重新取指令。 要等待 重新取指令
依曼型计算机的基本工作原理可分为程序存储和程序控制。 冯 •依曼型计算机的基本工作原理可分为程序存储和程序控制。在物理 依曼型计算机的基本工作原理可分为程序存储和程序控制 结构上，计算机由运算器 控制器、存储器以及输入设备和输出设备组成 运算器、 组成。 结构上，计算机由运算器、控制器、存储器以及输入设备和输出设备组成。
输入设备和输出设备简称为I/O设备， 设备一般不与 设备一般不与CPU直接相连，而是通过 直接相连， 输入设备和输出设备简称为 设备，I/O设备一般不与 设备 直接相连 称为I/O接口的电路与 相连。 接口匹配双方的工作速度和转换不兼容的信号 接口匹配双方的工作速度和转换不兼容的信号。 称为 接口的电路与CPU相连。I/O接口匹配双方的工作速度和转换不兼容的信号。 接口的电路与 相连
8086/8088微型计算机系统结构 微型计算机系统结构
第2章 8086/8088微型计算机系统结构 微型计算机系统结构
微型计算机系统组成原理 8086的编程结构 8086的编程结构 存储器的使用 堆栈
8086/8088微型计算机系统结构 微型计算机系统结构
2.1 微型计算机系统组成原理
2.1.1 计算机的硬件基本结构
8086/8088微型计算机系统结构 微型计算机系统结构 假设程序代码放在内存地址00H开始处，执行过程如下： 开始处，执行过程如下： 假设程序代码放在内存地址 开始处
1、PC=00H，从地址 、 处取一条指令。 自动加2。 ，从地址00H处取一条指令。设第一条指令占 ，取出后 自动加 。 处取一条指令 设第一条指令占2B，取出后PC自动加 CPU随后执行所取指令，指令操作码指出应将操作数 放入累加器 内。 随后执行所取指令， 放入累加器A内 随后执行所取指令 指令操作码指出应将操作数3放入累加器 2、PC=02H，从地址 、 处取一条指令。 ，从地址02H处取一条指令。设第二条指令占 ，取出后 自动 处取一条指令 设第二条指令占2B，取出后PC自动 加2。CPU随后执行刚才所取指令，指令操作码指出应将操作数5与累加器 的 。 随后执行刚才所取指令，指令操作码指出应将操作数 与累加器A的 随后执行刚才所取指令 与累加器 内容相加，并将结果8暂存 暂存A内 内容相加，并将结果 暂存 内。 3、PC=04H，从地址 、 处取一条指令。 自动加2 ，从地址04H处取一条指令。设第三条指令占 ，取出后 自动加 处取一条指令 设第三条指令占2B，取出后PC自动加 随后执行刚才所取指令， 内容与操作数1相 。CPU随后执行刚才所取指令，指令操作码指出应将累加器 内容与操作数 相 随后执行刚才所取指令 指令操作码指出应将累加器A内容与操作数 结果7暂存在 暂存在A内 减，结果 暂存在 内。 4、PC=06H，从地址 、 处取一条指令。 ，从地址06H处取一条指令。设第四条指令占 ，取出后 自动 处取一条指令 设第四条指令占2B，取出后PC自动 随后执行刚才所取指令， 加2。CPU随后执行刚才所取指令，指令操作码指出应将累加器 中内容保存到 。 随后执行刚才所取指令 指令操作码指出应将累加器A中内容保存到 操作数所指定的内存单元中。 操作数所指定的内存单元中。 5、PC=08H，从地址 、 处取一条指令。 ，从地址08H处取一条指令。设第五条指令占 ，取出后 自动加 处取一条指令 设第五条指令占1B，取出后PC自动加 1。CPU随后执行刚才所取指令，该指令无操作数，指令操作码指出 随后执行刚才所取指令， 。 随后执行刚才所取指令 该指令无操作数，指令操作码指出CPU应暂 应暂 不再往下取指令。 停，故CPU不再往下取指令。 不再往下取指令
寄
， 专用寄存器： 它不可与CPU直接交换数据，其数据必须先读入内存才可被 CPU 使 专用寄存器：，它不可与 硬盘、光盘等， 专用寄存器中常用的是程序计数器 PC，它保存着下一条要执行 直接交换数据， 硬盘、光盘等 直接交换数据 外存在CPU看来是一种 I/0 设备。 用，外存在 看来是一种 ，每当取出执行一条指令后，其自动指向下一条指 指令的地址，每当取出执行一条指令后， 指令的地址 设备。 令。 8086/8088 中这个寄存器称为 IP，并且指向下一条要取出的指令而不是要执行的指令。 ，并且指向下一条要取出的指令而不是要执行的指令。
假设要进行如下运算： ？，这一运算过程分如下步骤进行 假设要进行如下运算：3+5-1=？，这一运算过程分如下步骤进行： ？，这一运算过程分如下步骤进行： 1、取数3。 、取数 。 2、取数5并做 、取数 并做 并做3+5运算，得结果 。 运算， 运算 得结果8。 3、取数1并做 运算，得结果 。 、取数 并做 运算，得结果7。 并做8-1运算 4、保存运算结果到存储器中。 、保存运算结果到存储器中。 5、停机。 、停机。 CPU能完成的 个基本动作称为指令，以上运算过程由 条指令实现。 能完成的1个基本动作称为指令 条指令实现。 能完成的 个基本动作称为指令，以上运算过程由5条指令实现 一条指令应包含两个部分：操作码（表示进行什么操作， 加法） 一条指令应包含两个部分：操作码（表示进行什么操作，如：加法）和操作数 参加运算的数据，如加法运算中的被加数和加数，） ，）这两部分在计算机内都用二 （参加运算的数据，如加法运算中的被加数和加数，）这两部分在计算机内都用二 进制数表示，也有少数指令没有操作数，它表示的动作不需要参数或使用固定的参数。 进制数表示，也有少数指令没有操作数，它表示的动作不需要参数或使用固定的参数。 在程序中，若需要处理的数据较多，将数据集中放在内存的一个地方， 在程序中，若需要处理的数据较多，将数据集中放在内存的一个地方，称为数据 而将指令代码集中放在内存的另一个地方，称为代码区。当用户程序装入内存后， 区，而将指令代码集中放在内存的另一个地方，称为代码区。当用户程序装入内存后， 只要使程序计数器PC指向其代码区的起始位置 则下次CPU取指令时即取了用户程序 指向其代码区的起始位置， 只要使程序计数器 指向其代码区的起始位置，则下次 取指令时即取了用户程序 的代码，从而开始执行用户程序。 的代码，从而开始执行用户程序。