6章 并行系统扩展技术
第6章 单片机系统基本并行扩展技术
22:26
9
地址锁存器
22:26
10
地址锁存器
22:26
11
4. EEPROM程序存储器扩展 课本P148
图6-10 8301单片机扩展EEPROM存储器2864A的接口电路
22:26
12
6.3.2 外部数据存储器扩展
课本P148
1. 扩展数据存储器的电路结构
MCS-51单片机扩展外部数据存储器的示意图
22:26
39
8×8
16×16
64×16
22:26
40
8×8点阵
22:26
0 D F 3 A 1 GH
8×8 矩 阵 焊 接 面 引 脚
2 5E7CB64
8×8点阵的外观及引脚图
41
8×8点阵的等效电路
点扫描：逐个 控行制扫6描4个：L看E成D 8 个共阳数码管
列扫描：看成8 个共阴数码管
各LED还需接限流电阻，实际应用时，限流电阻即可接在X轴，也可接在Y轴。
非编码键盘只简单的提供按键开关的行列
矩阵，有关按键的识别，键码的输入与确定， 以及去抖动等功能场由软件完成。
22:26
55
3. 独立按键键盘
课本P164
在系统中按键数目较少而且空闲I/O接口数目较多 的情况下, 每个按键可以独立占用一条I/O口线。
轻触开关
图6-29 独立按键键盘接口电路
51系列单片机的外扩设备占用外部RAM空间，可利用 MOVX指令对外设进行操作，因而扩展外设和扩展外部存储 器对单片机资源的使用情况是相同的。
22:26
23
6.4.1 8155可编程并行接口芯片 课本P151
图6-15 8155的引脚定义及内部结构
第六章 MCS-51系统扩展技术2(8255、74LS)
3、MCS-51系统扩展示意图 、 系统扩展示意图
单 片 微 型 机 原 理 与 应 用
为了唯一地选中外部某一存储单元(I/O接口芯片已作为数据存储器的一 接口芯片已作为数据存储器的一 为了唯一地选中外部某一存储单元 部分)，必须进行两种选择：一是必须选择出该存储器芯片(或 接口芯片 接口芯片)， 部分 ，必须进行两种选择：一是必须选择出该存储器芯片 或I/O接口芯片 ， 称为片选；二是必须选择出该芯片中的某一存储单元(或 接口芯片中的寄 称为片选；二是必须选择出该芯片中的某一存储单元 或I/O接口芯片中的寄 存器)，称为字选。 存器 ，称为字选。 常用的选址方法有两种：线选法和译码法， 常用的选址方法有两种：线选法和译码法，其中译码法又分为全译码和 部分译码两种。 部分译码两种。
四、部分译码法
单 片 微 型 机 原 理 与 应 用
以上也可采用全译码法， 以上也可采用全译码法，电路更简单
五、扩展存储器时应考虑的几个问题
1. 地址锁存器的选用 2. MCS-51对存储容量的要求 对存储容量的要求 3. 地址线的连接和地址译码方式 4. 工作速度匹配
单 片 微 型 机 原 理 与 应 用
第二节 程序存储器的扩展
一、 常用的程序存储器
单 片 微 型 机 原 理 与 应 用
1. EPROM芯片 芯片 ROM芯片分为 类，即掩膜 芯片分为3类 即掩膜ROM、可编程 芯片分为 、可编程PROM和可擦除 和可擦除 可编程ROM(包括 包括EPROM和E2PROM)。前面两组在实际中使用 可编程 包括 和 。 得很少，因此这里只介绍最常用的可擦除可编程ROM。 得很少，因此这里只介绍最常用的可擦除可编程 。 EPROM芯片：可通过专用的紫外线光源进行照射以擦除其 芯片： 芯片 原有内容，而后用专门的编程器向其写入新的内容。 原有内容，而后用专门的编程器向其写入新的内容。 E2PROM芯片：电可擦除 。 芯片： 芯片
6系统扩展
简单I/O扩展接口
口地址的确定及编程应用
因为74LS273和74LS244都是在P2.0为0时被选通,所以二者 地址都可以为FEFFH。 两个芯片的地址虽然相同,但可以通过读写操作来区别 编程应用如下：
MOV
DPTR，#0FEFFH ；指向口地址
;指向74LS244读入数据，检测按键 ；指向74LS273输出数据，驱动LED
EPROM：2716（2K*8），2732，2764，27256等
EEPROM：2816 （2K*8） ，2864，28128等 还要用ቤተ መጻሕፍቲ ባይዱ锁存器芯片：例74LS373。
访问程序存储器的控制信号
ALE :指示74LS373锁存低8位地址 PSEN :用于选通片外程序存储器,接片外 ROM的 OE 引脚
SPI串行外设接口总线 同步串行方式 需3~4条线：串行时钟线（SCK）、 主机输入/从机输出数据线MISO、 主机输出/从机输入MOSI、 从机片选线CS
常用SPI串行总线接口的器件
单片机，如Motorola公司的M68HC08系列、Cygnal公司的C8051F0XX系列、 Philips公司的P89LPC93X系列。
接地，常有效
利用译码器选通存储器
地址：4000H ～ 7FFFH
存储器地址线14条，容量16K 全译码，地址不重叠
当A15=0时，选通139，A14A13=00，1＃ 01，2＃ 10，3＃
0010 0000 0000 0000-0011 1111 1111 1111
4000-5FFF
2000-3FFF
6.2 串行扩展总线接口技术
SPI串行外设接口总线：同步串行3线方式 I2C总线：同步串行2线 单总线：采用单根信号线，既可作为数据输 入，又可以作为输出，而且数据传输是双向 的，适用于单主机系统 CAN总线：多主竞争式的串行数据通信协议， 实时，特别适合工业过程监控设备的互连， 最有前途的现场总线之一 。需CAN控制器
n第6章80C51单片机的系统扩展
第六章80C51单片机的系统扩展
系统扩展是指单片机内部各功能部件不 能满足应用系统要求时，在片外连接相应的外 围芯片以满足应用系统要求。80C5l系列单片 机有很强的外部扩展能力，外围扩展电路芯片 大多是一些常规芯片，扩展电路及扩展方法较 典型、规范。用户很容易通过标准扩展电路来 构成较大规模的应用系统。 80C51系列单片机的系统扩展有程序存 储器(ROM)扩展、数据存储器(RAM)扩展、I/O 口扩展、中断系统扩展以及其它特殊功能扩展
第六章80C51单片机的系统扩展
6.1.2外部串行扩展性能 1 80C51系列单片机的串行总线结构 80C51系列单片机的串行总线包括： SPI（Serial Peripheral Interface）三线总线 和I2C公用双总线两种。 • (1) SPI三线总线结构 SPI三线总线结构是一个同步外围接口，允 许MCU与各种外围设备以串行方式进行通信。 一个完整的SPI系统有如下的特性：
第六章80C51单片机的系统扩展
(2) I2C公用二总线结构
在器件（IC为集成电路芯片）之间， 使用两根信号线（SDA和SCL）串行的 方法进行信息传送的并允许若干兼容器 件共享的二线总线，称为I2C总线。I2C 总线系统的示意图见图6-4。SDA线称 为串行数据线，其上传输双向的数据； SCL线称为串行时钟线，其上传输时钟 信号，用来同步串行数据线上的数据。
第六章80C51单片机的系统扩展
通常情况下，采用80C51/87C51的 最小应用系统最能发挥单片机体积小、 成本低的优点。但在许多情况下，构成 一个工业测控系统时，考虑到传感器接 口、伺服控制接口以及人机对话接口等 的需要，最小应用系统常常不能满足要 求，因此，系统扩展是单片机应用系统 硬件设计中最常遇到的问题。
并行扩展技术
通常输出需要锁存，输入需要缓冲。但并非一成不变
简单I/O扩展：(缓冲/驱动器扩展)
P0.0-P0.7
P2.1 WR 单片机 或门 P2.0 RD ≥1 D0 D7 CE1 CE2 D0 D7 ≥1 或门 输入 D0 D7 CLK D0 D7 输出
锁存器 74LS273
缓冲器 74LS244
输入指令： MOV DPTR，#FE00H MOVX A， @DPTR 输出指令： MOV DPTR，#FD00H MOVX @DPTR， A
选中的 位将要 输出的 状态
1 0 ， ， 置 清 1 0
=
=
8255与单片机的连接：
74LS373
AT89C51
P0.0-P0.7 ALE P2.7 WR RD RESET 8D G Q0 Q1 OE
D0-D7 A0 A1
8255
PA
PC CS WR RD RESET
PB
EA
+5V
P2.7接片选/CS端,8255的(一组)寄存器地址可以是：
如:6116(2K)/6264(8K)/62128(16K)/62256(32K) ……
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc WE CE2 A8 A9 A11 OE A10 CE1 D7 D6 D5 D4 D3 Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc WE A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
并行扩展技术
本讲重点： 片外RAM与片外ROM扩展（参考范例应用）; 简单I/O扩展 （选用锁存器与驱动器）; 扩展8255（初始化,电路及应用）;
MSC51-6_80C51单片机的系统扩展
二、单片机并行总线I/O扩展
（一）并行总线输入接口扩展方式
74LS244 三 态 外
1) 74LS138—3-8译码器，将 A15,A14和RD信号连接的译 码器的片选端； A2~A0选择8个输入接口芯 片的控制信号（OE） 8个接口控制信号 (INP0~INP7)可以扩展8个并 行接口 2) 74LS244三态缓冲器可用作 输入接口芯片 3) 端口地址为8000~8007H 4) 也可以使用可编程接口芯片 8255，8155扩展并行接口
二、外部存储器结构
8031
P27 P26 P25 P24 P23 P22 P21 P20 ALE P07 P06 P05 P04 P03 P02 P01 P00 PSEN RD EA WR
片选选择： 片选选择：线选 或 高位地址译码
A15 A14 CE A13 A12 A11 D7 A10 D6 A9 D5 A8 D4 A7 D3 A6 D2 A5 D1 A4 D0 A3 A2 A1 A0 OE WE
三、串行总线I/O扩展（I/O模拟）
（一）I2C总线 I2C 总线—2线制串行总线； 通过2根线（SDA—串行数据， SCL—串行时钟）在总线上 各个器件之间传送信息； 该总线是一个多主机总线， 有相应的规范解决数据传输 和总线仲裁等功能。 （二）SPI总线 SPI 总线—3线制串行总线； 通过3根线（SD—串行数据， SC—串行时钟，CS—片选信 号等）在各个器件之间传送 信息； 这种标准器件较多，是单片 机设计中常用的接口形式。
D7 D6 D5 D4 D3 D2 D1 D0
G D7 D6 D5 D4 D3 D2 D1 D0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
A6 A5 A4 A3 A2 A1 A0
6 系统扩展技术
A组 控制
A组端口 A(8)
I/O PA7~PA0
D7~D0
数据 总线 缓冲器
A组 端口 C 上半部(4)
I/O PC7~PC4
B组 端口 C 下半部(4) RD WR A0 A1 RESET B组端口 B(8)
I/O PC3~PC0
读写 控制 逻辑 CS
B组 控制
I/O PB7~PB0
1）数据总线缓冲器。这是一个双向三态的8位缓冲器，用于和 系统的数据总线相连，以实现CPU（单片机）和8255传递信息。 2）并行I/O端口。并行I/O端口包括：A口、B口、C口。这三个 8位I/O端口功能由编程确定，但每个口都有自己的特点。 A口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁 存器。它是最灵活的输入输出寄存器，可编程为8位输入输出或双向 寄存器。 B口：具有一个8位数据输入/输出锁存/缓冲器和一个8位数据输 入缓冲器（不锁存）。它可编程为8位输入或输出寄存器，但不能双 向输入输出。 C口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓 冲器（不锁存）。这个口在方式控制下，可分为两个4位口使用。C 口除了作为输入、输出口使用外，还可以作为A口、B口选通方式工 作时的状态控制信号。 3）读/写控制逻辑。它用于管理所有的数据、控制字或状态字 的传送。它接收来自CPU的地址信号和控制信号来控制各个口的工 作状态。其控制信号有：
40 1 39 2 38 3 37 4 36 5 35 6 34 7 33 8 9 32 8255 31 10 11 30 29 12 28 13 27 14 26 15 25 16 24 17 23 18 22 19 21 20
PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
单片机系统扩展
第六章单片机系统扩展通常情况下，采用MCS-51单片机的最小系统只能用于一些很简单的应用场合，此情况下直接使用单片机内部程序存储器、数据存储器、定时功能、中断功能，I/O端口；使得应用系统的成本降低。
但在许多应用场合，仅靠单片机的内部资源不能满足要求，因此，系统扩展是单片机应用系统硬件设计中最常遇到的问题。
在很多复杂的应用情况下，单片机内的RAM ，ROM 和 I/O接口数量有限，不够使用，这种情况下就需要进行扩展。
因此单片机的系统扩展主要是指外接数据存贮器、程序存贮器或I/O接口等，以满足应用系统的需要。
6.1 单片机应用系统按照单片机系统扩展与系统配置状况，单片机应用系统可以分为最小应用系统、最小功耗系统、典型应用系统等。
最小应用系统，是指能维持单片机运行的最简单配置的系统。
这种系统成本低廉、结构简单，常用来构成简单的控制系统，如开关状态的输入/输出控制等。
对于片内有ROM/EPROM 的单片机，其最小应用系统即为配有晶振、复位电路和电源的单个单片机。
对于片内无ROM/EPROM的单片机，其最小系统除了外部配置晶振、复位电路和电源外，还应当外接EPROM 或EEPROM作为程序存储器用。
最小应用系统的功能取决于单片机芯片的技术水平。
单片机的最小功耗应用系统是指能正常运行而又功耗力求最小的单片机系统。
单片机的典型应用系统是指单片机要完成工业测控功能所必须具备的硬件结构系统。
6.1.1 8051/8751最小应用系统MCS-51系列单片机的特点就是体积小，功能全，系统结构紧凑，硬件设计灵活。
对于简单的应用，最小系统即能满足要求。
8051/8751是片内有ROM/EPROM的单片机，因此，用这些芯片构成的最小系统简单、可靠。
图6-1 8051/8751最小应用系统用8051/8751单片机构成最小应用系统时，只要将单片机接上时钟电路和复位电路即可，如图6-1所示。
由于集成度的限制，最小应用系统只能用作一些小型的控制单元。
单片机系统基本并行扩展技术
单片机系统基本并行扩展技术一、并行扩展的概念与意义并行扩展是指在单片机系统中，通过增加外部的硬件设备，如存储器、输入输出接口等，来扩展单片机的功能和资源。
这样可以使单片机系统能够处理更多的数据、实现更复杂的控制逻辑，并与更多的外部设备进行交互。
例如，在一些数据采集和处理系统中，单片机内部的存储器可能无法存储大量的采集数据，此时就需要通过并行扩展外部存储器来解决这一问题。
又如，在需要控制多个外部设备的系统中，单片机本身的输入输出端口可能不够用，通过并行扩展输入输出接口可以实现对更多设备的有效控制。
二、常见的并行扩展技术1、存储器扩展存储器扩展是单片机系统并行扩展中最常见的一种。
常见的存储器包括随机存取存储器（RAM）和只读存储器（ROM）。
（1）RAM 扩展RAM 用于存储程序运行时产生的临时数据。
扩展 RAM 时，需要考虑存储器的容量、速度和接口类型等因素。
常见的 RAM 扩展芯片有静态 RAM（SRAM）和动态 RAM（DRAM）。
（2）ROM 扩展ROM 用于存储程序和固定的数据。
常见的 ROM 扩展芯片有可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）和电可擦除可编程只读存储器（EEPROM）等。
2、输入输出接口扩展当单片机本身的输入输出端口不能满足系统需求时，可以通过并行扩展输入输出接口来增加可用的端口数量。
常见的输入输出接口扩展芯片有 8255 并行接口芯片、8155 多功能接口芯片等。
3、并行通信接口扩展在需要与其他设备进行高速数据通信的情况下，可以扩展并行通信接口，如并行打印机接口、并行 A/D 和 D/A 转换接口等。
三、并行扩展的硬件连接在进行并行扩展时，硬件连接是至关重要的。
需要正确连接单片机与扩展芯片的地址线、数据线、控制线等。
地址线用于选择扩展芯片的存储单元或端口地址，数据线用于传输数据，控制线用于控制扩展芯片的读写操作等。
以存储器扩展为例，通常需要使用地址锁存器来锁存地址信号，以确保地址的稳定。
第六章 单片机系统的并行扩展
部分地址译码法
Y0 CS 0＃芯片 A0 A1 A0 A1
—— 片选线中只 有一部分参与译码， 其余部分是悬空， A15 具有重叠地址
A14 A13悬空
(3FFCH～3FFFH)
A0
Y1
CS
1＃芯片 A0 A1
(7FFCH～7FFFH)
A0 A1
A1 Y2 S Y3 74LS138
2＃芯片 A0 CS A1 (0BFF8H～0BFFFH) A2
关于地址重叠:有一个以上CPU地址与存储单元对应。
X为无关项，即无论X取0，或取1，都不会影响对单元的确定，0#芯 片中每个单元都有210个重叠地址 。当X由全“0”，变到全“1”时， 0#芯片的地址范围即为6000H~7FFFH。基本地址范围：6000H~6007H。
A15 0 A14 1 A13 1 A12 X … … A3 X A2 0 A1 0 A0 0 0#单元
WR：
EA：
片外数据存储器写控制信号
程序存储器选择
二、扩展程序存储器电路： 常用EPROM芯片：Intel 2716(2K×8位)、2732(4KB)、 2764(8KB) 、27256(32KB)、27512(64KB)。 8031扩展 32KB EPROM Intel 27256
三. 扩展数据存储器电路： 常用RAM芯片： Intel 6116(2KB)、6264(8KB)、62256(32KB)。 8031扩展 8KB RAM Intel 6264
6.1.1 并行扩展总线 P0、P2口作为单片机的地址总线和数据总线 地址锁存原理 看时序图
– 注意三个控制引脚的电平变化：ALE、PSEN、
WR/RD
6.1.2 地址译码方法
第6章单片机系统并行扩展
④其它：8259、8279、8253、8251等。
三、扩展连接的一般方法实际上是三总线对接。 要保证单片机和扩展芯片协调一致地工作，即 要共同满足其工作时序。
8D锁存器74LS373（8282）：
G=1，Q1~8=D1~8； G负跳变，D1~8打入Q1~8； 并在G为低时，保持。
地址锁存器74LS373
避免重复方法： 1、未用到片选线为1，未用到地址线全部为1； 0#芯片的地址范围即为7FF8H~7FFFH； 2、未用到的片选线为1，其他未用到的地址线全 部为0；0#芯片的地址范围即为6000H~6007H；
线选法
例: 外扩8KB EPROM （2片2732）
4KB RAM （2片6116）
2732:4KB ROM，12根地址线A0～A11，1根片选线 6116:2KB RAM，11根地址线A0～A10，1根片选线 片选端低电平有效 地址范围： 2732（1）的地址范围：7000H～7FFFH; 2732（2）的地址范围: B000H～BFFFH; 6116（1）的地址范围：E800H～EFFFH; E000H～E7FFH 6116（2）：D800H～DFFFH; D000H～D7FFH 线选法特点
1设计一个8051单片机最小系统。配备：时 钟电路、上电及复位电路。要求：画出电 路图、标明必须的信号名称及其连接 .
最小应用系统
8051/8751最小应用系统
返回
8031最小应用系统
返回
6.1.1 并行扩展总线 ：一、三总线结构
6.1.并行扩展总线原理
MCS-51用于扩展存储器的外部总线信号： 1.地址总线：P0.0～0.7：低8位地址A0～A7. P2.0～2.7：高8位地址信号A8～15 2.数据总线：P0.0～0.7 提供8位数据总线。 传输数据、指令、信息. 3.控制总线：扩展输出控制线和片外输入控制。 a. ALE: 下降沿控制锁存器锁存P0低8位地址。 b.PSEN：片外程序存储器（ROM）读控制。 c.RD、 WR ：扩展RAM和I/O口读、写选通信号。 d.EA： 内、外部程序存储器选择.
第6章 单片机并行扩展
第6章 单片机并行存储器扩展
3
扩展类型及方法
• 单片机有两类系统扩展：存储器扩展; I/O扩展；
• 有两种系统扩展方法：并行扩展; 串行扩展.
2019/11/18
第6章 单片机并行存储器扩展
4
扩展所用的三总线
地址总线—— AB，P0口提供（A7 ~ A0）； P2口提供（A15 ~ A8），共16位。
一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0
2019/11/18
第6章 单片机并行存储器扩展
12
常用程序存储器EPROM扩展芯片
常用的EPROM2716、2732、…27512，即标号为 27××××的芯片都是EPROM。
2019/11/18
第6章 单片机并行存储器扩展
8
静态RAM的参数
性能
型号
容量/ bit
读写时间/ns 工作电压/V 封装
6116
2KB×8 200 5 DIP24
6264
8KB×8 200 5 DIP28
62256
32KB×8 200 5 DIP28
2019/11/18
第6章 单片机并行存储器扩展
• （1）全部I/O口线均可供用户使用。 • （2）内部存储器容量有限（只有4KB地址空
间）。 • （3）应用系统开发具有特殊性。
2019/11/18
第6章 单片机并行存储器扩展
2
• 单片机内资源少，容量小，在进行较复杂 过程的控制时，它自身的功能远远不能满 足需要。为此，应扩展其功能。
2019/11/18
主存（内存）
单片机原理及应用第6单元单片机并行总线扩展
74LS373是8D三态同相锁存器，其引脚图和功 能表如图6-2所示。当门控端G输入正脉冲，且输 出控制低电平有效时，D端的数据被锁存到锁存 器的输出端，当G为低电平时，输出Q保持不变； 当为高电平时，输出Q是高阻态。
OE Q0 D0 D1 Q1 Q2 D2 D3 Q3 GND 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 Vcc Q7 D7 D6 Q6 Q5 D5 D4 Q4 G 输入 输出 D 0 1 Q 0 1 不变 高阻
（1） EPROM存储器 EPROM是电写紫外线擦除的只读存储器，芯 片上有一个石英窗口，在紫外线下照射20分钟左 右，存储器的所有单元信息全部变为“1”，即擦 除了所有信息，这时可通过相应的编程器将程序 固化到芯片中。常用的EPROM芯片主要有2716 （2K×8位）、2732（4K×8位）、2764 （8K×8位）、27128（16K×8位）、27256 （32K×8位）、27512（64K×8位）等。芯片的 引脚图如表6-2所示。
Vcc
E3 E2 E1 C B A
74LS138
Y2 Y1 Y0 CE 1# A11~A0 A11~A0 CE 2# A11~A0 CE 3# A11~A0
A15 A14 A13 A12
12
12
图6-5 全译码法示意图
全译码法和线选法相比，硬件电路稍微复杂一 些，但可充分利用存储空间，还可有效避免地址 空间重叠现象。 译码法的另一个优点是译码器输出端可保留若 干端线，便于系统的后续扩展。
其中，ALE作地址锁存选通信号，实现 低8位地址的锁存（P0口是数据、地址分 时复用）；PSEN 作程序存储器的读选择信 EA 号； EA 作内外程序存储器的选择信号， =0，只访问外部程序存储器，外部程序存 储器地址从0000H开始设置； EA =1，内外 存储器统一编址，单片机执行内部程序存 储器中的命令，超出内部ROM地址范围， 则自动执行片外程序存储器中的命令。
第6章 并行IO口扩展技术
6.2 8255A可编程并行接口芯片扩展I/O接口
常用的可编程接口芯片如表6-1所示：
9
1、8255A的结构
图6.2 8255A的内部结构图
10
1）数据总线缓冲器
是双向三态的8位驱动器，用于和单片机的数据
总线连接，以实现单片机与8255A芯片的数据传送。
2）并行I/O端口 有三个端口： ① A口：具有一个8位数据输出锁存/缓冲器和一个8位数据 输入锁存器，可编程为8位输入输出或双向寄存器。 ② B口：具有一个8位数据输出锁存/缓冲器和一个8位数据 输入缓冲器（不锁存），可编程为8位输入输出或输出寄存 器，但不能双向输入输出。 ③ C口：具有一个8位数据输出锁存/缓冲器和一个8位数 据输入缓冲器（不锁存），在方式控制下，可分为两个4位 口使用。除了作输入、输出口使用外，还可作A口、B口选通 方式操作时的状态控制信号。
另一类是CPU与外部设备之间的数据输入/输出 （I/O）操作。
由于CPU与外部设备之间的数据传送非常复杂， 不能与外设进行直接连接，故必须在两者之间加一 个接口电路。如图6.1所示：
3
图6.1 并行接口连接外设的示意图 4
2、接口电路的作用 1）实现速度协调 解决高速主机与低速外围设备间的矛盾。 2）实现数据锁存 处理外围设备与CPU之间的不同信息格式 3）实现三态缓冲 使主机与外设协调工作
中最高位必须固定“0”，各位功能如图6.4所示：
19
3）工作方式 方式0：基本的输入/输出方式。适合A口、B口和C口 方式1：选通输入/输出方式。适合A口和B口 方式2：双向数据传送方式（即可接收又可发送数 据），只适合A口。
4、8255A初始化编程 初始化的内容：
向控制字寄存器写入工作方式控制字和C口置位 /复位控制字。
第六章单片机系统扩展
而当1G(或2G)为高电平时，输出1Y1—1Y4(或 2Y1-2Y4)为高阻态。
经74LS244缓冲后，输入信号被驱动，输出信号 的驱动能力加大了。
74LS244缓冲器主要用于三态输出的存储地址驱 动器、时钟驱动器和总线定向接收器和定向发送 器等。
常用的缓冲器还有74LS240和74LS241等。
从地址译码关系图上可以看出以下几点： ① 属完全译码还是部分译码； ② 片内译码线和片外译码线各有多少根； ③ 存储器所对应的全部地址范围为多少。
地址译码关系图（2）
P27 P26 P25 P24 P23 P22 P21 P20 P07 P06 P05 P04 P03 P02 P01 P00
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ● 0 1 0 0 ×××××××××××
当A15为1时， 所对应地址为1010000000000000～ 1010011111111111, 即A000H～A7FFH。
共对应了两组地址， 这两组地址在使用中同样有效。
6.3.2程序存储器的扩展
一、存储器的简介
存储器是计算机(包括单片机)硬件系统的重 要组成部分，有了存储器，计算机才具有 “记忆”功能，才能把程序及数据的代码 保存起来，才能使计算机系统脱离人的干 预，而自动完成信息处理的功能。
当单片机最小系统不能满足系统设计的要求时， 就必需作扩展通常也是扩展成为一般微型计算机 的3总线模式。
地址总线：因为p0口是地址数据复用的所以为保 存地址信息要外加一个地址锁存器存放低8位地址 信息。一般都用ALE正脉冲信号的下降沿进行锁 存。
数据总线：P0
控制总线：ALE，PS12 27256 27128 2764
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单片型计算机原理及工程应用陕西科技大学吉涛第六章并行系统扩展技术第六章并行系统扩展技术▪内容提要：▪单片机最小系统概念；（重点）▪了解51单片机的三总线的组成和功能；▪了解常用的扩展芯片；掌握编址技术；（重点）▪了解51单片机扩展ROM和RAM的方法；▪掌握51单片机扩展并行I/O接口的方法。
（重点）▪学习难点：▪80C31最小系统组成；▪地址译码关系图；▪译码电路设计；▪8255应用。
▪单片机本身资源有限，扩展有3个内容：存储器、I/O接口、功能部件▪并行扩展技术是计算机领域中一项重要的扩展技术，但是在单片机外部扩展中，串行扩展技术的应用越来越广。
系统扩展：当单片机内部具有的功能不足时，就有必要在片外连接存储器和I/O功能部件，增强功能。
并行系统空间扩展：存储器地址空间分配8031373G27166116(2)6116(1)8155P0P2.2--P2.0PSENALEWRRDABCG2AG2BG1 P1.0A0~A7A8~A10D7~D0D7~D0D7~D0CECECSOEA0~A7A8~A10WE WEOE OEWERDALEAD0~AD7CEY2Y1Y0+5VIO/ M PA PB PCP2.3 P2.4 P2.5 P2.6 P2.7▪最小应用系统：能维持单片机运行的最简单配置的系统。
▪片内有程序存储器的最小应用系统▪片内无程序存储器的最小应用系统（1）全部I/O 口线开放（2）内部存储器容量有限（4）P0、P2使用要注意（3）EA 接高/CE⊥—▪并行总线：▪51系列单片机片外引脚可以构成三总线结构，即地址总线AB、数据总线DB和控制总线CB：构造系统总线1.以P0口作为低8位地址/数据总线；2.以P2口的口线作高位地址线；3.控制信号线。
*ALE——低8位地址锁存信号。
*PSEN*——扩展程序存储器读选通信号。
*EA*——内外程序存储器选择信号。
*RD*和WR*——扩展RAM和I/O口的读选通、写选通信号。
主要的控制信号有/WR 、/RD 、ALE 、/PSEN 、/EA 等构造系统总线控制信号功能控制信号方向控制信号ALE 输出P0口的地址锁存信号，用于低8位地址锁存控制。
PSEN输出外部程序存储器读选通信号。
EA输入片内/片外程序存储器访问的控制信号；EA=1时，在片内存储器范围内访问片内程序存储器，当超过片内存储器范围，自动访问片外程序存储器；当EA=0时，只能访问片外程序存储器。
WR输出外部RAM或扩展I/O口写信号。
RD输出外部RAM或扩展I/O口读信号。
P1P2S1XTAL2(OSC)S2S3S4S5S6P1P1P1P1P1P1 P2P2P2P2P2一个机器周期ALEPSENRD WR地址:A15~A8地址:A15~A8 P2A7~A0指令A7~A0 P0并行扩展内容与方法51单片机并行扩展的原理，简单的说就是基于并行三总线，利用具有并行接口的扩展器件(芯片)，合理的配置存储空间，以构成单片机应用系统。
MCS-51单片机系统的扩展一般有以下几方面的内容：1.外部程序存储器的扩展；2.外部数据存储器的扩展；3.输入/输出接口的扩展；4.管理功能器件的扩展(如定时/计数器、键盘/显示器、中断优先编码器等)。
系统扩展的基本方法包括：1.使用TTL 中小规模集成电路进行扩展；2.采用Intel MCS-80/85微处理器外围芯片来扩展；3.采用其他通用标准芯片扩展；4.为扩展芯片分配存储空间；5.按照电气特性将扩展芯片与3总线连接。
▪基本扩展芯片简介1.8D 锁存器74LS373▪输入端：1D~8D 三态允许端：/OE(常LO)▪输出端：1Q~8Q 使能端：G(接ALE) 下降沿锁存一个端口的逻辑结构G作用：透明型D 触发器，带三态输出，用作外部地址锁存器▪基本扩展芯片简介1.8D 锁存器74LS373作用：透明型D 触发器，带三态输出，用作外部地址锁存器一个端口的逻辑结构▪D7～D0:8位数据输入线Q7～Q0:8位数据输出线。
▪G:数据输入锁存选通信号OE *:数据输出允许信号︱地址锁存器74LS373连接▪基本扩展芯片简介2.8D 输出锁存器74LS273▪输入端：DO~D7输出端：Q0~Q7▪主复位信号端：/MR▪触发脉冲端:CP Lo → Hi作用：带有清除端的边缘触发式8D 触发器，只有在清除端保持高电平时，才具有锁存功能。
74LS273功能表▪基本扩展芯片简介3.总线驱动器74LS244作用：三态八缓冲器/线驱动器/线接收器(3S,两组控制) 。
▪输入端：1A1~1A4,2A1~2A4 三态允许端：/1G, /2G▪输出端：1Y1~1Y4,2Y1~2Y4 74LS244功能表▪基本扩展芯片简介4.译码器74LS138作用：根据输入的状态，使能一个输出。
▪输入端：A/B/C 扩展端：G1,/G2A ,/G2B▪输出端：/Y0~/Y774LS138译码器真值表输入输出G1 G2A* G2B* C B A Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*▪并行扩展编址技术▪51单片机地址总线宽度是16位，有64K的寻址能力。
▪51系列单片机采用统一编址方式▪并行扩展技术中的编址技术问题，统一为存储器扩展问题。
存储器扩展的读写控制：RAM芯片：读写控制引脚OE*和WE* ，与RD*和WR*相连。
EPROM芯片：只有读出引脚，OE* ，与PSEN*相连。
核心问题：存储器编址问题，包括存储器芯片的选择和片上存储器芯片内部存储单元的选择。
▪并行扩展编址技术芯片选择方法：线选法和地址译码法。
线选法：直接用系统的高位地址线作RAM芯片的片选信号。
译码法：用地址译码器对系统的片外地址进行译码。
全译码：全部高位地址线都参加译码。
部分译码：部分高位地址线都参加译码。
地址译码关系图：．0100×××××××××××部分芯片选择芯内单元选择“•”：该位地址没有参加译码，该位地址线与对象器件无连接；“0”、“1”：表示芯片选择状态，即对象器件被选中时的有效地址状态，对应芯片选择地址线；“X”：片上地址选择，是片内译码，取决于对象器件的需要。
并行扩展编址技术---线选法/CEP2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A7 A6 A5 A4 A3 A2 A1 A0Ⅰ： 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0=C000H ～1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1～DFFFHⅡ： 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0=A000H ～1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1～BFFFH Ⅲ：0110 0000 0000 0000 ～0111 1111 1111 1111=6000H～7FFFH并行扩展编址技术---译码片选法▪并行扩展编址技术---译码片选法1×▪各片存储器芯片分配地址：AB 13AB 14AB 15+5VA Y 0B Y 1CY 2G 1…G 2A.BY 774LS138CE 1CE 2CE 3▪Ⅰ：0000H ～1FFFH ▪Ⅱ：2000H ～3FFFH▪Ⅲ：4000H ～5FFFH▪完全译码：使用了全部地址线，地址与存储单元一一对应。
地址译码关系图：000×××××××××××××10×××××ו部分译码：仅使用了部分地址线，地址与存储单元不是一一对应，而是1个存储单元占用了几个地址。
01××××××××**▪常用程序存储器芯片▪程序存储器是用于存放程序代码的，也用于存放常数▪单片机程序存储器一般采用64KB字节以下EPROM\EEPROM\FLASH ROM等类型的芯片。
▪常用的芯片主要有Intel公司、Atmel公司等生产的如27系列、28系列、29系列▪常用的EPROM芯片主要是27系列产品，例如，2764 （8KB×8）、27128（16KB×8）、27256（32KB×8）、27512（64KB×8）。
“27”后面的数字表示其位存储容量。
▪典型的EEPROM芯片：Intel公司生产的28系列EEPROM▪典型的Flash ROM芯片：29系列和28F系列▪引脚功能如下：▪A0～A15：地址线引脚。
数目决定存储容量。
▪D7～D0：数据线引脚▪CE*：片选输入端▪OE* ：输出允许控制端▪PGM*：编程时，加编程脉冲的输入端▪Vpp ：编程时，编程电压（+12V 或+25V ）输入端▪Vcc ：+5V ，芯片的工作电压。
▪GND ：数字地。
▪NC ：无用端▪常用程序存储器芯片▪常用的静态ROM 芯片有2764，27128，27256等，其管脚配置如图：结构组成：Y 译码器、X 译码器、输出缓冲器、存储阵列和控制逻辑。
主要的引脚信号：A0-A12:12 位地址信号线，用于寻址内部的8KB 字节空间。
D0-D7:数据数出口/CE:片选择信号，低电平有效/OE:输出允许信号VPP：12V图4-6 2764 EPROM扩展电路地址范围：共8组最小一组为：0~1FFFH80C3127128A EPROM扩展电路地址范围：共4组最小一组为：0~3FFFH地址范围：共2组最小一组为：0~7FFFH例6-3 用译码法扩展一片2764EPROM存储器。
译码法又称全地址译码法，所有的地址线都参与译码。
分析：1、确定需要几根地址线。
2764 EPROM芯片是8 KB×8存储器，其中8K=8×1024=23×210=213，因此，需要13根地址线，即A0～A12。
2、确定三总线。
①数据线：2764的数据线D7～D0直接接80C31的P0.7～P0.0。
②地址线：2764的地址线低8位A7～A0通过锁存器74LS373与P0口连接，高6位A8～A12直接与P2口的P2.0～P2.4连接。
译码法例③控制线：CE片选线：由于采用译码法，因此，它是通过74LS138译码器的输出端Y0来控制，当Y0=0时，才能够选中2764芯片。
OE读选通线：接80C31的读选通信号PSEN端。
在访问片外程序存储器时，只要PSEN端出现负脉冲，即可从2764中读程序。
根据上述分析可画出80C31扩展一片2764的电路图如图所示。