一种基于前馈网络的素数Sigma-Delta调制器优化设计

块 ，其 噪 声整形 效 果 直接 影 响 ＰＩ有调 制 器均 不 能 同 时解
决输 出序 列 周期短 、输 出小数值 无 法覆 盖 ０到 １以及 输 出存 在误 差 问题 ．针 对 这 些 问题 ，提
出了一种 新 型的 、基 于前馈 网络 的素数 调 制 器结构 ，使调 制 器的输 出序 列 周期在 任何 输入 值
Ａｎ Ｏｐｔｉｍ ａｌ Ｄｅｓｉｇｎ ｏｆ Ｐｒｉｍ ｅ Ｓｉｇｍ ａ——Ｄｅｌｔａ Ｍ ｏｄｕｌａｔｏｒ Ｂａｓｅｄ ｏｎ Ｆｅｅｄ Ｆｏｒｗａｒｄ
Ｗ ＡＮＧ Ｚｈｅｎ—ｄａｏ．ＲＵ ＡＮ Ｚｈｏｎｇ—ｚｈｏｕ十 （Ｓｃｈｏｏｌ ｏｆ Ｐｈｙｓｉｃｓ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｈｕｎａｎ Ｕｎｉｖ，Ｃｈａｎｇｓｈａ，Ｈｕｎａｎ ４１００８２，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａｓ ｔｈｅ ｋｅｙ ｍ ｏｄｕｌｅ ｏｆ ｆｒａｃｔｉｏｎａｌ—Ｎ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ），ｔｈｅ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｃａｎ ｓｉｇｎｉｆｉｃａｎｔｌｙ ｉｍｐｒｏｖｅ ｔｈｅ ｐｅｒｆｏｒｍ ａｎｃｅ ｏｆ ｔｈｅ ｆｒａｃｔｉｏｎａｌ—Ｎ ＰＬＬ ｂｙ ｔｈｅ ｗａｙ ｏｆ ｎｏｉｓｅ ｓｈａｐｉｎｇ． Ｈｏｗｅｖｅｒ， ｗｈｅｎ ｉｔ ｃｏｍ ｅｓ ｔｏ ｔｈｅ ｔｈｒｅｅ ｍｏｓｔ ｉｍｐｏｒｔａｎｔ ｓｐｅｃｉｆｉｃａｔｉｏｎｓ：ｔｈｅ ｏｕｔｐｕｔ ｓｅｑｕｅｎｃｅ ｃｙｃｌｅ，ｔｈｅ ｒａｎｇｅ ａｎｄ ｔｈｅ ｅｒ— ｒｏｒ，ｔｈｅ ｎＯＷ ｅｘｉｓｔｉｎｇ ｍｏｄｕｌａｔｏｒｓ ｃａｎｎｏｔ ｉｍｐｒｏｖｅ ｔｈｅｍ ａｔ ｔｈｅ ｓａｍｅ ｔｉｍ ｅ．Ａｓ ａ ｃｏｎｔｒａｓｔ，ｔｈｅ ｐｒｏｐｏｓｅｄ ｎｏｖｅｌ Ｓｉｇｍａ－Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ａｍｅｌｉｏｒａｔｅｓ ｔｈｅ ａｆｏｒｅｍｅｎｔｉｏｎｅｄ ｔｈｒｅｅ ｓｐｅｃｉｆｉｃａｔｉｏｎｓ ｓｉｍ ｕｌｔａｎｅｏｕｓｌｙ ｂｙ ａｄｄｉｎｇ ａ ｆｅｅｄ ｆｏｒｗａｒｄ ｂｅｔｗｅｅｎ ｔｗｏ ａｄｊ ａｃｅｎｔ ｓｔａｇｅｓ ａｎｄ ａｄｊ ｕｓｔｉｎｇ ｔｈｅ ｍｏｄｕｌｕｓ ｏｆ ａｄｄｅｒｓ ｔｏ ｐｒｉｍｅ ｎｕｍｂｅｒ．Ｒｅｇａｒｄｌｅｓｓ ｏｆ ｔｈｅ ｉｎｐｕｔ ｖａｌｕｅ ａｎｄ ｉｎｉｔｉａｌ ｃｏｎｄｉｔｉｏｎｓ。ｔｈｅ ｐｒｅｓｅｎｔｅｄ ｍｏｄｕｌａｔｏｒ ｇｕａｒａｎｔｅｅｓ ａ ｓｅｑｕｅｎｃｅ ｌｅｎｇｔｈ ｏｆ ，ｗｈｉｃｈ ｉＳ ａｌｍｏｓｔ Ｍｅ／２ ｔｉｍｅｓ ｏｆ ｔｈａｔ ｉｎ ｔｒａｄｉｔｉｏｎａ１ ｍｏｄｕｌａｔｏｒ。ｗｈｅｒｅ Ｍ ｉＳ ｔｈｅ ｌａｒｇｅｓｔ ｐｒｉｍｅ ｎｕｍｂｅｒ ｓｍａｌｌｅｒ ｔｈａｎ ２”ｏ，ａｎｄ ｎ０ ｉｓ ｔｈｅ ｂｉｔ ｗｉｄｔｈ ｏｆ ａｄｄｅｒｓ．Ｔｈｅ ｓｉｍ ｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ，ｃｏｍ ｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｅｘｉｓｔｉｎｇ ｍ ｏｄｕ— ｌａｔｏｒｓ，ｔｈｅ ｐｒｏｐｏｓｅｄ ｍ ｏｄｕｌａｔｏｒ ｃａｎ ｅｆｆｅｃｔｉｖｅｌｙ ｒｅｍ ｏｖｅ ｔｈｅ ｓｐｕｒ ｉｎ ｔｈｅ ｏｕｔｐｕｔ ｓｐｅｃｔｒｕｍ ａｎｄ ｍａｋｅ ｉｔ ｍｏｒｅ ｃｌｏｓｅ ｔｏ ｔｈｅ ｉｄｅａｌ Ｓｉｇｍ ａ—Ｄ ｅｌｔａ ｍ ｏｄｕｌａｔｏｒ． Ｋｅｙ ｗｏｒｄｓ：Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ；ｑｕａｎｔｉｚｅｄ ｎｏｉｓｅ；ｐｏｗｅｒ ｓｐｅｃｔｒｕｍ ；ｆｅｅｄ ｆｏｒｗａｒｄ；ｐｒｉｍ ｅ ｎｕｍ ｂｅｒ
一种基于前馈网络的素数sigmadelta调制器优化设计小数分频器是锁相环phaselockedlooppll频率综合器中的关键模块它解决了整数分频pll中输出频率精度受限于输入参考频率的问题传统的小数分频器是基于数字累加器小数分频值pll的输出功率谱在距离中心频率生小数杂散其中frefpll的输入参考频率sigmadelta调制器凭借着优秀的噪声整形性能解决了小数杂散问题被广泛地应用于小数分频pll然而传统的sigmadelta调制器在某些特定输入下输出序列周期仍然很短使调制器的输出量化噪声功率谱存在严重的毛刺影响pll输出杂通过对调制器的输入施加抖动可以有效地打乱调制器的输出序列达到延长序列周期的效果67然而在施加抖动的同时也引入了抖动噪声拉高了调制器的输出噪底在高阶调制器中添加额外的延迟单元并对抖动噪声施加二阶高通滤波器从而降低了低频处量化噪声的噪底但该结构使原本为高通的量化噪声传输函数变成了带通对多级调制器中第一阶调制器设定奇数初始值来延长序列周期但这种方式并不能显著地增长序列周期并且即使调制器的阶数增加序列周期长度仍然不变文献10通过设定调制器中加法器的模值为素数保证了调制器在任何输入下的序列周期均能达到该素数值同样地这种结构中仅第一阶调制器起到了延长序列周期的效果第二阶及以上的调制器对输出序列周期无任何贡献文献1112在传统的一阶调制器上施加了额外的反馈使输出序列周期随着调制器阶数的增加呈指数增长但该结构的输出小数范围无法覆盖导致pll的输出频率存在死区此外该结构的输出与设定值之间存在误差引起pll输出的频率偏差文献13在多级调制器之间施加额外的前馈电路较大程度上增长了输出序列周期然而当调制器输入为某些特定的数时第一阶调制器输出序列周期很短影响了整体的输出序列周期针对已有的sigmadelta调制器存在的这些问题本文提出了一种改进的调制器结构通过设定每一阶调制器中加法器的模值为素数并在相邻阶数调制器之间施加前馈电路不仅保证了输出小数范围能覆盖输出不存在误差而且使调制器输出序列周期达到小的最大素数n0为调制器中加法器的位数仿真结果表明提出的调制器结构能更有效地消除量化噪声功率谱上的毛刺噪声整形性能更接近理想调制器调制器结构本文提出的调制器结构框图如图所示图中左边的虚线框内是模值为素数的一阶sigmadelta调制器即文献10中的一阶调制器其中小的最大素数n0为调制器中加法器的位与文献10不同的是本文提出
一 种 基 于前 馈 网络 的 素数 Ｓｉｇｍ ａ－Ｄｅｌｔａ 调 制 器 优 化 设 计
王镇 道 ，阮 忠周
（湖 南 大 学 物 理 与 微 电 子 科 学 学 院 ，湖 南 长 沙 ４１００８２）
摘 要 ：Ｓｉｇｍａ－Ｄｅｌｔａ调 制 器 是 小数 分 频 锁 相 环 （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ，ＰＬＬ）中 的 关 键 模
提 出的调制 器 比 已有 的调 制 器更 能有 效 去除 输 出量化 噪 声功 率谱 中的毛 刺 ，噪 声整 形 性 能
更 接 近 理 想 调 制 器 ．
关 键词 ：Ｓｉｇｍａ－Ｄｅｌｔａ调 制 器 ；量化噪 声 ；功 率谱 ；前馈 网络 ；素数
中图分 类 号 ：ＴＮ７４
文 献标 识码 ：Ａ
第 ４ ３卷 第 ８期 ２ Ｏ １ ６ 年 ８ 月
湖 南 大 学 学 报 （ 自 然 科 学 版 ） Ｊｏｕｒｎａ１ ｏｆ Ｈｕｎａｎ Ｕ ｎｉｖｅｒｓｉｔｙ（Ｎａｔｕｒａ１ Ｓｃｉｅｎｃｅｓ）
文 章 编 号 ：１６７４—２９７４（２０１６）０８—０１０８—０７
Ｖ ｏ１．４３，Ｎ Ｏ．８ Ａ ｕｇ． ２ ０ １ ６
第 ８期
王 镇 道 等 ：一 种 基 于 前 馈 网 络 的素 数 Ｓｉｇｍａ－Ｄｅｌｔａ调 制 器 优 化 设 计
１０９
小 数 分 频 器 是 锁 相 环 （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ， ＰＬＩ ）频率 综 合 器 中 的 关 键 模 块 ＿１］，它 解 决 了整 数 分 频 ＰＬＬ中输 出频 率 精 度受 限于 输 入 参 考 频 率 的 问题心］．传 统 的小 数 分 频 器 是 基 于 数 字 累 加 器 ，小 数 分频 值 ａ直接决 定 了 累加器 的输 出 Ｙ Ｅｎ］的周 期 ， 使 ＰＬＬ的输 出功率 谱在 距 离 中心 频 率 ａ· 。ｒ处 产 生 小数 杂散 ，其 中 ．厂ｒｅｆ为 ＰＬＬ 的输 入 参 考 频 率 Ｌ２］． Ｓｉｇｍａ—Ｄｅｌｔａ调 制器 凭 借 着 优 秀 的噪 声 整 形 性 能 解 决 了小 数杂 散 问题 ，被 广 泛地 应 用 于 小数 分 频 ＰＬＬ 中 。一 ．
和初 始值 下 都 能达到 Ｍｓ，比传统 调制 器增 大约 Ｍ ／２倍 ，解 决 了 已有调 制 器的 输 出序 列周
期 短 的问题 ，其 中 Ｍ 为 比 ２ 小的 最大素 数 ， 。为调 制 器 中加 法 器的位 数 ．提 出的调 制 器还
保证 了输 出小数 值 能够覆 盖 ０～ １、输 出无 误 差．仿 真 结 果表 明 ，得 益 于输 出序 列周 期 更 长 ，
＊ 收 稿 日期 ：２０１５－０６—１５ 基 金 项 目 ：湖 南 省 科 技 计 划 资助 项 目（２０１４ＦＪ３１５５） 作 者简 介 ：王 镇 道 （１９７４一 ），男 ，湖 南 益 阳 人 ，湖 南 大 学 副 教 授 ，博 士 十通 讯 联 系 人 ，Ｅ—ｍａｉｌ：ｌａ０ｒｕａｎ＠ ｈｎｕ．ｅｄｕ．ｅｌｌ