DPD原理及实现资料

dbfs_train =-12.00 dbfs_fb =-17.19 dbfs_fb_dpd = -11.95 单频反馈数据功率大概在[-14~-18之间] 双频反馈数据功率大概在[-12~-16之间]
过大
反 馈 通 道 引 入 失 真
偏小
相
关
位 置 不 合
理
DPD问题定位_DPD系数
-0.051517494319508 - 0.084472569491250i -0.000002302161550 + 0.000002806715928i 0.000000000359404 - 0.000000000667878i -0.000000000000012 + 0.000000000000055i -0.000000000000000 - 0.000000000000000i 0.153916098597257 + 0.176923724975994i
DPD系数和为1时效果最好，一般情况下在1.05左右 目前出现的基本都在[0.8~1.3]之间的都属于正常 DPD系数最大值不超过1.25 DPD系数和的绝对值不超过2
0.000016549313725 + 0.000020925701203i
-0.000000002821887 - 0.000000002914147i
1阶系数和的模值不超过1.42
0.000000000000060 + 0.000000000000107i
-0.000000000000000 - 0.000000000000000i 0.024529622676909 + 0.002056733944663i -0.000001343362406 + 0.000001282695441i 0.000000000373739 - 0.000000000418805i -0.000000000000023 + 0.000000000000041i
1. 增益平坦度， P1、P3曲线平滑 2. VBW带宽满足带宽要求
3. AM-AM、 AM-PM特性曲线
硬件链路影响-反馈链路
会产生直流泄露，影响反馈数据
低通中频LC，抑制部分镜像及杂散 带内平坦度及带宽影响DPD性能
模拟信号到数字基带信号转换，采样带宽 和有效bit位数影响反馈数据精度。目前的 算法要求采样带宽至少是信号带宽的3倍
削峰系数跟业务带宽不匹配 会导致EVM指标较差，而且EVM在整个频带上分布不均匀。
DPD问题定位_峰值功率
训练序列峰均比
正常 偏大
反馈数据峰均比 预失真数据峰均比
削峰门限设置是否合理
功率回退是否合理
耦合衰减链路线损是否校正
DPD问题定位_均值功率
训练序列均值功率 反馈数据均值功率 预失真数据均值功率
DPD的产生背景
解决功放非线性方法
功率回退
找到满足要求的功放非线性 点比较困难 降低功放的效率，增加成本
DPD技术
获得良好线性度和更高的功 率效率 具有良好的重构能力
DPD的基本原理
预先对功放输入信号的幅度和相位进行 预定的反失真以抵消功放的非线性失真
1/G(a)
G(a)
目录
01
DPD的基本原理
算法反馈
开始 读取反馈及训练序列 训练序列 定标 反馈去直流镜像校准 反馈和训练序列同步 并记录位置 训练序 列截点 反馈数据截点 使收发达到同步状态 反馈与训练频点不一致 或功率相差过大 反馈数据的功率调整为与 训练序列的功率一致，保 证DPD补偿的预失真分量 与功放非线性正向分量抵消 N
反馈数据做幅度校准
FPGA
系数传递
削峰门限
峰值脉冲计算
峰值对消
可能出现的问题
1、原型系数选取错误，导致削峰系数和业务数据带宽不匹配 2、频点计算错误，导致削峰系数中心频点跟业务数据不匹配
1、削峰门限配置不合适 2、其他可能的实现问题
可能出现的问题
CFR问题定位
削峰门限设置的不合理 空口ACPR、EVM不能同时满足，如果ACPR指标满足、EVM较差， 则可以适当抬高削峰门限值；反之，降低削峰门限； 削峰系数跟业务中心频点不匹配 会导致削峰效果不明显，峰均比指标跟削峰门限相差较大；
0.000000000000158 + 0.000000000000177i -0.000000000000000 - 0.000000000000000i 0.081723829646364 + 0.303868568749778i 0.000007552320861 + 0.000013998588177i -0.000000001356428 - 0.000000001909992i
进行预失真结束训练序列定标训练序发射信号的预失真处理fpgatrxiq完成对反馈数据的采集和存储特殊时隙发送训练序列完成前向预失真通道的处理训练序列的存储fpgadfelut表的存储发射信号的预失真处理同时采集反馈数据并存储lut表构建数据同步系数计算幅度调整完成dpd系数计算建立lut表dsp驱动配置训练序列根据建立小区的模式配置对应的训练序列并将dsp存储的训练序列収送给fpgadsp进行系数计算fpga完成预失真fpga抓反馈dfe根据驱动配置在特殊时隙収送训练序列trxiq采集反馈数据収送给dspdsp生成lut对反馈数据进行零中频校准完成反馈数据与训练序列的同步以及幅度调整根据模型计算dpd系数双频小区构建幅度划分lut表非均匀幅度量化lut表预失真查找lut表单频小区构建幅度划分lut表预失真查找lut表dsp给fpga的lut表储存在dfe中为公共lut表
DPD原理及实现
张永丽/2013.11.04
目录
01
DPD的基本原理
02 DPD的实现方式
03
DPD的影响因素
04 DPD的问题定位
DPD的产生背景
正交调制和多载波信 号是高峰均比信号 功放
互调失真
带内失真
邻道功率比（ACPR）增加
较严重的邻信道干扰
降低误码比特率性能 误差矢量幅度（EVM）增大
1.DAC发射数据的采样速率 2.半带滤波器的带宽，一 般为采样带宽的0.9倍 3.功率引入的非线性因素
低通中频LC滤波器，滤除混 叠和部分镜像，带内平坦度 以及带宽会影响DPD效果
1.本振造成的直流泄露 2.IQ不平衡产生的镜像
硬件链路影响-放大器
主板小信号放大器，存在P1
压缩，产生非线性
低通射频LC，滤除谐波分量
0.000000000000000 - 0.000000000000000i
DPD标示含义
0 lut表更新成功 1 接收反馈数据通知消息天线索引错误 2 反馈数据地址错误
3 时延个数不够
4 F频段峰均比超出范围 5 A频段峰均比超出范围 6 可用训练样点数不够
7 FA频段峰值位置偏差超出门限
8 F频段最大DPD系数超出范围 9 F频段DPD系数和超出范围 10 A频段最大DPD系数超出范围
FPGA部分
FPGA
TRXIQ
完成对反馈数据 的采集和存储
特殊时隙发送训练序列 同时采集反馈数据并存储
DFE
完成前向预失 发射信号的预失真处理 真通道的处理
训练序列的存储 LUT表的存储 发射信号的预失真处理
DSP部分
LUT表构建
数据同步
完成DPD 系数计算 建立LUT表
系数计算
幅度调整
具体实现流程
11 A频段DPD系数和超出范围
12 F频段U矩阵的逆矩阵错误 13 A频段U矩阵的逆矩阵错误 14 天线类型错误
abs_dpd_coef =0.869
0.000012591597050 + 0.000010829421352i -0.000000002037236 - 0.000000001223751i 0.000000000000102 + 0.000000000000060i -0.000000000000000 - 0.000000000000000i 0.185719987543848 + 0.376284695745724i
目录
01
DPD的基本原理
02 DPD的实现方式
03
DPD的影响因素
04 DPD基带数据源速率提升到要求 值，内插半带滤波器的选取会 影响业务信号的ACPR
削峰部分，业务或训练序列数 据的峰均比高会影响DPD的效 果，峰均比高的信号经过功放 其非线性失真越严重
硬件链路影响-DAC、调制
计算DPD系数 1.DPD系数最大值 2.DPD系数绝对值之和 3.一阶系数和的模值 DPD系数 正确？ Y 进行预失真 结束
告警
目录
01
DPD的基本原理
02 DPD的实现方式
03
DPD的影响因素
04 DPD的问题定位
DPD单频软件使用
DPD双频软件使用
CFR问题定位
驱动（DD） 原型系数 频点搬移
02 DPD的实现方式
03
DPD的影响因素
04 DPD的问题定位
DPD的基本框图
算法基本流程
开始 读取反馈及训练序列 训练序列 定标 反馈去直流镜像校准 反馈和训练序列同步 并记录位置 训练序 列截点 反馈数据截点 反馈数据做幅度校准 计算DPD系数 DPD系数 正确？ N
Y
进行预失真 结束
告警
Dfe根据驱动配置在 特殊时隙发送训练序 列，Trxiq采集反馈 数据发送给DSP 双频小区，构建幅度划 分LUT表、非均匀幅度 量化LUT表、预失真查 找LUT表，单频小区， 构建幅度划分LUT表、 预失真查找LUT表
FPGA抓反馈
DSP生成LUT表
驱动配置训练序列
根据建立小区的模式 配置对应的训练序列， 并将DSP存储的训练 序列发送给FPGA
DSP进行系数计算
对反馈数据进行零中 频校准，完成反馈数 据与训练序列的同步 以及幅度调整，根据 模型计算DPD系数
FPGA完成预失真
DSP给FPGA的LUT表储 存在DFE中，为公共LUT 表。公共LUT表存储完成 后由驱动通知DFE，DFE 把公共LUT表数据更新到 自己的LUT表中并更新对 应天线的业务数据