EDA课程设计报告-16选1选择器

课程设计报告

课程名称数字逻辑课程设计

课题任务一 16选1选择器设计

课题任务二 JK触发器的设计

专业

班级

学号

姓名

指导教师

2013-12-8

课程设计任务书

课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计

专业班级网络工程

学生

学号

指导老师

审批

任务书下达日期： 2011年 12月 14日

任务完成日期：2011年 12月 31日

前言

Quartus® II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。 QuartusII design 提供完善的timing closure 和LogicLock™ 基于块的设计流程。QuartusII design是唯一一个包括以timing closure 和基于块的设计流为基本特征的programmable logic device (PLD)的软件。 Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware

Description Language）等多种设计输入形

式，嵌自有的综合器以及仿真器，可以完成

从设计输入到硬件配置的完整PLD设计流程。

Quartus II可以在XP、Linux以及Unix

上使用，除了可以使用Tcl脚本完成设计流

程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA 工具。

此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台 Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。

Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。

Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus 平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件

一、设计容：

本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学

过的数字电子系统设计、VHDL程序设计等知识综合运用于电子系统的设计中，掌握

运用 VHDL或者Verilog HDL设计电子系统的流程和方法，采用Quartus II等工具

独立应该完成2个设计题目的设计、仿真与测试。加强和培养学生对电子系统的设

计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论

知识的能力，训练学生应用Quartus II进行实际数字系统设计与验证工作的能力，

同时训练学生进行芯片编程和硬件试验的能力。

题目:16选1选择器电路设计；

JK触发器的设计;

二、实验目的：

（1）掌握基本逻辑电路的设计原理及其设计方法。

（2）熟悉CPLD 应用设计及EDA 软件的使用。

(3) 学会使用计算机组成实验箱中的可编程逻辑器件。

三、设计要求：

课程设计报告规

课程设计报告应包含如下几个部分

1)功能描述

说明设计器件的功能，包括真值表（功能表），函数表达式，逻辑电路图

2)详细设计

按照VHDL语言开发流程写出整个开发过程，可以根据如下步骤适当导出程序，程序界面截图到课程设计报告对应模块。

3)调试分析以及设计体会

a.仿真或程序下载调试（附界面截图）。

b.设计过程中遇到的问题以及解决问题的方法。

c.课程设计过程经验教训、心得体会。

4) 书写格式

见附带说明。

4)附录

a.参考书目

b.源程序清单（带注释）

●考核方式

指导老师负责验收程序的运行结果，并结合学生的工作态度、实际动手能力、创新精神和设计报告等进行综合考评，并按优秀、良好、中等、及格和不及格五个等级给出每位同学的课程设计成绩。具体考核标准包含以下几个部分：

1)平时出勤（占10%）

2)系统需求分析、功能设计、数据结构设计及程序总体结构合理与否（占10%）

3)程序能否完整、准确地运行，个人能否独立、熟练地调试程序（占40%）

4)设计报告（占30%）

5)注意：不得抄袭他人的报告（或给他人抄袭），一旦发现，成绩为零分。

6)独立完成情况（占10%）。

●课程设计验收要求

1)运行所设计的系统。

2)回答有关问题。

3)提交课程设计报告纸质稿。