最新dsp原理与应用-第四章时钟,中断,看门狗

DSP原理与应用
2020年10月15日
2
第4.1节TMS320F2833X 时钟
硬件引脚:
X1/CLKIN:内部震荡器的晶体输入，或外部震荡 器输入
X2:内部震荡器的晶体输出 CLKOUT:内部时钟输出
两种时钟模式:
内部时钟:只须外部晶体 外部时钟:外部震荡器输出接CLKIN
DSP原理与应用
2020年10月15日
14个可屏蔽中断:INT1~INT14
中断向量0D02h~0D1Ch,有多组中断源，每个中断源可以在 相应地址再设定中断向量：INT1.1 SEQ1INT 0D40h
另有用户定义的软件陷阱中断(和高级软件配合)
DSP原理与应用
2020年10月15日
24
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT1
DSP原理与应用
2020年10月15日
29
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT12
外部引脚中断(XINT3~XINT7) 浮点运算中断(LVF,LUF)
中断优先级和中断向量: INT13
外部引脚中断(XINT13) CPU定时器1(TI RTOS)
中断优先级和中断向量: INT14
第4.2节TMS320F2833X 中断
第4.3节TMS320F2833X 看门狗 习题
DSP原理与应用
2020年10月15日
13
第4.2节TMS320F2833X 中断
中断: 中断产生及处理流程 中断优先级和中断向量(Interrupt Priority and
Vectors) 外部中断扩展控制器(Peripheral Interrupt
ADC有关中断 外部中断 Timer0中断 唤醒中断
DSP原理与应用
2020年10月15日
25
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT2
EPWM1~EPWM6中断
中断优先级和中断向量: INT3
EPWM1~EPWM6中断
DSP原理与应用
2020年10月15日
CPU定时器2(TI RTOS)
Expansion Controller PIE) CPU中断寄存器(CPU Interrupt Registers IFR
IMR) 外设中断寄存器 外部中断
DSP原理与应用
2020年10月15日
14
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
15
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
16
第4.2节TMS320F2833X 中断
PIEIER,PIEIFR,PIECTRL,PIEACK
DSP原理与应用
2020年10月15日
17
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
18
第4.2节TMS320F2833X 中断
6
第4.1节TMS320F2833X 时钟
PLL倍率选择:PLLSTS
DSP原理与应用
2020年10月15日
7
第4.1节TMS320F2833X 时钟 外设时钟信号
DSP原理与应用
2020年10月15日
8
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
9
第4.1节TMS320F2833X 时钟
26
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT4
ECAP1~ECAP6中断
中断优先级和中断向量: INT5
EQEP1,EQEP2中断
DSP原理与应用
2020年10月15日
27
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT6
SPI中断 McBSP中断
DSP原理与应用2009-第四章时 钟,中断,看门狗
DSP原理与应用
2020年10月15日
1
第4.1节TMS320F2833X 时钟
0.25~10倍输入时钟频率:
1.降低外部晶振频率,以减低电磁干扰(EMI) 2.低价晶振 3.避免使用谐振晶体和相关的屏蔽电路
组成:
锁相环(Phased Locked Loop PLL) 晶振(Crystal Oscillator) 时钟监视电路(Clock Moniter Circuit) 时钟使能电路(colck enable circuit)
DSP原理与应用
2020年10月15日
23
第4.2节TMS320F2833X 中断
中断优先级和中断向量:
3个不可屏蔽中断:
中断优先级 中断名 中断向量 说明
1
Reset 0D00h 复位和WD溢出
2
EMUINT 0D22h 仿真器中断
3
NMI
0D24h 外部不可屏蔽中断
4
RTOSINT 0D1Eh 实时操作系统中断
3
第4.1节TMS320F2833X 时钟
内部时钟模式
外部时钟模式
DSP原理与应用
2020年10月15日
4
第4.1节TMS320F2833X 时钟
时钟模块功能图
DS源自文库原理与应用
2020年10月15日
5
第4.1节TMS320F2833X 时钟
PLL倍率选择:PLLCR
DSP原理与应用
2020年10月15日
中断优先级和中断向量: INT7
DMA中断(DINTCH1~DINTCH6)
DSP原理与应用
2020年10月15日
28
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT8
I2C中断 SCI中断
中断优先级和中断向量: INT9
SCI中断 CAN中断
中断优先级和中断向量: INT10保留 中断优先级和中断向量: INT11保留
DSP原理与应用
2020年10月15日
19
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
20
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
21
DSP原理与应用
2020年10月15日
22
第4.2节TMS320F2833X 中断
中断优先级和中断向量:
DSP原理与应用
2020年10月15日
10
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
11
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
12
第四章:TMS320F2833X 系统功能和其他功能
第4.1节 TMS320F2833X 时钟