课程设计—分频器的制作
EDA课程设计分频器钟福茹资料
EDA课程设计设计题目: 竞赛抢答器姓名：刘云龙学号：2010508140班级：10级2班专业：电子信息院系：信息科学与技术学院指导老师：田敏实验日期：2013 年 1 月13 日一、前言 (2)1.1课程设计的意义 (2)1.2 VHDL语言简介 (2)二、方案选择及原理分析 (3)2.1 通用可控分频器硬件方案选择 (3)2.2 通用可控分频器原理分析 (3)2.2.1 偶数分频器 (3)2.2.2奇数分频器 (4)三、软件设计 (5)3.1系统分析 (5)3.2系统的结构和模块划分 (5)3.2.1固定数值分频模块 (6)3.2.2按键和显示模块 (7)3.2.3占空比和分频系数可控分频模块 (7)3.3 可控分频的实现 (8)四、软硬件的系统测试 (8)五、心得体会 (8)附录 (9)参考文献 (16)一、前言分频器是数字系统设计中的一种基本电路，我们往往需要通过分频器得到我们所需要的时钟频率。
在实际设计中我们经常用到的为整数分频，有时要求等占空比，有时又要求非等占空比。
在同一个设计中有时要求多种形式的分频，通常由计数器或计数器的级联结构构成各种形式的任意占空比偶数分频及非等占空比的奇数分频，实现起来比较简单，对于等占空比的奇数分频以及可控的分频实现起来会较为困难。
本文利用VHDL硬件描述语言，使用Altera公司的FPGA芯片，设计了一种能够满足上述要求，而且较为通用的可控分频器。
只需在分频器的输入端用按键输入相应的分频系数，就可以得到所需的频率。
1.1课程设计的意义随着电子技术的高速发展，FPGA/CPLD以其高速、高可靠性、串并行工作方式等突出优点在电子设计中受到广泛的应用，而且代表着未来EDA设计的方向。
FPGA/CPLD的设计采用了高级语言，如VHDL语言AHDL语言等，进一步打破了软件与硬件之间的界限，缩短了产品的开发周期。
所以采用先进的FPGA/CPLD取代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势。
VHDL分频器课程设计
VHDL分频器课程设计一、课程目标知识目标：1. 学生能理解VHDL语言的基本概念，掌握VHDL语言的基本语法结构；2. 学生能掌握分频器的工作原理，了解分频器在数字系统中的应用；3. 学生能运用VHDL语言设计简单的分频器电路，并实现预期的分频功能。
技能目标：1. 学生能运用所学知识，独立完成VHDL分频器代码编写；2. 学生能通过仿真软件对所设计的分频器进行功能验证，并分析其性能；3. 学生能运用所学技能解决实际工程问题，具备一定的实践操作能力。
情感态度价值观目标：1. 学生对VHDL语言及数字系统设计产生兴趣，提高学习积极性；2. 学生通过课程学习，培养团队协作精神，提高沟通与交流能力；3. 学生在课程实践中，养成严谨、认真的学习态度，树立正确的工程观念。
课程性质：本课程为实践性较强的专业课，要求学生具备一定的数字电路基础和VHDL语言知识。
学生特点：学生处于高年级阶段，具有一定的专业基础知识和实践能力，但个体差异较大。
教学要求：结合学生特点，注重理论与实践相结合，充分调动学生的学习积极性，提高学生的实践操作能力。
在教学过程中，注重培养学生的团队协作精神和工程观念。
通过本课程的学习，使学生能够掌握VHDL分频器的设计方法，为后续相关课程的学习和实际工程应用打下坚实基础。
二、教学内容1. VHDL语言基础回顾：复习VHDL的基本语法、数据类型、信号与变量、行为描述与结构描述等基本概念，确保学生具备扎实的VHDL编程基础。
教材章节：第二章 VHDL语言基础内容列举：基本语法、数据类型、信号与变量、行为描述与结构描述2. 分频器原理及分类：介绍分频器的工作原理、分类及性能指标，使学生了解不同类型分频器的优缺点及适用场景。
教材章节：第五章 分频器设计与实现内容列举：分频器原理、分类、性能指标3. VHDL分频器设计方法：讲解基于VHDL语言的分频器设计方法，包括计数器法、移位寄存器法等，并分析各种方法的优缺点。
分频器设计实验报告
分频器设计实验报告一、实验目的本次实验的主要目的是设计并实现一个分频器，以深入理解数字电路中频率分频的原理和实现方法，掌握相关的电路设计和调试技能。
二、实验原理分频器是一种数字电路，用于将输入的时钟信号的频率降低为原来的 1/N，其中 N 为分频系数。
常见的分频器有偶数分频器和奇数分频器。
偶数分频器的实现相对简单，可以通过计数器来实现。
当计数器计数值达到分频系数的一半时，输出信号翻转，从而实现偶数分频。
奇数分频器的实现则较为复杂，通常需要使用多个触发器和组合逻辑电路来实现。
在本次实验中，我们将分别设计一个偶数分频器（以 4 分频为例）和一个奇数分频器（以 3 分频为例）。
三、实验器材1、数字电路实验箱2、示波器3、逻辑分析仪4、集成电路芯片（如 74LS 系列芯片）四、实验步骤（一）4 分频器的设计与实现1、原理图设计使用 74LS161 四位二进制同步计数器作为核心器件。
将计数器的时钟输入端连接到输入时钟信号。
将计数器的输出端 Q2 和 Q0 通过与门连接到一个 D 触发器的时钟输入端。
将 D 触发器的输出端作为 4 分频器的输出。
2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。
3、调试与测试输入一个频率稳定的时钟信号。
使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 4 分频。
（二）3 分频器的设计与实现1、原理图设计使用两个 D 触发器和一些组合逻辑门（如与门、或门等）来实现 3 分频。
第一个 D 触发器的输出作为第二个 D 触发器的输入。
通过组合逻辑门对两个 D 触发器的输出进行处理，得到 3 分频的输出信号。
2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。
3、调试与测试输入一个频率稳定的时钟信号。
使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 3 分频。
五、实验结果（一）4 分频器实验结果通过示波器观察输入时钟信号和输出分频信号的波形，发现输出信号的频率为输入信号频率的 1/4，成功实现了 4 分频功能。
分频器设计
分频器设计分频器是一种电子电路，能够将输入信号分解成不同频率的输出信号。
在电子系统中，分频器扮演着重要的角色，被广泛应用于通信、信号处理、计算机等领域。
分频器的设计需要考虑许多因素，包括分频比、频率范围、输出信号质量等。
下面将以一个简单的二分频器为例，介绍分频器的设计过程。
首先，我们需要根据要求确定分频比。
假设我们需要设计一个二分频器，即将输入信号的频率减小一半，可得到输出信号的频率。
其次，我们需要选择适当的电子元件组成电路。
在这个例子中，我们可以使用D触发器和与门组成二分频器。
D触发器是一种特殊的触发器，具有两个输入端(D和时钟信号CLK)和两个输出端(Q和Q’)。
根据D触发器的特性，当CLK信号上升沿到来时，Q端的信号会根据D端的信号进行更新。
具体地说，我们将输入信号接入D触发器的CLK端，将输出信号接入D触发器的D端。
当输入信号的频率较高时，D触发器在每个时钟周期都会根据输入信号更新一次输出信号，从而使输出信号的频率减小一半。
同时，我们还需要使用与门将原始输入信号与输出信号进行“与”运算。
与门是一种逻辑门，只有当所有输入信号都为高电平时，输出信号才为高电平。
在二分频器的设计中，输出信号只有当原始输入信号和分频后的输入信号都为高电平时，才为高电平。
通过与门可以实现这一功能。
最后，我们需要考虑电路的摆放和电源的供应。
将D触发器和与门适当摆放，以确保信号传输和电路工作的稳定性。
同时，供应适当的电源电压和电流，以满足电路工作的要求。
总结起来，分频器是一种实现信号分解的电子电路。
通过选择适当的元件组成电路，并考虑电路布局和电源供应等因素，可以设计出满足不同需求的分频器。
分频器的设计需要充分理解电子元件的特性和工作原理，并根据要求进行合理设计和优化，以实现预期的信号分解效果。
通用型音箱三分频器的制作
通用型音箱三分频器的制作音箱是音频设备中的关键组成部分，负责将信号转换为声音输出。
在音箱中，三分频器是一种重要的电路组件，用于将输入的音频信号分成低频、中频和高频三个频段进行处理，从而使音质更加清晰和平衡。
本文将介绍如何制作一个通用型音箱三分频器。
材料准备：1.电容器：选择合适的电容器用于分频电路的设计，常见的有陶瓷电容、薄膜电容和电解电容等。
2.电感器：选择适合的电感器用于分频电路的设计，常见的有蜡线电感和铁氧体电感等。
3.电阻器：选择合适的电阻器用于分频电路的设计，常见的有金属膜电阻和炭膜电阻等。
4.音箱和喇叭单元：选择合适的音箱和喇叭单元，以满足所需的音频输出要求。
5.音频线：用于连接音源和音箱的音频线。
步骤：1.确定频率范围：根据所需的音频输出要求，确定低频、中频和高频的分界频率。
通常情况下，低频分界频率为20Hz-200Hz，中频为200Hz-2kHz，高频为2kHz-20kHz。
2.计算电容器和电阻器数值：根据所选定的分界频率，使用以下公式计算所需的电容器和电阻器数值：-低频段：C=1/(2πfL)-中频段：C=1/(2πfL)-高频段：C=1/(2πfL)其中C为电容器的值，f为分界频率，L为电感器的值。
3.搭建分频电路：根据计算得到的数值，使用电容器、电感器和电阻器在电路板上搭建三个分频电路。
分频电路的原理是通过电容器、电感器和电阻器的组合，将不同频率的信号分到不同的通道中。
4.连接音箱和喇叭单元：将制作好的分频电路连接到音箱和相应的喇叭单元上。
低频信号通过低频分频电路传递到低音单元，中频信号通过中频分频电路传递到中音单元，高频信号通过高频分频电路传递到高音单元。
5.连接音源：将音源通过音频线连接到音箱的输入端口上，确保音箱与音源正常连接。
注意事项：1.在制作分频电路时，应选用合适的组件，以确保电容器和电感器的功能和性能符合所需的要求。
2.在连接分频电路和音箱时，应确保连接的稳固可靠，以确保音频信号的正常传输。
分频计数器课程设计
分频计数器课程设计一、课程目标知识目标：1. 学生能理解分频计数器的基本原理，掌握分频计数器的设计方法和应用场景。
2. 学生能够运用已学的数字电路知识，分析并设计简单的分频计数器电路。
3. 学生了解不同类型的计数器，并能阐述它们之间的区别和联系。
技能目标：1. 学生能够运用所学知识，动手搭建和调试简单的分频计数器电路。
2. 学生通过实际操作，掌握使用数字电路设计工具进行电路设计和仿真。
3. 学生能够运用团队协作和沟通技巧，共同分析和解决分频计数器设计过程中遇到的问题。
情感态度价值观目标：1. 培养学生对数字电路的兴趣，激发他们探索电子技术的热情。
2. 培养学生严谨的科学态度，使他们能够认真对待实验数据和实验过程。
3. 培养学生的团队协作精神，让他们学会在团队中发挥个人优势，共同完成任务。
课程性质分析：本课程为电子技术基础课程，重点教授分频计数器的设计和应用。
课程强调实践操作，培养学生动手能力。
学生特点分析：学生为高中年级，具备一定的数字电路基础，对电子技术有一定了解，但实际操作经验不足。
教学要求：结合学生特点，课程以理论教学和实践操作相结合的方式进行，注重培养学生的实际操作能力和团队协作能力。
通过具体的学习成果分解，使学生在课程结束后能够独立完成简单的分频计数器设计和搭建。
二、教学内容1. 数字电路基础知识回顾：计数器原理，触发器类型，时钟信号作用。
2. 分频计数器原理：分频概念，计数器工作原理，分频系数计算。
3. 分频计数器设计方法：同步计数器设计，异步计数器设计，约翰逊计数器设计。
4. 常见分频计数器电路分析：二进制计数器，十进制计数器，BCD计数器。
5. 分频计数器应用案例：电子时钟，频率计，数字音序器。
6. 实践操作：分频计数器电路搭建，仿真软件使用，电路调试与优化。
7. 教材章节关联：《电子技术》第五章“数字电路基础”，第六章“计数器及其应用”。
教学大纲安排：第一课时：数字电路基础知识回顾，分频计数器原理介绍。
分频器的设计
N=40;%fir滤波器阶数 %哈明窗低通滤波 bl=fir1(N,wc,hamming(N+1)); al=1; M=256; [hl,w]=freqz(bl,al,M);%低通哈明窗频率响应 magHamL=20*log10(abs(hl)); f=w*fs/(2*pi); semilogx(f,magHamL,'-.b'); set(gca,'YLim',[-40 10]); set(gca,'XLim',[100 20000]); hold on %哈明窗高通滤波 bh=fir1(N,wc,'high',hamming(N+1)); % ah=1; [h2,w]=freqz(bh,1,M);% magHamH=20*log10(abs(h2)); % semilogx(f,magHamH,'-.b'); %低通与高通并联 B=conv(bl,al)+conv(bh,ah); A=conv(al,ah); [magHam,w]=freqz(B,1,M); magH=20*log10(abs(magHam)); semilogx(f,magH,'-.r'); %将系统转换成二阶节系统形式，调用函数tf2sos（b，a） hF=tf2sos(B,A);
%将系统转换成二阶节系统形式，调用函数tf2sos（b，a） hB=tf2sos(B,A); %对设计好的ButterWorth滤波器分析其零极点，幅频特性调用m文件’sysljd’，其代码B=input('B(n)='); A=input('A(n)='); subplot(2,2,1);zplane(B,A); [H,w]=freqz(B,A); subplot(2,2,2);plot(w/pi,abs(H)); xlabel('\omega/\pi');ylabel('|H(e^j^\omega)|'); set(gca,'YLim',[-0.5 1.5]); set(gca,'XLim',[0 1]); subplot(2,2,4);plot(w/pi,angle(H)); xlabel('\omega/\pi');ylabel('\phi(\omega)') %ButterWorth低通零极点、幅频分析 >> sysljd B(n)=BL A(n)=AL %ButterWorth高通零极点、幅频分析 >> sysljd B(n)=BH A(n)=AH %ButterWorth并联后分析
分频器的简易计算及制作.doc
精品文档分频器的简易计算与制作一、分频器的计算1. 1 阶分频器及其计算通常采用 1 阶（ 6dB/Out）3dB 降落点交叉型、其特点是高、低通和带通滤波器采用同值的L 和 CL=R/2 πf c=159R/f c (mH)C=1/2πf c R=159000/f c R(μF)2. 2 阶分频器及其计算（ 1）3dB 降落点交叉型L=R/2f c=225R/f c(mH)C=1/2 2f c R=113000/f c/R( μF)（2） 6dB 降落点交叉型只需将高、低通滤波器的 f c向上和向下移到1.3f c和 0.76f c位置L=22FR/f c 0.76=296R/f c(mH)C=113000/0.76f c R=148000/Rf c( μF)3．阻抗补偿电路的计算（ C 为无极性电容）（1）以音圈电感为主要依据R=R o(喇叭阻抗 )C=L bm/R e2( μF)( L bm为音圈电感量、 R e为音圈直流电阻 )（ 2）以某个频侓点的阻抗为主要设计依据R=R o(喇叭阻抗 )C=159000Z/FR2 ( μF)F 为最佳的阻抗补偿点频率，一般选在单元曲线上升幅度达6dB处。
即比额定阻抗大一倍处。
Z 为f处的阻抗（即 Z=2R o）二、常用分频器的相位特性1. 1 阶- 3dB 降落点交叉型高通部分相位旋转至 +45 ，低通部分旋转至 - 45 、两者有 90 的相位差，高低单元在分频点附近的辐射声有部分被抵消，一般取- 3dB 落点处交叉。
2. 2 阶- 6dB 降落点交叉型高低单元应反向连接，一般取- 6dB 落点处交叉。
3.非对称 -4.5dB 落点交叉型（ 1 阶低 +2 阶高）高通部分旋转至90 、低通部分旋转至 - 45 ，若同向相接则相位差为135 、反向则为 - 45 ，正好可校正到低单元平面排列时产生的+45 相位差。
三.电感线圈制作数据2200.105 70 1.40 2300.135 80 1.56 2400.175 90 1.60 2450.20 99 1.71 2500.215 100 1.80 2570.26 110 2.00 2680.30 118 φ=1.2mm(mH)0.376 130 d=h=25mm(T)0.40 134 1.5 2280.445 140 1.8 2440.50 147 2.0 2550.518 150 2.2 2650.60 160 2.5 2800.68 169 2.8 2950.70 171 3.0 3040.776 180 3.2 3120.80 182 3.5 3240.88 190 3.8 3350.90 191 4.0 3421.00 200 4.5 3601.20 216 5.0 3781.27 220 5.5 392四、分频器的设计实例1.电路选择及参数的选取（1）选非对称 - 4.5dB 落点交叉型（ 1 接低通 +2 阶高通）（2）f c取 3200HZ2.计算方法：L 1=159R/0.9f c=159×8/0.9×3200=0.44mH(140T)L 2=225R/1.1f c=225×8/1.1×3200=0.51/mH(150T)C2=113000/1.1f c R=113000/1.1×3200×8=4.01 μ3.阻抗补偿网络的计算R=R 低 =8Ω实测低音单元至2400HZ 时， Z=2R 低=16ΩC=159000×16/2400×64=16.6 μ。
动态分频器电路课程设计
动态分频器电路课程设计一、课程目标知识目标：1. 学生能理解动态分频器电路的基本原理，掌握其工作流程及功能。
2. 学生能描述动态分频器电路中各个元件的作用及其相互关系。
3. 学生能掌握动态分频器电路的设计方法，并运用所学知识解决实际问题。
技能目标：1. 学生能运用所学知识，设计并搭建简单的动态分频器电路。
2. 学生能通过实验操作，分析动态分频器电路的性能，并提出优化方案。
3. 学生能运用相关软件（如Multisim等）对动态分频器电路进行仿真分析。
情感态度价值观目标：1. 学生通过动态分频器电路的设计与制作，培养动手实践能力、创新意识和团队合作精神。
2. 学生在探索电路原理的过程中，增强对电子技术的兴趣，激发学习热情。
3. 学生通过课程学习，认识到电子技术在现实生活中的应用，提高社会责任感和使命感。
本课程针对高中电子技术课程，结合学生年龄特点和认知水平，注重理论与实践相结合，以提高学生的电子技术素养和创新能力。
课程目标具体、可衡量，旨在使学生能够明确学习方向，为后续教学设计和评估提供依据。
二、教学内容本课程教学内容主要包括以下三个方面：1. 理论知识：- 动态分频器电路的基本原理与分类- 动态分频器电路中各元件的作用及其相互关系- 动态分频器电路的设计方法与步骤教学内容关联教材章节：第三章第三节“分频器电路及其设计”2. 实践操作：- 动手搭建简单的动态分频器电路- 实验操作与分析动态分频器电路的性能- 优化动态分频器电路设计方案教学内容关联教材章节：第三章第四节“分频器电路的实践与应用”3. 仿真分析：- 使用Multisim软件对动态分频器电路进行仿真- 分析仿真结果，验证理论知识的正确性- 探讨不同设计方案对动态分频器电路性能的影响教学内容关联教材章节：第三章第五节“分频器电路的仿真与优化”课程教学安排与进度：1. 理论知识教学（2课时）2. 实践操作教学（2课时）3. 仿真分析教学（2课时）4. 总结与评价（1课时）教学内容科学系统，注重理论与实践相结合，旨在帮助学生全面掌握动态分频器电路的相关知识，提高实际操作能力和创新能力。
DIY音响（二）-分频器制作
DIY音响（二）-分频器制作DIY音响(二)-分频器制作分频器在音箱系统中的作用用“举足轻重”一词来形容一点也不过分。
然而这一个非常重要的问题却又是一个极易被一般爱好者所忽视的问题。
我常常见到有些DIYer到器材店去买分频器时最关心的是几分频、几阶滤波，价格几许。
好一些的情况也就是挑一下与自己的单元相同的品牌，注意一下电感的线径，电容的材质，分频点是多少。
至于这只分频器的设计是否合理，是否适合自己的单元却很少见到有人会去关心，这很有些“买椟还珠”的感觉。
在DIYer中还存在这样的一个看法：分频器的滤波阶数取高些好，理由是可以得到陡峭的衰减特性，因此单元之间的干扰就小。
但事实上我们应该知道这样的一个常识：电抗器件（或者说是惯性元件）对通过的交流信号有相移，每一阶最大的相移量达到90度。
照此计算，一个四阶滤波器最终将产生360度的相移。
如此一来，高低频单元的相位就必须衔接的非常好，否则稍一错位就会出乱子，出现一系列的峰谷。
然而这还不算最糟的，更糟的是由于相位变化的剧烈带来了大量的相位失真。
从这个意义上说，不用滤波器最好，但并不现实。
既然必须采用滤波器，就我个人的看法，滤波的阶数应该是少些好。
可是如果滤波阶数太少又得不到足够的衰减率，这对单元也是一个很大的折磨，这又是一个矛盾。
一般来说，解决这个矛盾采用二阶滤波还是比较合理的。
理由是：（1）由于标准二阶滤波衰减斜率为12dB，在正常情况下是足以应付；（2）由于最大相移为180度，因此比较容易实现相位对接，同时相位失真也在可忍受范围。
一个设计、制作优良的分频器，应该是针对某一组单元度身定做的，没有一个放诸四海皆真理、那种万金油似的分频器。
道理非常简单：每一款杨声器由于设计、制作上的差异，都有不同的特性。
从声压特性、阻抗特性到相位特性都有所不同。
设计一个分频器应该将这些因素综合考虑，使得各单元的优点得以充分发挥，缺点得以有效抑制，方可算得上是一个成功的设计。
实训五分频器电路的设计
实训五分频器电路的设计实训五分频器电路的设计一、实训目的1.掌握整数分频器的设计。
2.掌握一种非倍频分频器的设计。
3.掌握任意脉冲宽度分频器的设计。
4.掌握任意分频器的设计。
二、实训器材1.EDA实验箱1台2.微型计算机1台3.MAX＋PLUSII10.2软件1套4.下载电缆1条三、实训原理（略）四、设计程序（参考程序）在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。
我们知道，在硬件电路设计中时钟信号是最重要的信号之一。
下面我们介绍分频器的VHDL 描述，在源代码中完成对时钟信号CLK 的 2 分频，4 分频，8 分频，16 分频。
这也是最简单的分频电路，只需要一个计数器即可。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clkdiv ISPORT(clk : IN STD_LOGIC;clk_div2 : OUT STD_LOGIC;clk_div4 : OUT STD_LOGIC;clk_div8 : OUT STD_LOGIC;clk_div16 : OUT STD_LOGIC);END clk_div;ARCHITECTURE rtl OF clk_div ISSIGNAL count : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk)BEGINIF (clk'event AND clk=' 1' ) THENIF(count=” 1111” ) THENCount <= (OTHERS =>' 0' );ELSECount <= count +1;END IF ;END IF ;END PROCESS;clk_div2 <= count(0);clk_div4 <= count(1);clk_div8 <= count(2);clk_div16 <= count(3);END rtl;对于分频倍数不是2的整数次幂的情况，我们只需要对源代码中的计数器进行一下计数控制就可以了，如下面源代码描述一个对时钟信号进行 6 分频的分频器。
分频器的设计
课 程 设 计题 目分频信号发生器的分析与设计 学 院 自动化学院 专 业电气工程及自动化 班 级姓 名指导教师学 号:月日课程设计任务书学生姓名: 专业班级:题目: 分频信号发生器的分析与设计要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1. 设:有一输入方波信号f0（<1MHz）。
要求输出信号:f1=f0/N，N通过键盘输入。
2. 画出简要的硬件原理图，编写程序。
3. 撰写课程设计说明书。
内容包括:摘要、目录、正文、参考文献、附录（程序清单）。
正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软件思想，流程，源程序设计及说明等）、程序调试说明和结果分析、课程设计收获及心得体会。
时间安排:12月26日----- 12月28 日查阅资料及方案设计12月29日----- 01 月0 2日编程01月03日-----0 1月07 日调试程序01月08日----- 01月09日撰写课程设计报告指导教师签名: 年月日系主任（或责任教师）签名: 年月日目录1设计任务及要求 (2)1.1设计任务 (2)1.2设计要求 (2)2.分频信号发生器原理 (3)2.1系统原理框图的设计 (3)2.2分频器原理说明 (4)3.系统方案设计与论证 (5)3.1方案一:基于51单片机的分频器设计 53.1.1 51单片机最小系统设计 (5)3.2方案二:基于8086CPU的分频器的设计 (8)3.2.1 8086CPU简介 (8)3.2.2 8255并行I/O 芯片 (9)3.2.3 8253计数器 (10)3.3方案比较与选择 (11)4.2源程序 (13)总结体会 (19)参考文献 (20)附录 (21)摘要利用89C51的计数功能,按输出要求,通过计数功能实现分频的功能。
采用这种方法，简单实用。
原理相对简单，可操作性强。
其中还简单的介绍了如何利用8253实现分频的功能。
分频器的简易计算与制作
分频器的简易计算与制作一、分频器的计算1.1阶分频器及其计算通常采用1阶（6dB/Out）3dB降落点交叉型、其特点是高、低通和带通滤波器采用同值的L和CL=R/2πf c=159R/f c (mH)C=1/2πf c R=159000/f c R(µF)2. 2阶分频器及其计算（1）3dB降落点交叉型f c=225R/f c(mH)f c R=113000/f c/R(µF)（2）6dB降落点交叉型只需将高、低通滤波器的f c向上和向下移到1.3f c和0.76f c位置L=22FR/f c0.76=296R/f c(mH)C=113000/0.76f c R=148000/Rf c(µF)3．阻抗补偿电路的计算（C为无极性电容）（1）以音圈电感为主要依据R=R o(喇叭阻抗)C=L bm/R e2(µF)( L bm为音圈电感量、R e为音圈直流电阻)（2）以某个频侓点的阻抗为主要设计依据R=R o(喇叭阻抗)C=159000Z/FR2 (µF)F为最佳的阻抗补偿点频率，一般选在单元曲线上升幅度达6dB处。
即比额定阻抗大一倍处。
Z为f处的阻抗（即Z=2R o）二、常用分频器的相位特性1. 1阶−3dB降落点交叉型高通部分相位旋转至+45，低通部分旋转至−45、两者有90的相位差，高低单元在分频点附近的辐射声有部分被抵消，一般取−3dB落点处交叉。
2.2阶−6dB降落点交叉型高低单元应反向连接，一般取−6dB落点处交叉。
3.非对称−4.5dB落点交叉型（1阶低+2阶高）高通部分旋转至90、低通部分旋转至−45，若同向相接则相位差为135、反向则为−45，正好可校正到低单元平面排列时产生的+45相位差。
三.电感线圈制作数据220四、分频器的设计实例1. 电路选择及参数的选取（1）选非对称−4.5dB落点交叉型（1接低通+2阶高通）（2）f c取3200HZ2.计算方法：L1=159R/0.9f c=159×8/0.9×3200=0.44mH(140T)L2=225R/1.1f c=225×8/1.1×3200=0.51/mH(150T)C2=113000/1.1f c R=113000/1.1×3200×8=4.01µ3.阻抗补偿网络的计算R=R低=8Ω实测低音单元至2400HZ时，Z=2R低=16ΩC=159000×16/2400×64=16.6µ。
分频器的设计原理
分频器的设计原理
分频器的设计原理是将输入信号分成多个具有不同频率的输出信号。
通过使用不同的电路和技术，可以将输入信号分频为两个或更多个频率不同的输出信号。
常见的分频器设计原理包括以下几种：
1. 分频器基于计数器：通过使用计数器电路，将输入信号的频率除以一个固定的整数值，从而获得分频后的输出信号。
计数器经过一定的计数周期后重新开始计数，实现分频功能。
2. 分频器基于锁相环（PLL）：锁相环是一种反馈控制系统，通过将输入频率与参考频率进行比较，并不断调整输出频率，使其与输入频率相同或成比例，从而实现分频功能。
3. 分频器基于频率合成器：频率合成器是一种电路，可以将不同的频率合成为所需的频率。
通过设置合适的频率合成比例，可以实现输入信号的分频。
4. 分频器基于滤波器：滤波器可以选择性地通过或屏蔽特定频率范围的信号。
通过设计适当的滤波器，可以将输入信号的特定频率分离出来作为输出信号。
以上是一些常见的分频器设计原理，不同的应用场景可能采用不同的设计原理。
分频器广泛应用于无线通信、音频处理、数字信号处理等领域。
实验七 分频器电路设计
实验七、分频器电路设计一、实验目的1、学习任意分频器的设计方法；2、学习数控分频器的设计、分析和测试方法。
二、实验要求1、基本要求1、设计一个偶分频器2、设计一个2n分频器3、设计一个奇分频器4、设计一个半整数分频器5、设计一个数控分频器2、扩展要求1、设计一个任意N分频计数器。
N为奇数或偶数2、设计一个硬件电子琴电路三、实验原理1、偶数分频对时钟进行偶数分频，使占空比为50%。
只要使用一个计数器，在计数器的前一半时间使输出为高电平，在计数器的后一半时间使输出为低电平，即可得到偶分频时钟。
2、奇数分频对时钟进行奇数分频，使占空比为50%。
先对输入时钟的上升沿进行计数，让一个内部信号在前一半时间（分频系数除2取整）为高电平，后一半时间为低电平；再对输入时钟的下降沿进行计数，让另一个内部信号在前一半时间为高电平，后一半时间为低电平；然后将这内部两个信号相或后即得到奇数分频时钟。
3、2n分频器用一个M(2M>=f0)位的二进制计数器对输入时钟进行计数。
其第0位为输入时钟的二分频，第1位为输入时钟的四分频，第2位为输入时钟的8分频，依此类推，第n-1位为输入时钟的2n分频。
4、半整数分频器分频系数为N=0.5的整数倍的分频器电路可由一个异或门、一个模N的计数器和一个2分频构成。
通用半整数分频器电路组成如图7-1所示。
图7-1 通用半整数分频器电路框图与原理图5、数控分频器数控分频器的功能就是在输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比。
数控分频器一般是用计数值可并行预置的加法计数器完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
四、实验步骤建立一个工程项目，路径如：D:\20050837\seventh ，项目名和顶层实体名为freq_div 。
1、设计一个分频系数可预置的偶分频器（如8分频器），并进行编译仿真。
2、设计一个2n 分频器（如输入频率为1024HZ ，输出频率为256HZ ，64Hz ，4Hz 等），并进行编译仿真。
分频器的制作
利用一个软件帮你设计一下，高人请指点============= 分频器设计=============您选择的是二阶(-12dB/oct)分频网络分频点＝3500 Hz低音单元分频点阻抗＝8 Ω高音单元分频点阻抗＝8 Ω+────L1──┬──┐││+C1 Bass││-- ───────┴──┘+ ────C2──┬──┐││-L2 High││+- ───────┴──┘L1 = 0.68 mHC1 = 5.29 uFL2 = 0.40 mHC2 = 3.09 uF理论上是这样了，楼上的没错。
看参数5寸单元有90DB的灵敏度有点不可信，我推荐的分频是-12dB在-3DB交叉的，看元件就是C1=C2 L1=L2，记得银笛FQ1就是C1=C2=4.7UF，电路很简单就4个元件，如果喇叭是8欧分频点就是3K。
没有别的原因，就是这样的的电路是理论值，也是看得明白的，日后高音要衰减，或者加RC补偿，或者改分频点都很方便。
分频器正在找链接，找到了发给你分频器所使用的电感线圈一般分为空芯线圈和铁芯线圈两大类；而铁芯线圈又分为真铁芯和铁氧体芯两类。
传统的分频器由电容电感以及高音衰减电阻R等元器件组成。
如图L1、C1组成低通滤波器作用是只保留音频信号中的低频部分去驱动低音扬声器单元。
L2、C2组成高通滤波器作用是只保留音频信号中的高频部分去驱动高音单元。
图例2计算公式……L=R/6.28xf,式中R等于分频点上喇叭阻抗值，f等分频频率。
假如分频点选3000Hz：实测中低频喇叭阻抗为8ΩL=8Ω/6.28X3000hz=0.43毫亨电容C=1/6.28×f×RC=1/6.28×3000×8=1/150720=1÷150720=6.6µf。
实验四 分频器设计
实验四分频器设计
一、实验目的
学习分频器的vhdl设计。
二、实验原理
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。
下面讲讲对各种分频系数进行分频的方法：
第一，偶数倍分频：偶数倍分频是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。
如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并使计数器复位，使得下一个时钟从零开始计数。
以此循环下去。
这种方法可以实现任意的偶数分频。
第二，奇数倍分频：奇数倍分频有两种实现方法：首先，完全可以通过计数器来实现，如进行三分频，通过待分频时钟上升沿触发计数器进行模三计数，当计数器计数到邻近值进行两次翻转，比如可以在计数器计数到1时，输出时钟进行翻转，计数到2时再次进行翻转。
即是在计数值在邻近的1和2进行了两次翻转。
这样实现的三分频占空比为1/3或者2/3。
如果要实现占空比为50%的三分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行三分频，然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的三分频时钟。
这种方法可以实现任意的奇数分频。
三、实验内容
1．设计分频器，可以对输入时钟信号CLK进行2分频、4分频、8分频、16分频
2．设计分频器，可以对输入时钟信号CLK进行3分频，且要求输出时钟占空比为50%（选做）
四、实验报告要求
根据实验内容，在quartusⅡ中编写出VHDL实验程序，完成程序编译，建立起波形文件，设置将要分频的源信号clk时钟信号为1KHZ，将仿真的结果附在实验报告中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子技术课程设计报告
学院：
专业班级：
学生姓名：
学号：
指导教师：
完成时间：
成绩：
分频器的制作设计报告一. 设计要求
把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生 2、倍频信号的产生。
二. 设计的作用、目的
1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现
1、单元电路设计(或仿真)与分析
1、分频信号的产生：
电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：
①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：
电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：
倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：
左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号
示波器显示：
号2000Hz。
2、器件参数介绍：
⑴ 74LS192是双时钟方式的十进制可逆计数器。
(bcd,二进制)。
◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。
◆ LD为预置输入控制端，异步预置。
◆ CR为复位输入端，高电平有效，异步清除。
◆ CO为进位输出：1001状态后负脉冲输出。
◆ BO为借位输出：0000状态后负脉冲输出。
74ls192引脚图:
74ls192功能表：
⑵ 555集成电路的框图及工作原理：
①NE555管脚功能介绍：
1脚为地；2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；
2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
②脉冲启动型单稳电路有一个稳态和一个暂稳态，是利用电容的充放电形成暂稳态的，因此它的输入端都带有定时电阻和定时电容。
⑶74ls00是常用的2输入四与非门集成电路，芯片引脚图如下：
74LS00真值表：
74LS00与非门经常用来实现组合逻辑的运算
采用双列直插封装
极限值：7V
电源电压：5.5V
工作环境温度：0~70℃
存储温度：-65~150℃
3、电路的安装与调试
电路安装焊接完成后后，详细的检查电路是否出现问题，确认无误后，正确安装芯片并观察工作电流是否正常，一切参数正常后，在输入端输入1KHz峰峰值为4V的方波，用示波器观察输出端的波形，经示波器显示100Hz、200Hz、500Hz 均正常显示。
在倍频电路的输入端输入频率1000Hz及其以上的方波，在示波器上观察波形及其频率，频率有些浮动，适当调节示波器参数这种情况基本改变，但是发现
信号有一些尖峰干扰，通过查询资料发现可能是电源的干扰，然后就在电源两端加电容并在555芯片电源和地之间加104uf的电容，经过示波器观察波形发现问题已基本已解决。
四．心得体会、存在问题和进一步的改进意见等
这次课程设计时间不算长，但是让我们学到了很多东西，我们的团队更加的团结，有了合作的意识了，让我们动手能力实践能力也有了很大的提高。
在课设的过程充分利用书本上学习的知识，利用书本上的基础知识远远不够，然后我们就各自分头搜集资料从网络上从图书馆还有就是从指导老师那里得到了很多宝贵的资料，得到资料后然后对照题目要求自己设计电路图，设计好电路图后就利用仿真软件进仿真，让我们能够熟练使用proteus软件，在仿真完成后主要的是电路的焊接，焊接需要细心的布局还有就是不能漏焊，在这个过程中我们学会了细心与耐心，在实际焊接出来的电路中出现了很多在仿真中没有遇到的问题，所以有的时候时间真的很重要，感受到了实践与理论的差别，让我们学到了课本学不到的东西，让我们更加深入的了解了数电与模电。
在这次课程设计的过程中，我们在一起讨论一起交流，思想之间的碰撞，让我们的思路更加的开阔，让我们都有了合作的意识，使得我们能在今后的学习生活中也能互帮互助，大家在一起钻研，起早贪晚的做设计，我们一次次的完善自己的作品，我们坚信做的不是最好的但是我们相信我们可以做的更好，一次课程设计不单单是学习的进步还是同学之间合作的交流。
五．附录
元器件明细表：
分频器原理图：
倍频器原理图：
六．参考文献
[1]童诗白.华成英.模拟电子技术基础（第四版）.高等教育出版社，2006
[2]阎石.数字电子技术基础（第五版）.高等教育出版社，2005。