模拟CMOS集成电路设计 09 运算放大器
模拟集成电路课件 第6章CMOS运算放大器
两级放大器稳定条件的总结
给定增益带宽
要求相位裕度45度
ω=GB 假设零点大于10GB，
如果要求相位裕度60度
由零点大于10GB
控制右半平面零点
右半平面零点的问题 限制GB
解决的方法 •抵消前馈路径，在补偿电容的反馈路径中放一个单位增益 缓冲器
用缓冲器通过米勒补偿电容抵消前馈路径
采用前面所说的近似技术得到p1和p2通过R2的反馈使得运算放大器特性
CMOS运算放大器线性稳定特性
CMOS运算放大器线性和动态特性稳定特性 差模和共模频率响应
其他特性 电源抑制比PSSR
输入共模电压范围 压摆率 建立时间
运算放大器分类
两级CMOS运算放大器
折叠共源共栅运算放大器
这种结构改进了两级运算放大器的输入共模范围和 电源抑制比
其中ω0dB被定义为
如果满足这些条件，则称反馈系统是稳定的
波特图
•稳定的条件是A(jw)F(jw)曲线通过0dB点应先于Arg[-A(jw)F(jw)]到达00点 •相位裕量
为什么我们要获得好的稳定度
•一个好的响应是快速达到最终值 •因此我们可以看到相位裕量越大，引起的输出信号振铃越小 •相位裕量至少要45度，最好60度
7.电源电压抑制比范围PSRR
8.输出电压摆幅
9.输出电阻
10.失调 11.噪声 12.版图面积
输出设计
工艺 直流电流 晶体管的W和L 元件的值
无缓冲两级运算放大器的设计
•直流平衡条件 •为了得到最好的性能，所有的 管子工作在饱和区 •M4是唯一一个不能通过外加电 压强迫其工作在饱和区，如何设 计才能让它工作在饱和区？ 1.假设 2.如果 则 3. 4.为达到平衡I6=I7 5.如果满足这个条件 M4工作在饱和区
CMOS模拟集成电路分析与设计 第9章 基本运算放大器设计
增益放大级，它可以包括多个级联放大电路，主要提供足够高的增益。
输出级，它要有较低的输出阻抗，能起到对后级电路的驱动作用。
运算放大器
Vip
+ -
Vin
差分输 入级
+ -
增益放 大级
+ -
输出级
Vo
9.3
运算放大器的设计指标
第一步是选择或构造运算放大器的基本结构，描述所有晶体管互连的草 图。多数情况下，这个结构在整个设计中不会改变，但有时，某些选好 的设计特性必须通过改变结构来实现。 一旦结构确定，设计者根据功耗、摆率等要求确定直流偏置电流，设置 管子尺寸，并设计补偿电路。这个步骤是设计工作的主要内容。
增益带宽：
输出极点：
g m1 GB Cc
RHP零点：
g m6 p2 CL
g m6 z1 Cc
基本计算依据3
正ICMR：
负ICMR：
V (max) V in DD
3
I 5
V V TH 3 TH 1
V ( Sat ) V D 5 S TH 1
V (min) V in SS
V TH
4．工作温度范围
9.3.2 增益
vo Av vip vin
Av
vo p vo n vip vin
9.3.3
小信号带宽
20log|Av|
0
f －3dB
fu
f(log)
9.3.4
上升时间、下降时间、建立时间
V/Vm 1 输入信号
0
t V/Vm 1 90％ 输出信号
10％ 0 t 上升时间 下降时间
为满足运算放大器的交流和直流要求，所有管子都应有合适的尺寸。
CMOS模拟集成电路设计_ch9运算放大器
1、概述 2、一级运放 3、两级运放 4、增益的提高 5、共模反馈 6、输入范围限制 7、转换速率 8、电源抑制 9、运放的噪声
提纲
提纲
2020/11/14
2
1、概述
“运算放大器（运放）”“OP AMP”
高增益的差动放大器
理想运放的基本特点
一级运放202ຫໍສະໝຸດ /11/146套筒式共源共栅运放（telescopic cascode op amp） 输入输出很难短接 为保证M2和M4饱和
VMAX VMIN VTH 2 (VGS4 VTH 4 )
2020/11/14
一级运放
7
▪ 设计实例 设计全差动套筒式运放，该运放的性能指标为：VDD=3V，差动输
▪ 转换速率（slew rate）
dV (t)
DV
Sr
dt
max Dt max
output
VO
DV Dt
概述
▪ 稳定时间（settl2i02n0/g11/1t4ime）ttds ts
t
VO+ 0.1% VO VO- 0.1% VO
t
4
2、一级运放
基本电路结构
Vin
Vout
Amplifying stageOutput stage
Iss1
共模反馈
2020/11/14
22
控制共模电平（续） 当采用深线性区的MOS管的共模检测时，
令
Rtot
Ron7
|| Ron8
nCox
W L
1 (Vout 2 Vout1
2VTH
)
得到
其中
缺点： ▪Vout,CM是器件参数的函数 ▪Ron7|| Ron8上的压降VP限制输出摆幅 ▪欲↓ 2020/11/14 VP→↑M7和M8 →C↑ 共模反馈
模拟CMOS集成电路设计
作者简介
作者简介
这是《模拟CMOS集成电路设计》的读书笔记，暂无该书作者的介绍。
感谢观看
内容摘要
本书还介绍了模拟CMOS集成电路的制造工艺，包括基本的半导体制造工艺流程、CMOS集成电路 的制造过程以及各种工艺参数的控制等。通过本书的介绍，读者可以了解模拟CMOS集成电路制造 的基本原理和工艺流程，为后续的设计和制造工作提供了指导。 本书最后介绍了模拟CMOS集成电路的测试技术，包括测试的基本原理、测试环境的搭建、测试方 法的设计以及测试结果的分析等。通过本书的介绍，读者可以了解模拟CMOS集成电路测试的基本 方法和技巧，为后续的测试工作提供了指导。 《模拟CMOS集成电路设计》这本书是一本关于模拟CMOS集成电路设计的专业书籍，其内容丰富、 系统、全面，适合于从事模拟CMOS集成电路设计、制造和测试的工程技术人员和管理人员阅读。 通过阅读本书，读者可以深入了解模拟CMOS集成电路的基本原理、设计流程、制造工艺和测试技 术等方面的知识，提高模拟CMOS集成电路设计的核心技能，为后续的工作提供有力的支持和指导。
目录分析
《模拟CMOS集成电路设计》是一本由Behzad Razavi和池保勇合著的教材， 于2018年。这本书的内容主要集中在模拟CMOS集成电路设计领域，对于想要深入 了解该领域的学生和工程师来说，是一本非常有价值的参考书籍。以下是对这本 书目录的分析。
从整体结构来看，这本书的目录按照章节顺序排列，共有18章。每一章都围 绕着一个特定的主题，从基础知识到高级技术，内容逐渐深入。这种组织方式使 得读者可以根据自己的需求和兴趣选择阅读章节，也可以按照顺序逐章阅读，逐 步掌握模拟CMOS集成电路设计的各个方面。
精彩摘录
《模拟CMOS集成电路设计》是一本全面介绍模拟CMOS集成电路设计的书籍， 全书从直观和严密的角度阐述了各种模拟电路的基本原理和概念，同时还介绍了 在SOC中模拟电路设计遇到的新问题及电路技术的新发展。本书由浅入深，理论 与实际结合，提供了大量现代工业中的设计实例。
CMOS高性能运算放大器研究与设计
CMOS高性能运算放大器研究与设计摘要：本文针对CMOS高性能运算放大器进行了研究与设计。
首先介绍了运算放大器的基本原理和特性，然后详细讨论了CMOS运算放大器的设计方法。
接着通过数值模拟和优化方法，设计了一个高性能的CMOS运算放大器电路。
最后通过实验验证了设计的性能指标，并进行了评估和分析。
1. 引言CMOS运算放大器是现代集成电路中广泛应用的基础电路之一。
它具有高增益、宽带宽、低功耗和低噪声等优点，广泛应用于模拟信号处理、滤波器、高速数据转换等领域。
本文旨在研究和设计一种高性能的CMOS运算放大器电路，以提高放大器在各种应用场景下的性能和可靠性。
2. 运算放大器的基本原理和特性运算放大器是一种具有差分放大和反馈控制功能的电路。
它有一个非常高的开环增益，同时还具有输入阻抗高、输出阻抗低、带宽宽、线性度好等特点。
运算放大器一般由差分输入级、放大输出级和反馈网络组成。
差分输入级负责将输入信号进行差分放大，放大输出级则将差分放大后的信号进行进一步放大并输出。
反馈网络则用于控制放大器的增益和频率特性，以达到设计要求。
3. CMOS运算放大器的设计方法CMOS运算放大器的设计方法通常包括电流镜布置、共模反馈、差动对称、功率效率等方面。
其中电流镜布置是CMOS运算放大器设计的关键。
通过合理设计电流镜，可以提高运算放大器的增益和频率响应。
共模反馈则可以降低共模噪声，提高放大器的共模抑制比。
差动对称设计可有效减小非线性失真，提高放大器的线性度。
功率效率则可以实现低功耗设计，提高放大器的效能。
4. 高性能CMOS运算放大器电路的设计在本研究中，通过使用Advanced Design System (ADS)进行大规模电路仿真和优化，设计了一种高性能的CMOS运算放大器电路。
采用双折叠式差动对称电路结构，增强了电路的共模抑制能力和线性度。
引入共模反馈电路，降低了共模噪声，并改善了电路的稳定性和可靠性。
通过优化电流镜和差分输入级结构，提高了电路的增益和带宽。
CMOS运算放大器报告
集成电路设计实验报告CMOS运算放大器设计班级11电子A班姓名葛坤学号1115102016教师程梦璋华侨大学电子工程系目录一、运算放大器 (1)二、电路结构分析 (2)2.1、小信号等效电路 (2)2.2、直流开环电压增益 (2)2.3、输入输出电压传输方程 (3)2.4、电路的零极点 (4)2.5、小信号带宽 (4)2.6、共模抑制比 (5)三、电路参数设计 (5)3.1、运算放大器的手工计算 (5)3.2、验证手工计算的运放主要参数 (7)四、仿真结果与分析 (8)1、运放的输入失调电压仿真 (9)2、运放的共模输入范围 (10)3、运放的输出电压摆幅特性 (10)4、运放的小信号相频和幅频特性 (11)5、运放的静态功耗 (13)6、运放的转换速率分析 (13)7、运放的共模抑制比分析 (14)8、运放的电源电压抑制比分析 (14)9、运放各器件仿真结果和手算结果对比 (15)一、运算放大器运算放大器是模拟集成电路设计中的基本电路模块，图1.1所示的是一个电容性负载的两级CMOS 基本差分运算放大器，其中，Part1为运算放大器的电流镜偏置电路；Part2为运算放大器的第一级放大器；Part3为运算放大器的第二级放大器。
第一级放大器为标准基本差分运算放大器，第二级放大器为PMOS 管作为负载的NMOS 共源放大器。
为了运算放大器的工作稳定性，在第一级放大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响。
在运算放大器的电路结构图中，M 1，M 2，M 3，M 4，M 5构成PMOS 对管作为差分输入对，NMOS 电流镜作为输入对管负载，尾电流控制差分输入对的标准基本差分运算放大器；M 6，M 7构成以PMOS 管作为负载的NMOS 共源放大器；M 14（工作在线性区）和电容C C 构成运算放大器的第一级和第二级放大器之间的补偿网络；M 9～M 13以及R 1组成运算放大器的偏置电路。
CMOS高性能运算放大器研究与设计
CMOS高性能运算放大器研究与设计CMOS高性能运算放大器研究与设计引言：随着科技的不断进步和应用的广泛推广，运算放大器（Operational Amplifier，简称Op-Amp）作为一种重要的模拟电路器件，得到了广泛的关注和应用。
CMOS （Complementary Metal-Oxide-Semiconductor）技术由于其功耗低、集成度高等优势，被广泛应用于运算放大器的研究和设计中。
本文将介绍CMOS高性能运算放大器的研究与设计，主要包括运算放大器的基本原理、运算放大器的基本电路结构、CMOS技术的特点和优势、CMOS高性能运算放大器的设计方法和优化技术等方面。
一、运算放大器的基本原理运算放大器是一种特殊的差动放大器，它能够实现电压放大、电流放大、功率放大等功能。
运算放大器有两个输入端，一个非反相输入端和一个反相输入端；有一个输出端和一个电源端，电源端一般有正电源和负电源两个。
在理想情况下，运算放大器具有无限的增益、无限的输入阻抗和零的输出阻抗。
但实际情况下，由于运算放大器的内部结构等因素的限制，无法完全满足理想的条件。
因此，在运算放大器的设计中，需要考虑如何提高增益、输入阻抗和输出阻抗等性能指标。
二、运算放大器的基本电路结构运算放大器的基本电路结构由差动放大器、电压放大器和输出级组成。
差动放大器用于实现输入信号的差分放大，电压放大器用于实现信号的放大，输出级用于驱动负载电阻。
差动放大器由两个晶体管组成，一个晶体管作为非反相输入端，另一个晶体管作为反相输入端。
通过调节两个晶体管的尺寸比例，可以实现不同的放大倍数。
电压放大器由级联的共源放大器组成，通过逐级放大，实现信号的放大。
输出级由差分放大器和输出级筛选电路组成，通过差分放大器将信号转化为可驱动负载电阻的电流信号，再经过输出级筛选电路，将电流信号转化为电压信号。
三、CMOS技术的特点和优势CMOS技术是一种基于金属-氧化物-半导体（MOS）结构的半导体制造技术。
CMOS二年级运算放大器设计
C M O S二年级运算放大器设计Company Document number：WTUT-WT88Y-W8BBGB-BWYTT-19998CMOS二级运算放大器设计（东南大学集成电路学院）一．运算放大器概述运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。
二．设计目标1.电路结构最基本的COMS二级密勒补偿运算跨导放大器的结构如图所示。
主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。
图两级运放电路图2.电路描述电路由两级放大器组成，M1~M4构成有源负载的差分放大器，M5提供该放大器的工作电流。
M6、M7管构成共源放大电路，作为运放的输出级。
M6 提供给M7 的工作电流。
M8~M13组成的偏置电路，提供整个放大器的工作电流。
相位补偿电路由M14和Cc构成。
M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。
3.设计指标两级运放的相关设计指标如表1。
表1 两级运放设计指标三．电路设计第一级的电压增益：)||(422111o o m m r r g R G A ==第二级电压增益：)||(766222o o m m r r g R G A =-= 所以直流开环电压增益：)||)(||(76426221o o o o m m o r r r r g g A A A -==单位增益带宽：cm O C g A GBW π2f 1d == 偏置电流：213122121)/()/()/(2⎪⎪⎭⎫ ⎝⎛-=L W L W R L W KP I B n B 根据系统失调电压：756463)/()/(21)/()/()/()/(L W L W L W L W L W L W ==转换速率：⎭⎬⎫⎩⎨⎧-=L DS DS C DS C I I C I SR 575,min相位补偿：12.1)/()/()/()/(1613111466+==m m m C g g L W L W L W L W g R以上公式推导过程简略，具体过程可参考相关专业书籍。
模拟CMOS集成电路设计课程设计实验报告(二级放大器的设计)教材
模拟CMOS集成电路设计课程设计报告--------二级运算放大器的设计信息科学技术学院电子与科学技术系一、概述：运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。
二、设计任务：设计一个二级运算放大器，使其满足下列设计指标：工艺Smic40nm电源电压 1.1v负载100fF电容增益20dB 至少40dB3dB带宽20MHz输入小信号幅度5uV 共模电平自己选取输出共模电平自己选取电路结构两级放大器相位裕度60~70度功耗无要求三、电路分析：1.电路结构：最基本的二级运算放大器如下图所示，主要包括四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。
2.电路描述：输入级放大电路由PM2、PM0、PM1和NM0、NM1组成。
PM0和PM1构成差分输入对，使用差分对可以有效地抑制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定的偏置电流。
第二级放大电路由NM2和PM3构成。
NM2为共源放大器；PM3为恒流源作负载。
相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。
此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。
NM0和NM1为第一级负载，将差模电流恢复为差模电压。
NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。
偏置电压由V0和V2给出。
3.静态特性对第一级放大电路：构成差分对的PM0和PM1完全对称，故有G m1=g mp0=g mp1 (1)第一级输出电阻R out1=r op1||r on1 (2)则第一级电压增益A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路：电压增益A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总的直流开环电压增益A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5)由于所有的管子都工作在饱和区，所以对于gm 我们可以用公式 g m =D I L W )/(Cox 2μ (6) 进行计算；而电阻r o 可由下式计算 r o =DI 1λ (7)其中λ为沟道长度调制系数且λ∝1/L 。
模拟CMOS集成电路设计(拉扎维)第九章运算放大器
合理安排元件的位置，使它们在版图上相对集中， 以减小连线误差和寄生效应。
方向匹配
确保同一类型的元件具有相同的旋转方向，以减 小失配误差。
防止噪声干扰
01
02
03
隔离噪声源
将噪声源与敏感电路隔离， 以减小噪声干扰。
滤波器设计
在版图中加入适当的滤波 器，以减小信号中的噪声 成分。
接地措施
合理接地，减小地线阻抗 和电位差，以减小噪声干 扰。
在数字电路中的应用
模拟数字转换器（ADC）
运算放大器在ADC中用于放大模拟信号并将其转换为数字信 号。
数字模拟转换器（DAC）
运算放大器在DAC中用于将数字信号转换为模拟信号，实现 数字控制和调节。
在信号处理中的应用
信号调理
运算放大器用于信号的放大、缩小、隔离和缓冲，以适应后续的 信号处理或测量设备。
模拟cmos集成电路设计(拉扎维)第九章
运算放大器
$number {01}
目 录
• 运算放大器概述 • 运算放大器的基本结构和工作原
理 • 运算放大器的应用 • 运算放大器的设计流程 • 运算放大器的版图设计技巧 • 运算放大器的实际应用案例分析
01
运算放大器概述
定义与功能
定义
运算放大器是一种具有高放大倍数、 高输入电阻和低输出电阻的直接耦合 放大电路，通常由两个晶体管组成。
运算放大器的主要参数
增益
01 运算放大器的放大倍数，通常
用开环增益表示。
带宽
02 运算放大器能够处理的信号频
率范围，通常用单位Hz表示。
输入电阻
03 运算放大器的输入端电阻，通
常用MΩ表示。
输出电阻
毕业设计CMOS运算放大器版图设计（可编辑）
摘要集成电路掩膜版图设计是实现电路制造所必不可少的设计环节,它不仅关系到集成电路的功能是否正确,而且也会极大程度地影响集成电路的性能、成本与功耗。
本文依据基本CMOS集成运算放大电路的设计指标及电路特点,绘制了基本电路图,通过Spectre进行仿真分析,得出性能指标与格元器件参数之间的关系,据此设计出各元件的版图几何尺寸以及工艺参数,建立出从性能指标到版图设计的优化路径。
运算放大器的版图设计,是模拟集成电路版图设计的典型,利用Spectre对设计初稿加以模拟,然后对不符合设计目标的参数加以修改,重复这一过程,最终得到优化设计方案。
最后根据参数尺寸等完成了放大器的版图设计以及版图的DRC、LVS验证。
关键词:集成电路,运算放大器,版图设计,仿真ABSTRACTIntegrated circuit layout design is an essential design part to realize circuit mask manufacturing, it is not only related to the integrated circuit to function correctly, but also can greatly affect the performance of the integrated circuit, the cost and the power consumption.Based on the basic CMOS integrated operational amplifier circuit characteristicand design target, we have rendered the basic circuit diagram, and simulation by Spectre, the simulated results are derived parameters and their relationship between determining factors, thereby defining a line with the design target domain size and processing parameters, finally we builded an optimization from the performance index to layout design .Operational amplifier IC layout design, is the design model of analog integrated circuit layoutHere we used Spectre to design draft which should be simulated, then modified which do not comply with the design goals of the parameters , repeat the process, and finally get the optimization design scheme. Finally, according to the parameters such as size finished the amplifier layout design and the DRC, LVS verification.KET WORDS: Integrated circuit, Operational amplifier, layout design, Simulation毕业设计(论文)原创性声明和使用授权说明原创性声明本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。
模拟CMOS集成电路设计09运算放大器共60页文档
46、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁 爱。— —英国
48、法律一多，公正就少。——托·富 勒 49、犯罪总是以惩罚相补偿；只有处 罚才能 使犯罪 得到偿 还。— —达雷 尔
50、弱者比强者更能得到法律的保护 。—— 威·厄尔
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的后会全部推倒。——莎士比亚
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
CMOS模拟集成电路设计-ch9运算放大器
由于增加了M5上的CGD5和CDB5 极点更加靠近原点
折叠共源共栅运放（续）
采用NMOS作为输入器件
折叠点（X）对应的极点更低： 由1/(gm3+gmb3)与X点总电容的乘积决定。
折叠共源共栅运放（续）
总之，对比于套筒式结构，折叠式共源共栅运放 电压输出摆幅大； 输入输出可以短接； 输入共模范围大，输入共模电平可以接近VDD（NMOS输入 管）或GND（PMOS作输入管）
控制共模电平
当采用电阻检测方式时，
Vout,CM ↑→VE↑ →IM3,4 ↑ → Vout,CM ↓ 如果环路增益大，则反馈网络迫使Vout,CM趋近VREF
控制共模电平（续）
当采用电阻检测方式时，
Vin,CM,min VOD9 VOD1 VTH1
Vb1,min VOD3 VTH3 VOD1 VOD9
Vb2,max VDD ( VGS5 VOD7 )
折叠共源共栅运放（folded cascode op amp） “折叠”VMIN VTH 2 (VGS 4 VTH 4 )
设计实例 设计全差动套筒式运放，该运放的性能指标为：VDD=3V，差动 输出摆幅=3V，功耗=10mW，电压增益=2000。假定μnCox=60 μA/V2， μpCox=30 μA/V2 ，λn＝0.1V-1， λp＝0.2V-1（有效沟道长度 为0.5 μm时）， γ=0，VTHN＝| VTHP |=0.7V。
CM VDD ISS RD / 2
检测输出共模电平
电阻检测
Vout,CM (R2Vout1 R1Vout 2 ) /(R2 R1)
R1和R2必须比输出电阻大 很多，否则影响增益
《模拟CMOS集成电路设计》9、运算放大器
2012/5/201第九章模拟运算放大器低频差模增益混合信号系统中的一个完整部分。
大量的具有单位增益带宽运放的性能参数（1）1.差模开环增益Ad：运放工作于线性区时，其输出电压与差模输入电压之比，常用分贝dB表示。
2.开环带宽BW（小信号带宽）：开环增益下降3dB（或直流增益的0.707倍）时所对应的信号频率。
也称f3dB 带宽。
3.全功率带宽BWP（大信号带宽）：运放跟随器连接时，当输入正弦大信号后，在额定负载、一定的失真条件下，运放输出电压幅度达到最大时所对应信号频率。
2012/5/2032012/5/204运放的性能参数（3）4.输出峰-峰电压V opp (输出摆幅)：指在特定负载条件下, 运放能输出的最大电压幅度, 即输出摆幅。
5.线性：运放开环有很大的非线性，全差动运放可以减小非线性，负反馈也可以减小非线性，开环增益越大，负反馈后带来的非线性就越小。
6.等效输入噪声电压：屏蔽良好、无信号输入的集成运放，在其输出端产生的任何交流无规则的干扰电压。
普通运放该值约为10～20uV运放的性能参数（7.输入失调电压V：在运放零输入时为使输出为零需在输入os端所加的直流电压。
通常以2012/5/206单级运算放大器第四章中的差分对就是单级运算放大器，图(a)、(b)分别是单端和双端输出形式，从前面学过的知识可知，两种结构的小信号增益相同，但因(a)比(b)多一个“镜像”极点，故带宽比对称输出结构要窄，由于(b)的静态工作点不能“目测”，故还需共模反馈电路才能正常工作。
这种接法也称为跟随器连接方式+V≤V≤V-|V|+V S1o n I S S i n C M D D G S3T H1A=g(r//r)V0N0Pm1(2)2012/5/208“套筒式”共源共栅(Cascode)运放+o u t X T H 2b G S 4T H 2V ≤V +V =V -V V M 2饱和要求：o u t b T H 4V ≥V -V M 4饱和要求：输出电压范围注意：因V b 的限制，共模输入电压范围也很窄2012/5/2010利用自举电路扩展共模和输出电压范围b p 虚框内电路构成自举电路：当V incM -®V P -，因M 9流过的电流恒定，故V b ＝V GS9+V R +V P -，即V b 跟随输入共模电压的升高而“自举”提高，从而扩展了共模输入电压范围，同时也扩展了该电路接成跟随器时的输出电压范围。
CMOS运算放大器的分析及设计毕业设计论文.doc
摘要随着集成电路工艺的发展，CMOS电路由于其低成本、低功耗以及速度的不断提高，在集成电路中获得越来越广泛的应用。
CMOS运算放大器也因其独特的性能优势常被用于模拟集成系统或子系统中，它的性能的好坏直接决定了整个模拟集成系统性能的好坏。
因此，有必要对用CMOS运算放大器进行深入的学习和研究。
CMOS运算放大器作为模拟集成电路最重要的功能模块，其设计一般包括以下几个步骤：确定设计要求；设计或综合；仿真；几何版图设计；版图后仿真；流片；测试。
本论文主要对两级CMOS运算放大器进行了前端设计及仿真。
论文在确定了两级CMOS 运放设计规范要求的基础上，设计了两级CMOS运算放大器的基本电路结构，分析了各组成模块的电路功能，，通过分析性能参数与MOS管几何参数的关系，得到了电路中各MOS管的宽长比。
论文在介绍仿真环境OrCAD的结构特点及其工作性能的基础上，对所设计的电路进行了PSpice软件仿真，得到了设计电路的直流工作点、瞬态以及频率特性的仿真结果。
仿真结果分析表明所设计的电路符合预期的设计要求和设计指标，也验证了设计的两级CMOS运算放大器的可靠性和可行性。
关键词：CMOS；运算放大器；PSpice仿真；小信号放大；频率响应AbstractWith the development of CMOS technique, CMOS integrated circuits have become the mainstream of integrated circuits techniques, due to its low cost, low power consumption and continuously improved speed. As the CMOS process has good performance merits, therefore the operational amplifier combined with CMOS technique has been widely used because of its unique performance.As the most important functional module in analog integrated circuits, the design of CMOS operational amplifier includes several steps as follows: determination design requirements, design or synthesis, simulation, design geometric layout, post-layout simulation, tape-out and test. The formal steps of the design of the two-stage CMOS operational amplifiers was provided in this paper, and the basic circuit structures of the two-stage CMOS operational amplifier was introduced. Based on determining the op-amp design specifications, the relationship between performance parameters and transistor geometry parameters was analyzed and the ratio of the transistors width to length was calculated. As a kind of simulation tool, the structural characteristics and work performance of OrCAD was described in detail. The feasibility of the design was determined by using PSpice simulation. Analysis of bias point, transient and the frequency characteristics of the circuit have been completed in this paper, and the simulation results showed that the designed circuit meets the design requirements and targets, also design the reliability and feasibility of the two-stage CMOS operational amplifier has been comfired.Key words: CMOS；Operational amplifier；Pspice simulation；Small signal amplification；Frequency response毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
集成CMOS模拟电路 第九章 运算放大器
一个运放至少由四个晶体管引起的噪声对输入信号构成影响。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
11
9.2 一级运放
例：计算图中所示的单位增益缓冲器的输入共模电平范围，以及闭 环输出阻抗。电源电压3V，过驱动电压0.3V，阈值电压都为0.7V。 输入的最低共模电平必须使电流 源饱和。最大共模电平必须保证 输入器件饱和。所以
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
12
9.2 一级运放
套筒式共源共栅运放 输入级和负载结构都采用共源共 栅，可以获得很高的增益。约为 2 2 ) || ( g mP rOP )] (400~900) g mN [( g mN rON
这个增益是普通差分对的相当于 一个增益的倍数。这是通过牺牲 输入共模范围和输出摆幅获得的。
CMOS模拟集成电路设计 第九章 运算放大器 Copyright 2013, zhengran
7
9.1运放概述
例：下图运放具有一个极点ω0，低频增益A0。如果Vin是单位阶 跃信号，计算当输出电压处于稳定值的1%范围内时所需要的时间， 用延时常数表示。如果1+R1/R2≈10，而且稳定时间小于5ns，该运 放必须提供的单位增益带宽是多少(认为低频增益A0远大于1)。
13
9.2 一级运放
如图，保证M 2和M 4都处于饱和，有 Vout ≤ VX + VTH 2 Vout ≥ Vb − VTH 4，又VX = Vb − VGS 4 ⇒ Vb − VTH 4 ≤ Vout ≤ Vb − (VGS 4 − VTH 2 )
CMOS运算放大器设计
目录摘要 ................................................... 错误!未定义书签。
Abstract ............................................... 错误!未定义书签。
0 文献综述 ............................................ 错误!未定义书签。
集成电路概述 ..................................... 错误!未定义书签。
集成电路的发展 ................................... 错误!未定义书签。
集成电路应用领域 .............................. 错误!未定义书签。
，CMOS集成电路.................................... 错误!未定义书签。
运算放大器 ....................................... 错误!未定义书签。
CMOS运算放大器.................................. 错误!未定义书签。
1 引言 ................................................ 错误!未定义书签。
运算放大器简介 ................................... 错误!未定义书签。
本文研究内容 ..................................... 错误!未定义书签。
2 CMOS运算放大器...................................... 错误!未定义书签。
CMOS运算放大器简介............................... 错误!未定义书签。
[CMOS运算放大器的设计流程......................... 错误!未定义书签。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
b
p
模拟运算放大器 Ch. 9 # 10
折叠式共源共栅放大器（1）
两种结构 有何区别？ 同型NMOS管构成 的共源共栅放大器 P－NMOS管构成 的共源共栅放大器
模拟运算放大器 Ch. 9 # 11
折叠式共源共栅放大器（2）
两种结构 有何区别？ 同型PMOS管构成 的共源共栅放大器 N－PMOS管构成 的共源共栅放大器
模拟运算放大器 Ch. 9 # 12
套筒式与折叠式共源共栅运放的区别
1. 套筒式运放的偏置电流同时供给输入对管和共栅管，折叠 式运放的输入对管和共栅管需不同的偏置电流通常折叠式 运放比套筒式运放要消耗更多的功耗。 2. 两种结构的共模输入电压范围有明显区别，对于套筒式运 放而言，VincMVb1-VGS3+VTN，对于折叠式而言， VincM Vb1-VGS3+| VTP |，这时折叠式可直接接成跟随器形式。
模拟运算放大器 Ch. 9 # 2
运放的性能参数（1）
1. 差模开环增益Ad：运放工作于线性区时，其 输出电压与差模输入电压之比，常用分贝dB 表示。 2. 开环带宽BW（小信号带宽）：开环增益下 降3dB（或直流增益的0.707倍）时所对应的 信号频率。也称f3dB带宽。 3. 全功率带宽BWP（大信号带宽）：运放跟随 器连接时，当输入正弦大信号后，在额定负 载、一定的失真条件下，运放输出电压幅度 达到最大时所对应信号频率。
R out =(g m3r03 )g m2r02r01 A V = g m1g m2g m3r01r02r03
注意：M3、I1构成的辅助放大器减小了输出电压摆幅 。没有时V0min= Von2 + Von1, V0min= Von2 + VGS3
模拟运算放大器 Ch. 9 # 27
增益提高运放的实现
1
模拟运算放大器 Ch. 9 # 30
各种不同运放的性能比较
增益 中 中 高
高
套筒式共源共栅
摆幅 速度 功耗 噪声 中 高 低 低 中 高
中
折叠式共源共栅 两极运放
增益提高运放
高 低
中
中 中
高
中 低
中
模拟运算放大器 Ch. 9 # 31
共模反馈（ CMFB ）的概念（1）
静态工作点可以“目测”的简单差动 对 模拟运算放大器
| Av | gm1 {[( gm 3 gmb 3 ) ro 3 (ro1 || ro 5 )] ||[( gm 7 gmb 7 ) ro 7 ro 9 ]}
|A V |≈g m1[(g m3 + g mb3 )r03r01]//[(g m7 + g mb7 )r07r09 ]
因NMOS的跨导比PMOS跨导大，且r01//r02<r01,故套筒式运 模拟运算放大器 放的增益比折叠式运放的增益大23倍。
1. 输出共模电平是器件参数的函数 2. M7、M8限制了输出电压摆幅,要 减小M7、M8两端的电压降，必 须采用大器件，会使CP寄生电 容明显增加。
模拟运算放大器 Ch. 9 # 41
控制输出共模电平的另一种方法
假定M7、M8工作于深线性区
模拟运算放大器 Ch. 9 # 40
采用线性器件的CMFB
1 RP = β (Vou1 + Vou2 - 2VTH ) 7(8)
Vb - VGSS = 2ID9(10)(Ron7//Ron8 )= 2ID9(10)R P
Vou1 + Vou2 ID Voutcm = = VT 2 β 7(8)(Vb -VGSS )
模拟运算放大器 Ch. 9 # 19
套筒式与折叠式运放的比较分析
折叠式运放与套筒式运放相比，输出摆幅相对较 大(比套筒式运放少折叠一个MOS管)，这是以较大 功耗、较小的增益、较小的带宽和较大的噪声获得 的。尽管如此，折叠式运放比套筒式运放运用更为 广泛，因为它可以直接接成跟随器形式(折叠式常用 于单级运放，两极运放中，第一级还是常用套筒式 运放) ，而套筒式运放不能接成跟随器形式(仅用作 跟随器时，利用自举技术可以解决这一问题)。不论 那种结构，双端输出比单端输出带宽更宽(没有“镜 像极点”)。
模拟运算放大器 Ch. 9 # 20
两极运放
单级放大器的增益一般最大可做到70dB左右(在L 较小时这个值很难达到)，要获得更高增益时需两 极或两极以上(对于小L值、低电源电压情况)放大 才能得到，在两极运放中，第一极通常用来获得 高增益，第二级用来获得大输出摆幅。这样做的 目的一是解决了高增益与输出摆幅的矛盾，另一 方面也容易满足运放稳定性要求，同时可以减小 运放的等效失调电压。
Ch. 9 # 15
套筒式与折叠式运放折叠点的区别
套筒式折叠点电容Ctot包括CGS3、CSB3、CDB1和CGD1，折叠 式中还要包括 CDB5和CGD5，且添加的这两个电容相当大，因 为流过M5的电流本身就较大，为了减小过驱动电压以增加输 出摆幅，其宽长比就更大，结果该折叠点产生的极点比套筒 式运放更靠近原点，带宽就比套筒式运放窄。
模拟运算放大器 Ch. 9 # 4
运放的性能参数（2）
7. 输入失调电压Vos：在运放零输入时为使输出为零 需在输入端所加的直流电压。通常以BJT作为差 分输入级的运放Vos较小，约几毫伏，MOSFET输 入级的运放（常规结构）Vos相对较大。
8. 电源电压抑制比PSRR：运放工作于线性区时，输 入失调电压随电源电压改变的变化率，即：
模拟运算放大器 Ch. 9 # 21
双端输出的两极运放
1. 增益为多少？
2. 那一个节点是第 一主极点？第二 主极点呢？ 3. 输出摆幅＝？ 4. CMR如何？
Common Mode Range
模拟运算放大器 Ch. 9 # 22
单端输出的两极运放
与前面双端输出运放有那 些区别(增益和带宽)？还 需要共模反馈电路吗？共 模输入电压(CMR)范围如 何？可以接成跟随器连接 方式吗？
模拟运算放大器 Ch. 9 # 16
NMOS差分输入对管的折叠式运放
本电路因NMOS差分输入对管的跨导比PMOS管大，故增益 也比输入对管为PMOS管时更大，但折叠点的寄生电容会更 大(相同电流相同过驱动电压下PMOS的宽长比更大)，带宽会 比输入对管为PMOS管时更窄。
模拟运算放大器 Ch. 9 # 17
模拟运算放大器 Ch. 9 # 28
差分增益提高运放（1）
Vd3min=Von3+VGS5+VonIss
2
M5、M6、ISS2限制 了输出电压摆幅。 大约比以前减小了 一个阈值电压VTN。
模拟运算放大器 Ch. 9 # 29
差分增益提高运放（2）
V0min与辅助 放大器无关!
Vd3min=Von3+Von1+VonIss
第九章 模拟运算放大器
模拟运算放大器 Ch. 9 # 1
模拟运算放大器的一些重要参数
低频差模增益Ad 单位增益带宽 最大功率带宽 输出电压(流)摆幅 线性 噪声与失调 转换速率SR 共模抑制比CMRR 电源抑制比PSRR
运算放大器(简称运放)是许多模拟系统 和模数混合信号系统中的一个完整部 分。大量的具有不同复杂程度的运放 被用来实现各种功能：从直流偏置的 产生到高速放大或虑波。伴随着每一 代CMOS工艺，由于电源电压和MOS 管沟道长度的减小，为运放的设计不 断提出复杂的课题。如低电压工作中 的全摆幅运放(Rail to Rail Amp)、多 极运放的设计等等。理解和学好运放 知识是为今后更好从事模拟电路设计 的基础，也是对前面所学知识的一种 运用与实践。
模拟运算放大器 Ch. 9 # 23
带自举电路的单端输出两极运放
模拟运算放大器 Ch. 9 # 24
单端输出的两极运放
模拟运算放大器 Ch. 9 # 25
利用负反馈提高小信号输出电阻
Rout A1gm 2 ro2 ro1
模拟运算放大器 Ch. 9 # 26
增益提高运放的原理
Rout A1gm 2 ro2 ro1
模拟运算放大器 Ch. 9 # 7
“套筒式”共源共栅(Cascode)运放
模拟运算放大器 Ch. 9 # 8
“套筒式” 运放跟随器连接时的输出摆幅
M2饱和要求：
Vout ≤ VX + VTH2 = Vb - VGS4 VTH2
输出电压范围
M4饱和要求：
Vout ≥ Vb - VTH4
注意：因Vb的限制，共模输入电压范围 也很窄。VinmaxVX+VTN=Vb-VGS3(4) +VTN
模拟运算放大器 Ch. 9 # 6
单级放大器接成单位增益缓冲器
这种接法也称为 跟随器连接方式
VGS1 + VonISS ≤ VinCM ≤ VDD -|VGS3 |+VTH1
A V = gm1(2)(r0N //r0P )
R out = r0N //r0P
R out,f
R out 1 = ≈ 1+ A V g m1(2)
模拟运算放大器 Ch. 9 # 9
利用自举电路扩展共模和输出电压范围
虚框内电路构成自举电路：当 VincM VP ，因M9流过的电 流恒定，故Vb＝VGS9+VR+VP ，即Vb跟随输入共模电压的升 高而“自举”提高，从而扩展 了共模输入电压范围，同时也 扩展了该电路接成跟随器时的 输出电压范围。注意，当电路 不是接成跟随器时，其输出电 压的摆幅依然决定于共模输入 电压范围！
测量和控制输出共模电平
模拟运算放大器 Ch. 9 # 38
控制输出共模电平的另一种方法
模拟运算放大器 Ch. 9 # 39
利用深线性区工作的MOS管的CMFB
R on7(8) = 1 β (Vou1(2) - VTH ) 7(8)