数字电子技术总复习2
数字电子技术复习资料
数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。
本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。
一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。
1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。
它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。
2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。
深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。
3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。
通过真值表可以直观地了解逻辑函数的逻辑关系。
二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。
了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。
1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。
2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。
3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。
编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。
三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。
了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。
1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
数字电子技术第二套复习题
数字电子技术第二套复习题一、单项选择题（5分，共 5 题，每小题 1 分）1. 主从RS触发器的触发方式是（）。
A. 是直接触发 B. 电平触发 C. 边缘触发2. 欲使JK触发器按工作，可使JK触发器的输入端 ( )。
A. J=K=1 B. J=0,K=1 C. J=0,K=0 D. J=1,K=03. 数码寄存器的功能是（）。
A. 寄存数码和清除原有数码 B. 寄存数码和实现移位 C. 清除数码和实现移位4. 下列电路中属于时序逻辑电路的是（）。
A. 编码器 B. 计数器 C. 译码器 D. 数据选择器5. 电路如图所示，当A=0，B=1时，的正脉冲来到后D触发器（）。
A. 具有计数功能B. 保持原状态C. 置“0”D. 置“1”二、填空题（5分，共 5 题，每小题 1 分）1. n位寄存器并行输入时，n位二进制代码通过 ______ 同时存入寄存器；而串行输入则是通过一条信号线 ______ 将n位二进制代码存入寄存器。
2. 在或非门基本RS触发器中，当输入信号R、S同时有效，即R=S= ______ 时，触发器的2个输出端同时为逻辑 ______ 。
3. 一位二-十进制计数器具有 ______ 状态，至少需要 ______ 触发器。
4. 按计数值的增减，计数器分为 ______ 、 ______ 和 ______ 。
5. 单稳态触发器主要用于 ______ 、 ______ 。
三、判断改错题（5分，共 5 题，每小题 1 分）1. 指出下列各种类型的触发器中哪些能组成移位寄存器，哪些不能组成移位寄存器。
（1）基本RS触发器；（2）同步RS触发器；（3）维持阻塞D触发器；（4）利用传输延迟时间的边沿触发器。
2. 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态。
3. 构成一个五进制计数器最少需要5个触发器。
4. 移位寄存器不能存放数码，只能对数据进行移位操作。
5. 用集成计数器的异步复位端组成的N进制计数器将出现过渡状态，而用同步置数端组成的N进制计数器没有过渡状态。
《数字电子技术》复习题
《数字电子技术》复习题（一）一、填空题1．数制转换：( 143 ）10= ( )2 = （ ）8。
2．按逻辑功能的不同特点，数字电路可分为 和 两大类。
3．8线－3线编码器是由 位二进制数表示 个信号的编码电路。
4．同步D 触发器的特性方程为 。
5．时序逻辑电路的逻辑功能可以用 、 和 等方程式表示。
二、单项选择题1．(33)10转化为二进制是（ ）2。
（A) 100001 ； (B ） 10001 ； （C ） 100010 ； （D) 1000001 2．下列各式中,为四变量A 、B 、C 、D 最小项的是： .(A ） ABCD ； （B ） AB （C+D) ； （C) A +B+C+D ； （D) A+B+C+D 3．8421 BCD 码译码器的数据输入线与译码输出线的组合是 。
(A ） 4﹕6 ； (B) 1﹕10 ; (C) 4﹕10 ； (D ） 2﹕4 4．四个逻辑变量的取值组合共有 。
(A ） 8 ； （B) 16 ; （C ） 4 ； (D) 155．已知逻辑函数B A B A Y +=，函数值为1的A ，B 取值组合是： 。
（A ） 00,11 ； （B) 01，00 ； （C) 01,10 ； (D) 01，11 6．组合逻辑电路通常由 组合而成.(A) 门电路 ； (B ） 触发器 ； （C ） 计数器 ； (D ） 存储电路 7．若在编码器中有50个编码对象，则其输出二进制代码位数应为 位. (A ) 5 ; （B ） 6 ； (C ） 10 ; (D ） 508．8线—3线优先编码器的输入为70I I -，当优先级别最高的7I 有效时，其输出012Y Y Y 的值是 。
(A) 111 ； (B ） 010 ； (C ） 000 ； (D) 101 9．十六路数据选择器的地址输入（选择控制）端有 个. (A) 16 ； （B ） 2 ； (C ） 4 ； (D) 8 10．JK 触发器在CP 作用下,若状态必须发生翻转，则应使 。
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上与数量上都就是离散就是信号称为数字信号。
2、变化规律在时间或数值上就是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权就是固定不变的,它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时,结果才发生。
这种因果关系称为逻辑与,或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。
这种因果关系称为逻辑或,也称逻辑相加。
4、只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。
这种因果关系称为逻辑非,也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有:真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中,若m为包含n个因子的乘积项,而且这n个变量均以原变量或反变量的形式在m中出现一次,则称m为该组变量的最小项。
9、 n变量的最小项应有2n个。
10、最小项的重要性质有:①在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为1;②全体最小项之与为1;③任意两个最小项的乘积为0;④具有相邻性的两个最小项之与可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同,则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
(与或式—与非式—或非式--与或非式等)13、化简逻辑函数常用的方法有:公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有:并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有:①将函数化为最小项之与的形式;②画出表示该逻辑函数的卡诺图;③找出可以合并的最小项;④选取化简后的乘积项。
电子行业-数字电子技术总复习 精品
第三章
一、门电路的基本概念
• 与非
或非
•与或非
掌握正负逻辑体制的概念。
二、CMOS门电路
• ⒈掌握 CMOS反相器的电路结构、电压电流传输特性、 输出特性、输入端保护措施、主要参数。
• ⒉注意掌握CMOS与非门、或非门的连接规律。 • ⒊掌握OD门引出的意义。 • ⒋掌握三态门的工作原理、特点，特别是其在电路中对电
一、由D触发器→其他触发器
1、D→JK
D：Q*=D； JK： Q* JQ KQ
令D JQ K Q 即可实现转换。
特性方程，注意异步置0端和异步置1端的作用特 点。 • 4. 掌握不同功能触发器之间的转换方法。 • 5. 会画各逻辑功能触发器的时序波形图。
重要题型：画波形题。本章做过的作业和课堂练习 题。
触发器的逻辑功能转换
目前生产的时钟控制触发器只有JK触发器和D触发器。
触发器逻辑功能转换的步骤：
1、写出已知触发器和待求功能的触发器二者的特性方程。 2、令二者特性方程相等,得出逻辑功能转换的表达式。 3、画逻辑图。
第三大重点：组合逻辑电路的设计
设计：已知实际逻辑问题→求实现该逻辑功能的最简逻辑电路 步骤：实际逻辑问题→逻辑抽象→逻辑真值表→逻辑函数式→根
据要求选定所用器件： 1、若选用SSI，化简函数→变换函数→画出实现电路； 2、若选用MSI，变换函数→画出实现电路。
逻辑抽象任务:
1、 分析事件的因果关系，确定输入变量和输出变量； 2、 定义逻辑状态的含义：用0或1表示输入和输出的不同状态； 3、 根据给定的因果关系列出逻辑真值表。
路工作状态的控制作用。 • 5.会根据CMOS门电路结构判断CMOS电路的逻辑功能。 • 6. 掌握TTL与CMOS门电路功能比较及使用时注意问题。
数字电子技术总复习
+V CC
& RC
Y
+V CC
A B C D
G1 & RC
Y1
Y Y1 Y2 AB CD
AB CD
G2 &
Y2
——线与连接
四、 输出三态门 –TSL门(Three - State Logic) 正常工作状态： 0或1
应用举例： (1) 用做多路开关
高阻态
(2) 用于信号双向传输
十三、 ROM 的结构和工作原理 （一）ROM 的结构示意图 1. 基本结构
2 用二进制译码器实现组合逻辑函数 基本原理与步骤 1) 基本原理：二进制译码器又叫变量译码器或最小项
译码器,它的输出端提供了其输入变量的 全部最小项。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
S1 1, S 2 S 3 0
Y0 A2 A1 A0 m0
A+1=1
A A 1
（三、）与普通代数相似的定理
交换律 结合律 分配律
A B B A
A B B A
( A B) C A ( B C ) ( A B) C A ( B C )
A( B C ) AB AC
A BC ( A B) ( A C )
（四、）逻辑代数的一些特殊定理
同一律
A ·A = A
A B A B
德 摩根定理 还原律
（五、）关于等式的三个规则 1. 代入规则： 等式中某一变量都代之以一个逻 辑函数，则等式仍然成立。
2. 反演规则： 将Y 式中“.”换成“+”,“+”换成“.” “0”换成“1”,“1”换成“0” 原变量换成反变量，反变量换成原变量
《数字电子技术》综合复习资料.docx
《数字电子技术》综合复习资料第一章一、填空题(每空2分)。
1.22=(2. 3. 25=(3.(9A)I6=(4.(1001101001)=(5.(101010)=(6.(20. 7)二(7.(-9)补码二()20)2C)2OO)10O)8412O二、选择题（每题2分）。
三、分析题（每题10分）。
四、设计题（每题10分）。
第二章-、填空题（每空2分）。
二、选择题（每题2分）。
1.__________ 在情况下,A.输入全部为0c, B・A、B同时为k C. （：、0同时为1。
D.输入端全为1。
2.(A+B) (A+C)=oA.AB+ACB. A+BCC. B+ACD. C+AB3.A+B+C二oA. A + B + CB.ABCC. A.B.CD. ABC4.下而逻辑式中, 正确的是cA. A (A+B) =BB. A (A+B) =AC. A (A+B) =ABD. A (A+B) =A+AB5.设F二AB+CD ,则它的反函数是oA. F = ( A+B )(C + D)B. F =( A + B ) ( C+D ) C・戸二A + B^C + DD. F= AB^D6.逻辑表达式A (B+C)二AB+AC的对偶式是 ____________ 。
A. A + BC + B)(A + C)B. A+BC= ( A+B ) ( A+C )C. AB+AOA ( B+C )D. A + BC = (A + B)(A + C)7.F二A㊉(A㊉3)的值是______________ oA. BB. AC. A ㊉BD. A 0B&最小项APC万的相邻项是 ________________ 。
A. ABCDB. AB CDC. A BCDD. A BCD9.F^ABC^ABC+ABC + AB, F2 = AB+B(A㊉C),它们之间的关系是________________________ 。
数字电子技术复习题
A ．32kHz；
B．2kHz；
C ．128 kHz
D．256kHz
12．用 n 个触发器构成计数器，可得到的最大计数长度（模值）为 ____________。
A. n
B. 2n
C. n 2
D. 2 n 5V
84 13．由 555 定时器构成的施密特触发器6如图3所示，u该o 电路的回差电压
为
V。
ui
。
11、（43）10 =（
）2。
12、将逻辑函数 F=∑m（0，2，3，4，6，7，10，11，14，15），化
简为最简与或式结果为
。
13、三态门的输出状态除了高电平或低电平两种状态外，还有第三状
态是
。
14、若用二进制代码对 48 个字符进行编码，则至少需要
位
二进制。
15、JK 触发器的次态方程是 Q n1 =
D. A BC (A B )( A C )
3．如果要采用奇校验方式传送一个七位二进制代码 0011010，则其校
验位为
。
A． 0
.1
C
D. 其它
4. 三态门有一使能控制端，当使能端为无效电平时，正确的是
。
A. 输出端为高阻态
B . 输出端为高电平
C. 输出端为低电平
D. 输出与输入间有正常
的逻辑关系
2 15
4V
A．5
B．4
C．2
D．5/3
14．设 F=AB+C D ，则它的反函数是____________。
A. F =（A+B）（C D ）
B. F =（ A B ）（C+D）
C. F = A B • C D
D.以上都不正确
数字电子技术基础总复习
Y (YA(,AB,,BC,,CD, )D) ABABCCDD BCBDCDBBCC ABABCCDD (A( A AA)B)CBDCDBBC(CD(D D D) ) .................................................BBCDCD BBCDCD .................................................(A( A AA)B)BCDCD (A( A AA)B)BCDCD
代入定理 反演定理 对偶定理
3
逻辑函数及其表示方法
真值表 函数式 逻辑图 波形图 各种表示方法之间的互相转换 逻辑函数的标准形式（最小项之和） 逻辑函数形式的变换
逻辑函数的化简
公式法（基本公式,常用公式） 卡诺图法（具有无关项的逻辑函数）
4
第三章 门电路
CMOS门电路
CD
AB 00 01 11 10 00 0 0 0 1 01 1 × 0 1 11 × × × × 10 1 0 × ×
Y AD BD CD
24
例:利用74HC138设计一个多输出的组合逻辑电路， 输出逻辑函数式为：
Z1 AC ' A'BC AB'C Z2 BC A'B'C Z3 A'B AB'C Z4 A'BC ' B'C ' ABC
20
✓ 各种形式的转换 1. 与或式 或与式 eg. Y=A’C+AB
分配律
2. 与或式 与非－与非式 eg. Y=A’C+AB
反演律
Y=(A+C)(A’+B)
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
北理工数字电子技术基础总复习
第6章 时序逻辑电路
重点掌握:
1. 小规模同步时序电路的分析与设计， 异步时序电路的分析。 2. 中规模时序电路的应用。 （会读功能表、会分析、会设计） • 熟练掌握 74160、74161、74LS290的应用， 会使用集成计数器功能表。 • 熟练掌握串行计数、并行计数、整体清零、 整体置数四种方式。 • 掌握74LS194的功能及应用。
1.逻辑函数的四种表示方法(真值表、逻辑函数式、 逻辑图及卡诺图）。 2.用公式法把逻辑函数化简为最简与-或表达式。 3.用卡诺图法化简逻辑函数（特别注意带约束条件
的逻辑函数化简）。
第1章数字电路概述
3
第3章 集成逻辑门电路
重点掌握：
1.各种门电路（与、或、非、与非、或非、与或 非、异或、同或）的逻辑功能。 2.TTL门的外部电气特性（传输特性、输入特性、 输入负载特性、输出特性）。 3.CMOS门的外部传输特性、输入负载特性。 4.OC（或OD）门、三态门、传输门、双向模拟 开关的工作特点。 各种逻辑门的内部电路结构不作要求。
2、存储容量的扩展（字扩展和位扩展）；
3、用ROM实现组合逻辑函数（会画点阵图）。
第1章数字电路概述
9
第9章 A/D转换与D/A转换
重点掌握：
基本概念、定量计算。
第1章数字电路概述
10
第1章数字电路概述 4
第4章 组合逻辑电路
重点掌握：
1. 小规模组合逻辑电路的分析方法与设计方法。
2.若干常用中规模集成器件的功能及其使用方法。
（应特别注意用译码器、数据选择器、加法器设计 组合逻辑电路及编码器、数值比较器的端口扩展 ）
第1章数字电路概述
5
第5章 触发器
数字电子技术基础-复习题(带答案)
7 / 41
考研专业课研发中心
A B C D CO 0 0 0 00 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11
编程图为：（4 分）
卡诺图为：（3 分）
A BC 00 01 11 10
0010 1 1101 0
D
A B C
和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以附加必要的门电路 （10 分）
74161 功能表
输
入
输出
RD LD ET EP CP D0 D1 D2 D3 Q0 Q1
Q2 Q3
4 / 41
考研专业课研发中心
D0 D1 D2 D3
EP
CO
ET
74161
① AB
② AB
③ AB
④ AB
3. 一片 2k×16 存储容量的只读存储器（ROM），有[ ]个字节
①2000
②4000
③2048
④4096
4. 下列关于 TTL 与非门的输出电阻描述中，正确的是
[]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
A BC 00 01 11 10
0011 1 1001 0
CO
或 阵 列
D
或阵列
CO
图 5.1 PLA 逻辑阵列图
2．（10 分） 解： （1）电路连接图如下：
（4 分）
8 / 41
考研专业课研发中心
VCC
8
4
R1
7
VCC
数字电子技术复习题2
作答
单选题 2分
下图的逻辑符号中，能实现F= 逻辑功能的是(
)
A
B
C
D
提交
单选题 2分
在TTL门电路中，能实现“线与”的门电路是（ ）。
A 与非门 B 集电极开路门
C 或非门
D 异或门
提交
单选题 2分
74LS门电路，悬空的输入端等效于（ ）
A 接逻辑0 B 接逻辑1
C 不定态
D 接入脉冲
提交
单选题 2分
用公式化简法化简Y=A'BC+(A+B')C
正常使用主观题需2.0以上版本雨课堂
作答
主观题 6分
写出图示组合逻辑电路的逻辑函数式和真值表。
正常使用主观题需2.0以上版本雨课堂
作答
主观题 6分
写出图示电路中Y的逻辑函数式
正常使用主观题需2.0以上版本雨课堂
作答
主观题 6分
逻辑函数Y的波形图如图所示，则Y的逻辑函数式为
提交
单选题 2分
一个8选一数据选择器的数据输入端有（ ）个。
A
8
B3
C2
D1
提交
单选题 2分
不能用来描述组合逻辑电路的是（ ）
A 真值表 B 卡诺图
C 逻辑图
D 状态方程
提交
单选题 2分
把JK触发器的J、K端（ ）可构成T触发器。
A 接地 B 接1
C 接到一起
D 接Q端
提交
单选题 2分
计数器74163的R端的作用是（
C A’B’C+A’BC’+A’BC+AB’C
D A’BC+AB’C’+ABC’+ABC
《数字电子技术》总结复习
《数字电子技术》复习一、主要知识点总结和要求1. 数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD格雷码之间进行相互转换。
举例1 : ( 37.25 ) 10= ( ) 2= ( ) 16= ( ) 8421BCD解：(37.25 ) 10= ( 100101.01 ) 2= ( 25.4 ) 16= ( 00110111.00100101 ) 8421BCD2. 逻辑门电路：(1)基本概念1) 数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。
2) TTL门电路典型高电平为3.6 V，典型低电平为0.3 V 。
3) OC门和OD门具有线与功能。
4) 三态门电路的特点、逻辑功能和应用。
高阻态、高电平、低电平。
5) 门电路参数：噪声容限W或V NL、扇出系数N、平均传输时间t pd。
要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。
举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：丫 A BC A 抚，则输出Y见上。
3. 基本逻辑运算的特点：与运算：见零为零，全1为1;或运算：见1为1,全零为零；与非运算：见零为1,全1为零；或非运算：见1为零，全零为1;异或运算：相异为1,相同为零；同或运算：相同为1,相异为零；非运算：零变1，1 变零；要求：熟练应用上述逻辑运算。
4. 数字电路逻辑功能的几种表示方法及相互转换。
①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
数字电子技术总复习2
思考题 列出图题3所示电路的真值表。
BV AV L BCADD(a)TG12DDL 1(b)思考题：图题3（a ）电路的真值表如表解3（a ）所示；图题3（b ）电路的真值表如表解2.13（b ）所示。
表解3（a ） 表解3（b ）思考题：电路如图题4所示，已知CMOS 门电路的输出电压V OH =4.7V ，V OL =0.1V ，试计算接口电路的输出电压V O （三极管的集电极电位）。
并说明接口参数选择是否合理。
解： 当V OH =4.7V 时： mA 2.0207.07.4B =-=ImA 08.03025C CC BS ≈⨯==βR V ICA B L 1 10 1 0 1 0 1 0 0 110 0×高阻BA L 2 00 1 1 1 ×高 阻图题4因I B >I BS ，所以三极管饱和：V o ≈0.3V 。
能够为TTL 门提供合适的输入低电平。
当V OL =0.1V 时：因电压达不到发射结的门坎电压，所以三极管截止：V o =V CC -R C ×4I IH =4.6V (取I IH =50μA)可见，能够为TTL 门提供合适的输入高电平。
由以上分析知，接口参数选择合理P157 3.23根据公式：KR K KI m I V V R KmI nI V V R L IL LM OL cc L IH OH OH cc L 568.068.04.0384.05502.031.032.35(min)(max)<<∴≈⨯--='--==⨯+⨯-=+-=【教学内容】第三章 组合逻辑电路总结主要内容➢ 组合逻辑电路的分析方法 ➢ 组合逻辑电路的设计方法 ➢ 五种常用的组合逻辑电路 ➢ 竞争冒险现象具体内容组合逻辑电路的分析方法：写出逻辑式，列出真值表，分析逻辑功能 组合逻辑电路的设计方法：逻辑抽象，列出真值表，写出表达式，用门电路实现：化简逻辑式，画出逻辑图用译码器或数据选择器或加法器实现：转换逻辑式形式，与标准形式对比，确定输入输出，画出逻辑图重点掌握1． 掌握组合逻辑电路的分析方法 2． 掌握组合逻辑电路的设计方法3． 了解常用组合逻辑电路的内部结构及工作原理。
《数字电子技术》知识点(2024)
引言：数字电子技术是一门研究数字信号处理和数字电子系统的学科，广泛应用于电子通信、计算机、医疗设备等领域。
本文将详细介绍《数字电子技术》的知识点，帮助读者全面了解该学科的核心概念和应用。
概述：一、时钟信号及其应用：1.时钟信号的作用和意义；2.时钟信号的基本特性；3.时钟信号频率和周期的计算方法；4.时钟信号的传输和分配方式；5.时钟信号的应用案例与实际问题分析。
二、布尔代数与逻辑电路设计：1.布尔代数的基本概念和运算规则；2.布尔函数的表示和简化方法；3.组合逻辑电路的设计方法与步骤；4.布尔函数与卡诺图的应用；5.组合逻辑电路的实际应用案例和优化技巧。
三、时序逻辑电路设计：1.时序逻辑电路的基本概念和分类；2.时序逻辑电路的设计流程与方法；3.触发器的基本原理和类型；4.计数器的设计原理和应用；5.时序逻辑电路设计中的常见问题与解决方法。
四、存储器与存储器系统：1.存储器的分类和特点；2.存储器的组织和访问方式；3.随机存储器（RAM）和只读存储器（ROM）的工作原理；4.存储器系统的层次结构和优化；5.存储器故障和容错技术。
五、全加器和多路选择器：1.全加器的定义和基本原理；2.全加器的设计与实现方法；3.多路选择器的定义和应用场景；4.多路选择器的实现和多路选择器的扩展；5.全加器和多路选择器在计算机系统中的应用举例。
总结：通过本文的详细阐述，读者对《数字电子技术》知识点（二）有了更加全面的了解。
时钟信号及其应用、布尔代数与逻辑电路设计、时序逻辑电路设计、存储器与存储器系统以及全加器和多路选择器等知识点，都是数字电子技术的核心内容。
有了对这些知识点的深入了解，读者将能够更好地应用于实际工作中，并为数字电子技术的发展做出贡献。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
思考题 列出图题3所示电路的真值表。
B
V A
V L B
C
A
DD
(a)
TG
1
2
DD
L 1
(b)
思考题：图题3（a ）电路的真值表如表解3（a ）所示；图题3（b ）电路的真值表如表解2.13（b ）所示。
表解3（a ） 表解3（b ）
思考题：电路如图题4所示，已知CMOS 门电路的输出电压V OH =4.7V ，V OL =0.1V ，试计算接口电路的
输出电压V O （三极管的集电极电位）。
并说明接口参数选择是否合理。
解： 当V OH =4.7V 时： mA 2.0207
.07.4B =-=
I
mA 08.03025C CC BS ≈⨯==
βR V I
C
A B L 1 1
0 1 0 1 0 1 0 0 1
1
0 0
×
高阻
B
A L 2 0
0 1 1 1 ×
高 阻
图题4
因I B >I BS ，所以三极管饱和：V o ≈0.3V 。
能够为TTL 门提供合适的输入低电平。
当V OL =0.1V 时：因电压达不到发射结的门坎电压，所以三极管截止：
V o =V CC -R C ×4I IH =4.6V (取I IH =50μA)
可见，能够为TTL 门提供合适的输入高电平。
由以上分析知，接口参数选择合理
P157 3.23
根据公式：
K
R K K
I m I V V R K
mI nI V V R L IL LM OL cc L IH OH OH cc L 568.068.04
.0384
.05502.031.032
.35(min)(max)<<∴≈⨯--='--=
=⨯+⨯-=+-=
【教学内容】
第三章 组合逻辑电路总结
主要内容
➢ 组合逻辑电路的分析方法 ➢ 组合逻辑电路的设计方法 ➢ 五种常用的组合逻辑电路 ➢ 竞争冒险现象
具体内容
组合逻辑电路的分析方法：写出逻辑式，列出真值表，分析逻辑功能 组合逻辑电路的设计方法：逻辑抽象，列出真值表，写出表达式，
用门电路实现：化简逻辑式，画出逻辑图
用译码器或数据选择器或加法器实现：转换逻辑式形式，
与标准形式对比，确定输入输出，画出逻辑图
重点掌握
1． 掌握组合逻辑电路的分析方法 2． 掌握组合逻辑电路的设计方法
3． 了解常用组合逻辑电路的内部结构及工作原理。
4． 掌握常用组合逻辑电路的功能、使用方法（包括扩展连接方法） 5． 掌握用译码器、数据选择器设计组合电路的方法。
6． 掌握竞争冒险现象的的概念，掌握判断方法，了解消除方法
思考题
1．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。
A.5 B.6 C.10 D.50
2.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1 B.2 C.4 D.16
3．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式
为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++
B.001X A A
C.101X A A
D.3X A A 01
4．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器
B.编码器
C.全加器
D.寄存器 5．组合逻辑电路消除竞争冒险的方法有 A B 。
A 修改逻辑设计 B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
6．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0
B. A ST =1，B ST =D ，C ST =D
C.A ST =1，B ST =0，C ST =D
D. A ST =D ，B ST =0，C ST =0
7．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
A.二进制译码器
B.数据选择器
C.数值比较器
D.七段显示译码器
8．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。
A.D 0=D 2=0，D 1=D 3=1
B.D 0=D 2=1，D 1=D 3=0
C.D 0=D 1=0，D 2=D 3=1
D.D 0=D 1=1，D 2=D 3=0
9．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 A B 。
A.用与非门，Y =765410Y Y Y Y Y Y
B.用与门，Y =32Y Y
C.用或门，Y =32Y Y +
D.用或门，Y =7
65410Y Y Y Y Y Y +++++
答案：1．B 2．C 3．A 4．D 5．AB 6．ABC 7．AB 8．A 9．AB
思考题 试判断下列表达式对应的电路是否存在竞争冒险。
（1）C B B A L += （2）))((A B C B L ++=
（3）C A C B B A L ++=
解：（1）当A =1，C =0时，会产生竞争冒险。
（2）当A =C =0时，会产生竞争冒险。
（3）不存在竞争冒险
思考题．与或非门组成的电路如图所示：
（1） 写出输出函数的表达式
（2） 列出其真值表
（1）()()()C A C B B A C A C B B A F +++=++= （2）真值表
3. 由真值表写出逻辑表达式，并化简。
用公式法化简L1：
A
B
L+
+
=
+
C
C
ABC
B
A
B
C
A
1
)()(C B BC A C B C B A +++= )()(C B A C B A ⊕+⊕=
)(C B A ⊕⊕=
用卡诺图法化简L 2：将真值表中的函数值填入卡诺图，并化简（参见图解3.20（a ））。
可直接得到最简表达式：
L 2=AB +BC +AC
若采用与非门实现，则应将函数转换为与非－与非式：
AC BC AB L ⋅⋅=2
4. 根据表达式画出逻辑电路如图解（b ）所示。
由图可见，该电路要用三片集成器件构成：一片四异或门7486、一片四2输入与非门7400、一片三3输入与非门7410。
虽然逻辑表达式是最简的，但实际实现起来所用的集成器件的个数和种类都不是最少。
B C
A
L L 2
7400
（a ） （b ）
A C
L B L
（c ）
图解
5. 若以集成器件为基本单元来考虑问题，可重新化简逻辑函数L 2：
ABC C AB C B A BC A L +++=2 BC C B C B A ++=)( BC C B A +⊕=)( BC C B A ⋅⊕=)(
B A
L
C
000
111
1
对应的逻辑电路如图解（c ）所示。
可见此电路只需两片集成器件即可完成。
*讨论：通过题3.20的分析，使我们认识到：设计逻辑电路时，不能单纯考虑逻辑表达式是否最简，所用逻辑门是否最少，而要从实际出发，以集成器件为基本单元来考虑问题，看是否所用集成器件的个数及种类最少。
另外，从题的分析中可见：进行多个输出端的逻辑函数的化简时，让不同的输出逻辑函数中包含相同项，可以减少门的个数，有利于整个逻辑电路的化简。
思考题 试用8选1数据选择器74151分别实现下列逻辑函数：
（1）==),,(1C B A F L ∑m （0，1，4，5，7） （2）==),,,(2D C B A F L ∑m （0，3，5，8，13，15）
解答： 用8选1数据选择器实现逻辑函数的电路如图所示。
L
思考题、 已知逻辑函数F = f (A,B,C,D) 其卡诺图的表示形式如图所示。
（1）写出其最简与或式； （2）写出其反函数的最小项表示式；F =∑ｍ（） （3）写出其对偶函数的最小项表示式；'F =∑ｍ（） （4）用8选1数据选择器实现该函数；（用降维法）
00011110
CD 1
010
00101011
11100011110AB
解：（1）：F CD ABC ABD ABC BCD =++
++
) 或 F CD ABC ABD ABC ABD =++++
或()m
15,67911121314F =∑，，，，，，， （2）023481015F =
∑ｍ
（，
，，，，，）
（3）'151********F =
∑ｍ
（
，，，，，，） （4）降维后的卡诺图 （用扩展法将两片8选1扩展为16选1）
01
D D
D 0
1
D
1
00011110AB C D
1
2
10
1234567
Y 07G
EN MUX
F
A B C
D
1
思考题：用8选1数据选择器设计一函数信号发生器电路，它的功能表如表所示。
电路功能表。