微机原理第二章3
微机原理 第二章3
1．采用统一编址的I／O 在这种编址方法下，即将I／O端口地址置 于存储器空间中，把它们看作存储单元对待， 因此，存储器的各种寻址方式都可用于寻址端 口。这种方式下端口操作灵活，I／O芯片与 CPU的连接和存储器芯片与CPU的连接类似， 仅缺点是端口占用了一些存储器空间，而且执 行I／O操作时,因地址位数长，速度会较慢。 Motorola系列的MC68000 CPU就是采用的这 种方法。
IBM PC/XT系统主板框图
存储器的结构
数据的存储格式 字节
D7 D0 D0
D7
D0 低地址 78H 56H 12H 34H M 00006H 00007H 00008H 00009H 高地址
字
D15
双字
D31 D0
1、以字节为单位存储信息； 2、地址为20位的二进制编码1MB的存储空间； 3、存放字数据时，“低字节存入低地址，高字节存入高 地址”“小端方式”（Little Endian）存放字数据时，
段超越----段寄存器:偏移地址 ES:[BX]
MOV AX, [2000H]
；AX←DS:[2000H]
MOV AX, ES: [2000H] ；AX←ES:[2000H]
堆栈及其存取方式
什么叫堆栈？堆栈的作用？----FILO
堆栈的总结：
SS提供段地址；SP存放偏移地址； PUSH ： SP自动减2, 数据压入堆栈； POP ：数据弹出堆栈，SP自动加2； SP永远指向栈顶，切勿随意改变； 堆栈只有一个出入口，即当前栈顶； 堆栈操作是字操作； 防止上溢和下溢； 正确安排出入栈的顺序； BP存放偏移地址，可自由访问堆栈。
4、“低字节存入高地址，低字节存入高地址”“大端方 式”（Big Endian）
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
微机原理第二章资料精品PPT课件
②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 ▪ 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和 I/O接口之间的数据传送。
取指令 执行指令 取指令 执行指令 取指令 执行指令
时间
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
8
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
微型计算机原理及其应用
——8086/8088
1
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
9
8086/8088微处理器——微处理器的内部寄存器
8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包 括指针寄存器、变址寄存器等。
一. 通用寄存器
8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数， 也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称 为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器 在具体使用上有一定的差别。
微机原理PPT(第一、二、三章)
格雷码
相邻两个数之间只有一位不同，常用 于模拟量和数字量之间的转换以及误 差检测等场合。
03
微处理器结构与工作原理
微处理器内部结构剖析
微处理器基本组成
流水线技术
包括运算器、控制器、寄存器等基本 部件。
提高指令执行效率的关键技术之一。
指令执行过程
取指、译码、执行、访存、写回等阶 段。
指令系统概述及分类方法
实现不同进制数之间的转换。
计算机中数的表示方法
原码表示法
将最高位作为符号位，其余各位表示 数值本身。
反码表示法
正数的反码与其原码相同，负数的反 码是在其原码的基础上，符号位不变， 其余各位取反。
补码表示法
正数的补码与其原码相同，负数的补 码是在其原码的基础上，符号位不变， 其余各位取反后加1。
移码表示法
02
计算机中的数与编码
进制数及其转换方法
十进制数
以10为基数，采用0-9共10个 数字符号组成的数值表示方法
。
二进制数
以2为基数，采用0和1两个数字 符号组成的数值表示方法。
十六进制数
以16为基数，采用0-9和A-F共 16个数字符号组成的数值表示 方法。
进制数转换方法
包括整数部分和小数部分的转换 ，通过除基取余法和乘基取整法
微机原理ppt(第一、二 、三章)
目录 CONTENT
• 绪论 • 计算机中的数与编码 • 微处理器结构与工作原理 • 汇编语言程序设计基础 • 输入输出接口技术与应用 • 中断系统与定时/计数器应用
01
绪论
微机原理课程概述
课程性质
微机原理是一门研究微型计算机 基本组成、工作原理、接口技术
及其应用的课程。
微机原理-第二章
存储器
地址线与地址数对照表
n
可编译的地址号数
n
2
4
10
3
8
11
4
16
12
5
32
13
6
64
14
7
128
15
8
256
16
9
512=0.5K
可编译的地址号数 1024=1K 2048=2K 4096=4K 8192=8K
16384=16K 32768=32K 65536=64K
微机原理及应用
只读存储器(ROM)
微机原理及应用
返回
习题
4、控制字是什么意义？ 答案： 控制字是一个二进制数，其各位代表各个电路的逻辑状态：通 或断
5、ROM和RAM各有何特点和用处？ 答案： ROM为只能读出的存储器，可用以存放固定的程序和数据。 RAM为可写入又可读出的存储器，可用以随时写入或读出数 据，也可用以写入时有可能改变的用户程序。
行波计数器 环形计数器
用来发出顺序控制信号 同步计数器
可控计数器符号
将时钟脉冲同时加到各位的触发器的时钟输入端，而将前一位的输 出端(Q)接到下一位的JK端去
程序计数器 程序计数器不但可以从0开始计数，也可以将外来的数装入其中
微机原理及应用
累加器
累加器是一个由多个触发器组成的多位寄存器，累加器是ALU 运算过程的代数和的临时存储处
微机原理及应用
返回
谢谢大家！
Control
S 微机原理及应用
返回
习题
2、三态输出电路有何意义？ 答案： 三态输出电路能使电路与总线脱离，是总线结构具有公共通路 的作用。
3、何谓L门及E门，在总线结构中有何用处？ 答案： L门 即LOAD控制端，是用以使寄存器接受数据输入的控制门 E门 即ENABLE控制端，是三态输出门，用以使寄存器中的 数据输出至总线
微机原理—第二章
2.216位字节与寄存器宽度，内部数据总线宽度一致2.3分工工作，流水线工作2.7还有4根地址线用于提供高地址（A19~A16）2.8逻辑地址（Logical Address）是指由程序产生的与段相关的偏移地址部分。
例如，你在进行C语言指针编程中，可以读取指针变量本身值(&操作)，实际上这个值就是逻辑地址，它是相对于你当前进程数据段的地址，不和绝对物理地址相干。
只有在Intel实模式下，逻辑地址才和物理地址相等（因为实模式没有分段或分页机制,Cpu不进行自动地址转换）；逻辑也就是在Intel 保护模式下程序执行代码段限长内的偏移地址（假定代码段、数据段如果完全一样）。
应用程序员仅需与逻辑地址打交道，而分段和分页机制对您来说是完全透明的，仅由系统编程人员涉及。
应用程序员虽然自己可以直接操作内存，那也只能在操作系统给你分配的内存段操作。
2.11微机中总线一般有内部总线、系统总线和外部总线。
内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。
ALE为地址锁存信号，每个机器周期输出两个正脉冲。
在访问片外存储器时，下降沿用于控制外接的地址锁存器锁存从P0口输出的低8位地址。
在没有接外部存储器时，可以将该引脚的输出作为时钟信号使用2.182.204 nClock = n Bus = 指令周期2.21T1 状态：BIU将RAM或I/O地址放在地址/数据复用总线（A/D）上。
T2 状态：读总线周期：A/D总线为接收数据做准备。
改变线路的方向。
写总线周期：A/D总线上形成待写的数据，且保持到总线周期的结束(T4)。
T3, T4:对于读或写总线周期，AD总线上均为数据。
还有插入等待周期Tw: 当RAM或I/O接口速度不够时，T3与T4 之间可插入等待状态Tw 。
80x86微机原理参考答案
80x86微机原理参考答案第一章计算机基础（P32）1-1电子管，晶体管，中小规模集成电路、大规模、超大规模集成电路。
1-2把CPU和一组称为寄存器（Registers）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中，这个器件才被称为微处理器。
以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入／输出、接口电路及系统总线等所组成的计算机，称为微型计算机。
微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值：（1）01101110 （2）10001101（3）01011001 （4）11001110答案：（1）+110 （2）-13(原码) -114（反码）-115（补码）（3）+89 （4）-78（原码）-49（反码）-50（补码）1-4写出下列二进制数的原码、反码和补码（设字长为8位）：（1）+010111 （2）+101011（3）-101000 （4）-111111答案：（1）[x]原=00010111 [x]反= 00010111 [x]补= 00010111（2）[x]原=00101011 [x]反= 00101011 [x]补= 00101011（3）[x]原=10101000 [x]反= 11010111 [x]补= 11011000（4）[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码，反码，和补码时，其等效的十进制数值为多少？（1）00001110 表示原码14，反码14，表示补码为14（2）11111111 表示原码－127，反码－0，表示补码为－1（3）10000000 表示原码-0，反码-127，表示补码为－128（4）10000001 表示原码－1，反码－126，表示补码为－1271-6 已知x1=+0010100，y1=+0100001，x2=-0010100，y2=-0100001，试计算下列各式。
微机原理课件课本 第二章节
微型计算机原理及其应用第二章80x86微处理器合肥工业大学计算机与信息学院2012-02第二章80x86微处理器2.1 微处理器的基本结构2.2 Intel8086微处理器2.3 8086中的程序状态字和堆栈2.4 8086系统的组成2.5 8086系统时钟和总线周期2.6 80386微处理器*2.7 80486微处理器*2.8 Pentium处理器*22.1 微处理器的基本结构1. 算术逻辑单元ALU2. 控制器3. 总线与总线缓冲器4. 寄存器阵列32.1.1 算术逻辑单元ALU数学问题的求解可分解为算术和逻辑运算实现。
¾在算术运算中，若符号数采用补码表示，则减法可用加法实现；乘除法可通过多次的加减和移位实现。
¾在逻辑运算中，只要具备“与”、“或”、“非”、“异或”等功能的部件就能实现各种复杂的逻辑运算。
¾所以，在不考虑数据信息表示方式的情况下，计算机只要具备加法、“与”、“或”、“非”等运算和移位操作功能，就能实现各种算术运算和逻辑运算。
算术逻辑单元(Arithmetic Logic Unit，ALU)¾是一个对二进制数进行算术和逻辑运算的部件。
42.1.1 算术逻辑单元ALUALU的主要功能¾硬件实现基本运算加、减、求补、与、或、非、异或、移位、BCD码运算的十进制调整等。
¾乘除法运算中低档的8位微处理器：乘除法运算是通过软件编程实现的，它由加、减、移位功能组合完成。
高档的8位微处理器和16位以上的微处理器：专用的乘除法指令，其乘除法运算功能也由硬件电路来完成。
¾浮点运算在8位或16位微处理器中，所有数都采用定点数表示，浮点数由两个定点数组成，浮点运算采用软件编程实现。
高性能微处理器中集成了专门的浮点处理器，并有专门的浮点运算指令。
562.1.1 算术逻辑单元ALUALU 的构成与工作原理数据寄存器标志寄存器十进制调整ALU 内部总线内部总线☆核心：加法器（与门+或门电路）加法运算减法运算：补码表示Î加法乘除运算：用移位操作实现数据经内部总线进入DRDR 的待运算数据和FR 的进位标志(CF)输入ALU结果送DB 或DR ，同时将运算结果的状态送FR 保存。
微机原理第二章讲解
2．3．1 缓冲R（Buffer Register ）
图是一个4位缓冲寄存器的电路原理图。
Y3
X3 Y2 X2 Y1 X1 Y0
X0
Q3 D3
CLK
Q2D2 CLK
Q1 D1 CLK
Q0D0 CLK
CLK
CLR 图 4位缓冲寄存器的电路原理图
可控缓冲寄存器是在缓冲寄存器的基础上，在输 入端增加了一个“装入门L” ，其电路图如图所示。
X3
X2
X1
X0
L
&&
&&
&&
&&
≥1
≥1
≥1
≥1
QD
QD
Q D1
QD
33
22
1
00
CLK CLR
图 可控缓冲寄存器
L门的作用：L为高电平时，数据可装入；低电平时，
数据自锁在其中。
X3 X2
X1
X0
L
≥1
≥1
≥1
≥1
Q3 D3
Q2 D2
Q1 D1
Q0 D0
图2-14 可控缓冲寄存器
CLK CLR
在讲计算机原理时，经常会用到L门。要记L门 的作用。可控缓冲寄存器的符号如图示。
2．2．2 D触发器
D
SQ
RQ
图2-5
D触发器
D
&
RQ
CLK
&
SQ
图2-6 时标D触发器
D触发器只有一 个输入端,其原 理如图2-5所示.
时标D触发器
边沿D触发器
在正半周前沿，才有可能使触发器翻转。 触发器电路如图所示。
微机原理第2章习题与标准答案
习题一、选择题1.8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。
A. SPB.CSC.IPD.BP答案：C2. 指令队列的作用是_________。
A.暂存操作数地址B.暂存操作数C.暂存指令地址D.暂存预取指令答案：D3. 8086/8088下列部件中与地址形成无关的是______。
A. ALUB. 通用寄存器C. 指针寄存器D. 段寄存器答案：A4.对于8086，下列说法错误的是_______。
A.段寄存器位于BIU中B.20位的物理地址是在EU部件中形成的C.复位后CS的初值为FFFFHD.指令队列的长度为6个字节答案：B5.8086/8088中ES、DI分别属于_______。
A. EU、BIUB. EU、EUC. BIU、BIUD. BIU、EU答案：D6.BIU与EU工作方式的正确说法是_______。
A. 并行但不同步工作B.同步工作C. 各自独立工作D. 指令队列满时异步工作，空时同步工作答案：A7.在执行转移、调用和返回指令时，指令队列中原有的内容_______。
A.自动清除B.用软件清除C.不改变D.自动清除或用软件清除答案：A8.下列说法中，正确的一条是______A. 8086/8088标志寄存器共有16位，每一位都有含义。
B. 8088/8086的数据总线都是16位。
C. 8086/8088的逻辑段不允许段的重叠和交叉D. 8086/8088的逻辑段空间最大为64KB，实际应用中可能小于64KB。
答案：D9.8086/8088工作于最大模式，是因为_____。
A.可以扩展存储容量B.可以扩大I/O空间C.可以构成多处理器系统D.可以提高CPU主频答案：C10.8088/8086最大模式比最小模式在结构上至少应增加_____。
A.中断优先级控制器B.总线控制器C.数据驱动器D.地址锁存器答案：B11.组成最大模式下的最小系统，除CPU、时钟电路，ROM，RAM及I/O接口外，至少需增加的芯片类型为______。
微机原理第2章
控制标志有3个，即 ① 方向标志DF(direction flag) ② 中断允许标志IF(interrupt enable flag) ③ 跟踪标志TF(trap flag)又称为单步标志
3. 8086的总线周期的概念
指令周期、总线周期及时钟周期
微机系统的工作，必须严格按照一定的时间关系（顺 序）来进行，CPU定时所用的周期有三种，即指令周期、总 线周期和时钟周期。
2. 执行部件
功能：从BIU的指令队列中取出指令代码，经指令译码器译码后执行 指令所规定的全部功能。执行指令所得结果或执行指令所需 的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读 / 写操作。由下列4部分组成： ① 4个通用寄存器，即AX、BX、CX、DX； ② 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； ③ 标志寄存器； ④ 算术逻辑部件ＡＬＵ(arithmetic logic unit)。
AH BH CH DH AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器
SP BP SI DI
IP
通Байду номын сангаас寄存器
地址指针和 变址寄存器
总线周期 T2 T3 T4
缓冲
数据
① T1状态，发地址信息,以指出要寻址的存储 单元或外设端口的地址。 ② T2状态，撤销地址，使总线低16位浮置成 高阻状态为传输数据做准备，总线的高4位输 出状态信息，用来表示中断允许状态以及当 前正在使用的段寄存器名等。 ③ T3状态，高4位 提供状态信息，低16位数 据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。
微机原理第二章
2.38086内部结构分为EU与BIU两部分，有什么优点？答：BIU的功能：同外部总线连接，为EU和内存之间提供信息。
EU的功能：从BIU的指令队列中获得指令，然后执行该指令。
协同工作，完成指令所要求的操作。
2.4翻译出/S0,/S1和/S2三个状态信号的意义。
能产生系统总线或者仅有I/O装置的总线控制信号。
可浮空系统总线信号，以允许直接储存器访问，或者仲裁总线的优先权。
两根写控制线提供备用的先行控制输出是专为慢速储存器或I/O庄主二设计的。
可以封装控制信号，作为多总线或者多微处理器机构中实行讯息乎其保护逻辑的一种方法。
产生线路驱动器的所需的信号。
成圣简单或者复活中的那逻辑所需的控制信号。
8086最大工作模式下要使用8288芯片的原因：在最大模式下，在控制总线中使用了总线控制芯片8288,8288是8086最大模式下的专用总线控制器，用于产生部分控制信号。
2.5符号标志SF：它的运算结果的最高位相同。
符号标志指出了前面运算的结果是正还是负。
零标志ZF：表示当前运算的杰锅是否为0，如果为0则该位为1，如果非0则该位为0。
奇偶标志PF：如果运算结果的低8位中所含1的个数为偶数，则该位为1；为奇数，则该位为0。
进位标志CF：当执行一个加法运算使最高位产生进位时，或者执行一个减法运算引起最高位超生借位时，则该位为1.此外，循环指令也会影响这一标志。
辅助进位标志AF：加法运算时，如果第3位往第4位有进位，或者当减法运算时，如果第3位往第4位有借位，则AF为1.另外，辅助进位标志一般在BCD码运算中作为是否进行十进制调整的判断依据。
溢出标志OF：当运算过程中产生溢出时，会使OF为1.所谓溢出，就是指运算的结果超出了带符号数能够表示的范围。
溢出标志可以使用最高位和次高位向上产生进位值的异或结果来表示。
有3个控制标志：方向标志DF：其是控制串操作指令用的标志。
如果DF=0，则串操作过程中地址会不断增值；反之，则减值。
微机原理课件第二章
SF=1，ZF=0，PF=1，CF=0，AF=1，OF=1。
控制标志有3个，即DF、IF、TF。
方向标志DF（Direction Flag）：
这是控制串操作指令用的标志。
中断标志 IF（Interrupt Enable Flag）：
这是控制可屏蔽中断的标志。
跟踪标志TF（Trap Flag）：也称单步陷阱
⑸ 16位的内部暂存器：暂存输入/输出信息的寄存器。
⑹ 总线逻辑控制器：以逻辑控制方式实现总线上的信息传送， 如
信息分时传送等。
2、执行部件EU
执行部件的功能就是负责指令的执行。 (一) EU的组成： 执行部件由4个通用寄存器（AX、BX、CX、DX）、4个专用寄 存器（BP、SP、SI、DI）、算术逻辑单元、EU控制器和标志寄存 器组成。 (二) EU各部件的作用 ⑴ 4个通用寄存器 AX：16位的累加器
SS
不受PUSH，POP指令影响
SP
受PUSH，POP指令影响
DS
SI
BX
ES
DI
图2.5
段寄存器与其它寄存器的组合
间址寄存器及其对应的段寄存器
• • • • • • • • mov ax,es:[bx] = mov ax,es[bx] mov ax,ds:[bx] = mov ax,ds[bx] mov ax,[bx] = mov ax,ds[bx] mov ax,ss:[bp] = mov ax,ss[bp] mov ax,[bp] = mov ax,ss[bp] mov ax,[si] = mov ax,ds[si] mov ax,[di] = mov ax,ds[si] 串操作指令中DS：SI，ES：DI
地址的计算
• CS=2000H，IP=2000H 则：地址为？ • CS=2100H，IP=1000H 则：地址为？
微机原理第二章
若EU要进行M、I/O存取数据，BIU在执行完现行取指操 作周期后进行。
当执行转移指令时，EU要求BIU从新的地址中重 新取指。队列中原有指令被清除。新取得的第一 条指令直接送EU执行，随后取得的指令填入队列
第二十八页，课件共60页
EU与BIU的协同工作
微机原理第二章课件
第一页，课件共60页
2.1 微处理器的发展历史
2.1.1 微处理器的发展
1971年10月，美国Intel公司首先推出Intel 4004微处理器。这是实 现4位并行运算的单片处理器，构成运算器和控制器的所有元件都 集成在一片大规模集成电路芯片上，是第一片微处理器。
从1971年第一片微处理器推出至今30多年的时间里，微处理器经历了 四代的发展。
它的核心是Pentium Pro+MMX，它支持MMX技术，同时将L1 Cache 提高到32 KB，并采用了独立双重总线结构
采用了新的Slot1插槽接口、SEC板卡封装，也使其他产品无法与其兼容 。
第十二页，课件共60页
2.1.7 Intel PentiumⅢ微处理器 Pentium Ⅲ CPU是Intel公司1999年第一季度新产品，首批产
第二十四页，课件共60页
（1）BIU的段寄存器
4个16位段寄存器CS、DS、SS、ES用来识别当前可 寻址的四个段，每个段的功能各不相同 ➢ CS：Code Segment Register代码段寄存器，指 示当前执行程序所在存储器的区域 ➢ DS：Data Segment Register数据段寄存器，指 示当前程序所用之数据的存储器区域。 ➢ SS：Stack Segment Register堆栈段寄存器，指 示当前程序所用之堆栈位于的存储器区域 ➢ ES：Extra Segment Register附加段寄存器，指 示当前程序所用之数据位于的另外存储器区域， 在字符串操作中常用到
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0008H、0009H、000AH、000BH（中断类型2的中断向量）
19 2019/7/25
第二章 16位和32位微处理器
8086的中断分类：
引起中断的因素和事件很多，称为中断源。例如：将发 出中断申请的外设或内部原因。
按中断源的不同，即从产生中断的方法分：
两大类： 硬件中断：外部的硬件产生的
非屏蔽中断 可屏蔽中断
指外部芯片通过CPU的NMI引 脚发出中断申请引起的中断。
பைடு நூலகம்
指外部芯片通过CPU的INTR 引脚发出中断申请引起的中断。
中断向量：中断处理子程序的入口地址（首地址） 含有段地址CS和偏移地址IP（32位） 每个中断向量对应一种类型的中断 每个中断向量占用4个字节的存储单元 它的低字是段内偏移地址、高字是它所在段地址
中断向量表：8086微处理器从内存物理地址00000H开始， 依次安排各个中断向量，向量号也从0开始， 这样256个中断占用1KB区域，就形成中断向量表
14 2019/7/25
15 2019/7/25
第二章 16位和32位微处理器
IBM-PC机中为每个类型规定了一种功能。
中断类型 类型0 类型1 类型2 类型3 类型4 类型10 类型20 类型21
功能 除数为0中断例行程序 单步 非屏蔽中断， NMI 设置断点 溢出处理中断，INTO指令 显示设备中断 程序结束中断 DOS系统功能调用功能程序
保护中断现场。 设置中断允许标志IF来开放中断 中断处理的具体内容 恢复寄存器 中断返回指令
22 2019/7/25
软件中断的特点
第二章 16位和32位微处理器
① 中断类型码由指令提供。 ② 不执行中断响应总线周期。 ③ 不受中断允许标志IF的影响 ④ 执行软件中断时，对外部硬件中断请求
外部通过可屏蔽中断INTR请求信号提出的中断 允许可屏蔽中断的条件下、当前指令执行结束予以响应 输出可屏蔽中断响应信号INTA*，产生可屏蔽中断响应总线周期，
读取中断向量号 需要中断控制器负责处理中断优先权排队等管理工作 可屏蔽中断主要用于与外设进行数据交换
第二章 16位和32位微处理器
第二章 16位和32位微处理器
20 2019/7/25
第二章 16位和32位微处理器
中断响应要用两个总线周期。
CPU在每条指令的最后一个时钟周期T对INTR进行 测试，以便决定现行指令执行完后是否响应中断。
中断响应周期包括两个总线周期。
21 2019/7/25
中断处理子程序
第二章 16位和32位微处理器
类型
类型0(IP) 类型0(CS) 类型1(IP) 类型1(CS) 类型2(IP) 类型2(CS)
……
类型255(IP) 类型255(CS)
中断指定类型号N × 4——取得指定类型的中断向量地址。
11 2019/7/25
第二章 16位和32位微处理器
12 2019/7/25
第二章 16位和32位微处理器
（维持4个时钟周期的高电平）
CS=FFFFH IP＝0000H
（FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处）
2 2019/7/25
启动
第二章 16位和32位微处理器
复位操作的时序。
3 2019/7/25
第二章 16位和32位微处理器
2. 总线操作
总线操作：CPU为了与存储器或I/O端口交换数据， 需要执行一个总线周期，这就是总线操作。
10 2019/7/25
第二章 16位和32位微处理器
中断处理程序入口地址在内存中的分配
00000H~00001H 00002H~00003H 00004H~00005H 00006H~00007H 00008H~00009H 0000AH~0000BH
……
003FCH~003FDH 003FEH~003FFH
第二章 16位和32位微处理器
2.1.3 8086的操作和时序
微型机系统主要操作
① 系统的复位和启动操作； ② 暂停操作； ③ 总线操作； ④ 中断操作； ⑤ 最小模式下的总线保持； ⑥ 最大模式下的总线请求/允许。
1 2019/7/25
第二章 16位和32位微处理器
1.系统的复位和启动操作
RESET信号
软件中断：指CPU执行某些指令或软件，有些 特殊操作或由INT指令引起的中断
8 2019/7/25
第二章 16位和32位微处理器
9 2019/7/25
第二章 16位和32位微处理器
中断向量和中断向量表
8086系统：可处理256种不同的中断，对应的中断类型 号为0~255，每一种类型的中断都有一个中 断处理子程序。这256个中断处理子程序存 放在内存某个区域中。
举例
例：中断类型9， 9 × 4 = 36
IP
00024H——00027H单元中放其中断向量。 CS
0024H 0027H
例：中断类型20H，20H×4 = 80H 00080H——00083H单元中放其中断向量。 则其中断向量为4030：2010H。
10H 0080H
20H 0081H 30H 0082H 40H 0083H
16 2019/7/25
硬件中断
第二章 16位和32位微处理器
非屏蔽中断NMI(17引脚)
外部通过NMI引脚提出的非屏蔽中断请求信号 处理器在当前指令执行结束予以响应 非屏蔽中断的中断向量号是2，不受IF标志的影响 非屏蔽中断主要用于处理系统的意外或故障、掉电
可屏蔽中断INTR(18引脚)
总线读操作（以最小模式为例）
6 2019/7/25
第二章 16位和32位微处理器
3. 中断操作和中断系统
中断是微机系统中非常重要的一种技术
CPU在执行程序过程中，被内部或外部的事件所 打断，转去执行一段预先安排好的中断服务程序；服 务结束后，又返回原来的断点，继续执行原来的程序。
7 2019/7/25
第二章 16位和32位微处理器
6.最大模式下的总线请求/授权
25 2019/7/25
博学 审问 慎思 明辨 笃行
人有了知识，就会具备各种分析能力， 明辨是非的能力。
所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。
”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力；
通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣；
硬件中断的响应和时序
可屏蔽中断请求INTR：
外部设备可以通过CPU引脚INTR向CPU发出中断请求信号，如果CPU内 标志寄存器的中断允许标志位为1时，CPU 就可以响应外部的中断请求。
CPU往INTA引脚发两个负脉冲后，数据线上就送上中断类型号。
INTA AD7 ~ AD0
中断类型N
17 2019/7/25
T2状态——
输出RD信号。 地址/状态复用总线转成状态信息
地址信号消失。成高阻态。 DEN、DT/R成低电平有效。
T3状态——
检测数据传送是否能够完成 T3前沿开始测试READY信号 如不需等待，则将数据放在总线
T4状态——
5 T4前期将RD变成无效 T240前19/7沿/25 读取数据，完成数据传送
13 2019/7/25
例：中断类型17H的中断处理子程序
90H
存放在2345：7890H开始的内存区域中
78H
17H×4 = 5CH
45H
23H
0005CH——0005FH单元中放其中断向量。
005CH
005DH 005EH 005FH
第二章 16位和32位微处理器
中存放的问是题420：0H，00062H中存放1080H，则对应的中断类
的反映不同于硬件中断 ⑤ 软件中断没有随机性
23 2019/7/25
第二章 16位和32位微处理器
5.最小模式下的总线保持
除CPU外的系统其它总线占用设备为了获得对总线的控制， 需向CPU发出总线保持请求信号HOLD，当CPU接到此请求信 号，并在同意让出总线时，就向该设备发出响应信号HLDA
24 2019/7/25
通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。
按数据传输方向：
总线读操作：CPU从存储器或I/O端口读取 总线写操作： CPU写入存储器或I/O端口
4 2019/7/25
第二章 16位和32位微处理器
T1状态——
IO/M输出高电平表存储器操作；
IO/M输出低电平表I/O接口操作。 输出20位存储器地址A19～A0
ALE输出正脉冲，表地址要锁存
第二章 16位和32位微处理器
可屏蔽中断响应过程
从数据总线上读取中断类型码，将其存入内部暂存器。 将标志寄存器的值推入堆栈。 把标志寄存器的中断允许标志IF和跟踪标志TF清零。 将断点保护到堆栈中。 找到中断向量，转入相应的中断处理子程序
18 2019/7/25
非屏蔽中断响应过程 非屏蔽中断请求NMI：