Quartus II中FPGA的管脚分配保存方法
Quartus_II常见问题集锦
Quartus II常见问题集锦1、【问题】Pin Planner 的使用问题：在QuartusII 7.2 ，时序仿真都通过，但是，一旦使用Pin Planner设定引脚后，时序仿真就发生变化，与功能仿真结果不一致，不是理想的结果。
使用Pin Planner时要注意些什么问题呢？【解答】如果在没有设定引脚时就进行时序仿真，那么在后仿真就会不准确。
因为当设定引脚以后，需要重新进行布局布线，这和没有设定引脚是不同的，因此，布线的改变自然会影响到时序的改变。
通常的做法是：先做好所有的设定，生成网表文件和延时文件，再加上激励文件进行仿真，这个时候的仿真结果是最接近实际情况的。
通常的pin设定没有特定要求，差分信号是成对的。
所以请不要搞错。
时钟信号尽量使用专用的时钟引脚；普通I/O没有什么限制，做好时序约束就可以了。
2、【问题】怎样配置cyclone FPGA的管脚功能？【解答】FPGA芯片的引脚分为好多类，有通用IO，有时钟网络，有复位网络，这些引脚的具体功能是在布线时由用户选择的。
你可以自由的配置这些引脚的功能，但最好根据芯片的数据手册进行选择，如将时钟配置到专用时钟引脚上，将复位配置到专用复位引脚上，否则会影响最终的布线结果。
3、【问题】分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )分别是什么意思，要怎么设置？【解答】首先说IO standard：这个是用于支持对应不同的电平标准。
FPGA IO 口的电压由IO bank上的VCC引入。
一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。
设置这个第一是为了和current strength 一起计算功率。
第二个是用于在IO口上加载正确的上拉/下拉电阻。
Quartus II器件编程和管脚锁定
Byteblaster II编程口
下载允许开关，向上拨
默认短路帽插上方： 选择编程I/O电压3.3V， 此短路帽插错不会损坏
系统，但会影响下载
兰州大学信息院 朱云鹏
X
三、实验箱结构 GW48系统上侧 数码显示器
主控单片机
兰州大学信息院 朱云鹏
X
三、实验箱结构
CLOCK9
兰州大学信息院 朱云鹏
X
三、实验箱结构
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
1. 编译前设置
图5-7选择配置器件的工作方式
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
1. 编译前设置
图5-8 选择配置器件和编程方式
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
2. 引脚锁定 在编译综合过后就可以引脚锁定了。
图5-23 Assignment Editor编辑器
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
2. 引脚锁定
图5-24 两种引脚锁定对话框
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
3. JTAG模式配置文件下载
图5-25 选择编程下载文
兰州大学信息院 朱云鹏
X
二、器件设置和引脚锁定
3. JTAG模式配置文件下载
图5-26加入编程下载方式
第2章 Quartus II 原理图输入设计法
§2.2 Quartus II器件编程
一、编程硬件与编程模式
1. 编程硬件
编程硬件主要有：MasterBlaster下载电缆、 ByteBlasterMV下载电缆、ByteBlaster II下载电缆或USBBlaster下载电缆或Altera编程单元（APU）。
Quartus-II中FPGA管脚的分配策略
Quartus II中FPGA管脚的分配策略编写：***校核：审核：二〇一年月日目录目录 (I)QUARTUS II中FPGA管脚分配策略 (1)1.FPGA管脚介绍 (1).电源管脚 (1).配置管脚 (2).普通I/O管脚 (2).时钟管脚 (2)2.FPGA管脚分配方法 (3).P IN P LANNER方式 (3).I MPORT A SSIGNMENTS方式 (3).T CL S CRIPTS方式 (6).项目组统一使用方式 (8)3.编写FPGA管脚分配文件 (9).查看PDF格式的原理图 (9).查看P RJ PCB格式的原理图 (10)4.保存FPGA管脚分配文件 (11).T CL格式或CSV格式 (11).QSF格式 (11).项目组统一使用格式 (11)附录管脚类型说明 (12)Quartus II中FPGA管脚分配策略1.FPGA管脚介绍FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。
一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。
从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。
下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。
图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA的各个管脚分布在不同的Bank中。
其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。
圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。
正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。
五边形标记的管脚为配置管脚。
图1 Wire Bond1.1.电源管脚FPGA通常需要两个电压才能运行，一个是内核电压，另一个是I/O电压。
每个电压通过独立的电源管脚来提供。
fpga引脚分配注意事项
fpga引脚分配注意事项摘要：1.FPGA 引脚分配的重要性2.FPGA 引脚分配的注意事项3.FPGA 引脚分配的技巧和建议正文：FPGA（现场可编程门阵列）是一种集成电路，可以由用户编程和配置，以实现特定的功能。
在FPGA 设计中，引脚分配是一个重要的环节。
合理的引脚分配可以降低硬件复杂度，提高系统性能，甚至可以影响到整个系统的稳定性和可靠性。
因此，在进行FPGA 引脚分配时，需要特别注意以下几点：1.确定引脚使用需求：在分配引脚之前，需要对系统的功能和性能需求进行深入了解，以确保引脚的正确使用。
这包括了解各个模块之间的接口、信号流向、时序要求等。
2.遵守时序规则：FPGA 中的时序规则是保证系统正常运行的关键。
在分配引脚时，需要遵循时序规则，确保信号在规定时间内到达目的地。
此外，还需要注意信号的传输延迟、建立时间和保持时间等参数。
3.合理规划引脚：在规划引脚时，应尽量保持引脚的连续性和完整性。
这样可以减少走线长度，降低信号干扰，提高系统性能。
同时，应尽量避免引脚之间的冲突，以免影响系统的稳定性。
4.考虑引脚的电源和地：在分配引脚时，需要将电源和地引脚分别考虑。
一般来说，电源引脚应尽量靠近FPGA 芯片的电源引脚，地引脚也应尽量靠近FPGA 芯片的地引脚。
这样可以减小电源和地之间的阻抗，降低噪声和干扰。
5.预留足够的引脚：在分配引脚时，需要预留一定的引脚数量，以应对后期设计修改或信号扩展的需求。
同时，也应避免过多的预留引脚，以减小硬件复杂度和成本。
6.使用先进的引脚分配工具：现代的FPGA 设计工具提供了智能化的引脚分配功能，可以大大简化引脚分配的过程，提高设计效率。
因此，在进行FPGA 引脚分配时，应充分利用这些工具。
总之，FPGA 引脚分配是一个复杂而重要的环节。
在进行引脚分配时，需要充分考虑系统的功能、性能、时序、电源、地等多方面因素，以确保系统的稳定性和可靠性。
QuartusII使用说明
QuartusII使用说明QuartusⅡ软件提供了FPGA 和CPLD 各设计阶段的解决方案。
它集设计输入、综合、仿真、编程（配置）于一体，带有丰富的设计库，并有详细的联机帮助功能。
下面为用QUARTUSⅡ进行设计的一般过程。
其包含的主要内容为：1、开始2、新建project3、设计输入4、编译5、引脚分配6、仿真7、编程、配置FPGA器件8、板级调试9、典型的FPGA设计流程使用CAD软件进行FPGA设计的典型流程如图1所示。
Quartus II软件支持以上设计流程的所有阶段。
1、开始在Quartus II软件中设计的每个电路或者子电路都叫做项目（Project）。
Quartus II软件每次只能打开一个Project，并且一个Project的所有信息都必须保存在同一个文件夹。
为了开始一个新逻辑电路的设计，首先第一步就是新建一个文件夹来保存此Project的文件。
为了保存本教程的设计项目Project，新建文件夹D:\introtutorial。
本处所举例子是一个简单两路开关控制电路。
启动Quartus II软件，会打开如图2所示启动画面。
启动画面中包含了使用Quartus II软件所需要的几个窗口，用户可以通过鼠标在窗口中选择想要执行的功能。
Quartus II软件所提供的绝大多数命令都可以通过选择位于标题栏下面的一系列菜单命令来完成。
图2 Quartus II启动画面在弹出的File菜单上单击单击Exit菜单项，这样可以退出Quartus II软件。
对于有些命令，需要按顺序访问几个菜单命令才可以。
本教程中使用符号Menu1 > Menu2 > Item表示使用鼠标左键先点击菜单Menu1，然后在弹出的菜单中鼠标左键点击Menu2项，然后在弹出的菜单中鼠标单击Item项。
2、新建Project开始一个新设计，必须先定义一个设计项目project。
Quartus II软件通过提供一个Wizard，使用户的设计任务变得非常简单。
FPGA入门及Quartus II使用教程(内部资料)
FPGA入门及Quartus II使用教程FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。
可以这样讲，ASIC(Application Specific Integrated Circuit )内部的所有资源，是用积木堆积起来的小房子，可以是一个欧美风情的房子，还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木，也就是内部有大量的资源提供给我们，根据我们的需求进行内部的设计。
并且可以通过软件仿真，我们可以事先验证设计的正确性。
第一章FPGA的基本开发流程下面我们基于Altera 公司的QuantusII 软件来说明FPGA 的开发流程。
下图是一个典型的基于Quartus II的FPGA开发整体流程框图。
1、建立工程师每个开发过程的开始，Quartus II以工程为单位对设计过程进行管理。
2、建立顶层图。
可以这样理解，顶层图是一个容器，将整个工程的各个模块包容在里边，编译的时候就将这些模块整合在一起。
也可以理解为它是一个大元件，比如一个单片机，内部包含各个模块，编译的时候就是生成一个这样的大元件。
3、采用ALTERA公司提供的LPM功能模块。
Quartus软件环境包含了大量的常用功能模块，比如计数器、累加器、比较器等等。
4、自己建立模块。
由于有些设计中现有的模块功能不能满足具体设计的要求，那就只能自己设计。
使用硬件描述语言，当然也可以用原理图的输入方法，可以独立的把它们当成一个工程来设计，并且生成一个模块符号(Symbol)，类似于那些LPM功能模块。
这里可以理解为，如果我们需求的滤波器，没有现成的合适的，那我们可以通过LC自己来搭建一个滤波器。
5、将顶层图的各个功能模块连线起来。
Quartus-II中FPGA管脚的分配策略
精品文档Quartus II中FPGA管脚的分配策略编写：***校核：审核：二〇一年月日目录目录 (I)QUARTUS II中FPGA管脚分配策略 (1)1.FPGA管脚介绍 (1)1.1.电源管脚 (1)1.2.配置管脚 (2)1.3.普通I/O管脚 (2)1.4.时钟管脚 (2)2.FPGA管脚分配方法 (3)2.1.P IN P LANNER方式 (3)2.2.I MPORT A SSIGNMENTS方式 (4)2.3.T CL S CRIPTS方式 (6)2.4.项目组统一使用方式 (9)3.编写FPGA管脚分配文件 (10)3.1.查看PDF格式的原理图 (10)3.2.查看P RJ PCB格式的原理图 (11)4.保存FPGA管脚分配文件 (12)4.1.T CL格式或CSV格式 (12)4.2.QSF格式 (12)4.3.项目组统一使用格式 (12)附录管脚类型说明 (13)Quartus II中FPGA管脚分配策略1.FPGA管脚介绍FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。
一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。
从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。
下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。
图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA的各个管脚分布在不同的Bank中。
其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。
圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。
正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。
五边形标记的管脚为配置管脚。
图1 Wire Bond1.1.电源管脚FPGA通常需要两个电压才能运行，一个是内核电压，另一个是I/O电压。
QuartersII三种分配管脚的方式
#后为注释部分。
（3）保存。
(4) Project->Add/RemoveFiles.....->找到该文件，点击Add。
（5）Tools->Tcl Scripe.....->选中该文件，点击run，设置完毕。
2.添加.cvs文件
（1）新建一个excel文件，内容格式如下：
To Location
SW[0] PIN_N25
SW[1] PIN_N26
SW[2] PIN_P25
SW[3] PIN_AE14
SW[4] PIN_AF14
保存时将文件类型设为.cvs格式。
注意：该文件中的引脚名一定要和quartus顶层文件的输入输出引脚名一样。
（2）Assignments->ImportAssignments.....->导入该文件，点击OK。
设置完毕。
3.txt文件
格式：
to,location
SW0,PIN_N25
SW1,PIN_N26
...
导入方法与CSV文件相同。
在Altera公司提供的Quartus ii软件里，我们可以发现三种分配管脚的方式。
1.使用tcl脚本的方法
(1) 生成tcl文件。project--->Generate Tcl File forproject...
[转载]Altera <wbr>FPGA自动分配引脚的方法
（2）找到"set_location_assignment"字段编辑管脚。 _location_assignment PIN_D13 -to iCLK
set_location_assignment PIN_G26 -to iRST_N
FPGA入门及QuartusII使用教程(内部资料)
FPGA入门及Quartus II使用教程FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。
可以这样讲，ASIC(内部的所有资源，是Application Specific Integrated Circuit )用积木堆积起来的小房子，可以是一个欧美风情的房子，还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木，也就是内部有大量的资源提供给我们，根据我们的需求进行内部的设计。
并且可以通过软件仿真，我们可以事先验证设计的正确性。
第一章 FPGA的基本开发流程下面我们基于Altera 公司的QuantusII 软件来说明FPGA 的开发流程。
下图是一个典型的基于Quartus II的FPGA开发整体流程框图。
1、建立工程师每个开发过程的开始，Quartus II以工程为单位对设计过程进行管理。
2、建立顶层图。
可以这样理解，顶层图是一个容器，将整个工程的各个模块包容在里边，编译的时候就将这些模块整合在一起。
也可以理解为它是一个大元件，比如一个单片机，内部包含各个模块，编译的时候就是生成一个这样的大元件。
3、采用ALTERA公司提供的LPM功能模块。
Quartus软件环境包含了大量的常用功能模块，比如计数器、累加器、比较器等等。
4、自己建立模块。
由于有些设计中现有的模块功能不能满足具体设计的要求，那就只能自己设计。
使用硬件描述语言，当然也可以用原理图的输入方法，可以独立的把它们当成一个工程来设计，并且生成一个模块符号(Symbol)，类似于那些LPM功能模块。
这里可以理解为，如果我们需求的滤波器，没有现成的合适的，那我们可以通过LC自己来搭建一个滤波器。
5、将顶层图的各个功能模块连线起来。
QuartusII使用说明
QuartusII使用说明QuartusⅡ软件提供了FPGA 和CPLD 各设计阶段的解决方案。
它集设计输入、综合、仿真、编程（配置）于一体，带有丰富的设计库，并有详细的联机帮助功能。
下面为用QUARTUSⅡ进行设计的一般过程。
其包含的主要内容为：1、开始2、新建project3、设计输入4、编译5、引脚分配6、仿真7、编程、配置FPGA器件8、板级调试9、典型的FPGA设计流程使用CAD软件进行FPGA设计的典型流程如图1所示。
Quartus II软件支持以上设计流程的所有阶段。
1、开始在Quartus II软件中设计的每个电路或者子电路都叫做项目（Project）。
Quartus II软件每次只能打开一个Project，并且一个Project的所有信息都必须保存在同一个文件夹。
为了开始一个新逻辑电路的设计，首先第一步就是新建一个文件夹来保存此Project的文件。
为了保存本教程的设计项目Project，新建文件夹D:\introtutorial。
本处所举例子是一个简单两路开关控制电路。
启动Quartus II软件，会打开如图2所示启动画面。
启动画面中包含了使用Quartus II软件所需要的几个窗口，用户可以通过鼠标在窗口中选择想要执行的功能。
Quartus II软件所提供的绝大多数命令都可以通过选择位于标题栏下面的一系列菜单命令来完成。
图2 Quartus II启动画面在弹出的File菜单上单击单击Exit菜单项，这样可以退出Quartus II软件。
对于有些命令，需要按顺序访问几个菜单命令才可以。
本教程中使用符号Menu1 > Menu2 > Item表示使用鼠标左键先点击菜单Menu1，然后在弹出的菜单中鼠标左键点击Menu2项，然后在弹出的菜单中鼠标单击Item项。
2、新建Project开始一个新设计，必须先定义一个设计项目project。
Quartus II软件通过提供一个Wizard，使用户的设计任务变得非常简单。
QUARTUSII使用说明
逻辑设计的输入方法
QuartusⅡ所能接受的输入方式有：原理图（*.bdf 文 件 ） 、 波 形 图 (*.vwf 文 件 ) 、 VHDL(*.vhd 文 件 ) 、 Verilog HDL(*.v文件)、Altera HDL(*.tdf文件)、符号图 (*.sym文件)、EDIF网表(*.edf文件)、Verilog Quartus 映 射文件（*.vqf）等。 EDIF是一种标准的网表格式文件， 因此EDIF网表输入方式可以接受来自许多第三方EDA 软件(Synopsys、Viewlogic、Mentor Graphics等)所生成 的设计输入。在上述众多的输入方式中，最常用的是原 理图、HDL文本和层次化设计时要用的符号图。
编译
QuartusⅡ编译器主要完成设计工程的检查和逻辑综合，将工 程最终设计结果生成器件的下载文件，并为仿真和编程产生输出文 件。 第一步 打开编译器窗口 在管理器窗口中选择菜单“Processing”→“Compiler Tool”，则 出现编译器窗口，如下图。从图中可以看出，编译包括分析与综合 （Analysis & Synthesis）、适配器（Fitter）、汇编器（Assembler） 和时序分析器（Timing Analyzer）等。
第二步 输入元件和模块
1）在图形编辑窗口空白处双击鼠标左键或选择菜单 “Edit”→“Insert Symbol…”，也可直接在工具栏上点击按 钮，便打开了“Symbol”对话框，如图所示。
2）选择适当的库及所需的元件（模块）。
3）点击“OK”。
这样所选元件（模块）就会出现在编辑窗口中。重 复这一步，选择需要的所有模块。相同的模块可以采用 复制的方法产生。用鼠标左键选中器件并按住左键拖动， 可以将模块放到适当的位置。
FPGA教程--QuartusII入门指南
FPGA教程--QuartusII入门指南第一讲：QUARTUS II 安装及工程建立 (2)1.1Q UARTUS II安装 (2)1.1.1QuartusII安装文件夹内容 (2)1.1.2QuartusII安装步骤 (3)1.1.3QuartusII破解步骤 (4)1.2工程建立 (8)第二讲：VERILOG HDL语言的应用与仿真 (15)2.1分频器原理说明 (15)2.2编写V ERILOG HDL程序 (15)2.3程序仿真 (27)第三讲：原理图方式编程及I P核调用 (39)第四讲：程序下载 (67)4.1引脚配置 (67)FPGA教程——Quartu s II 入门指南第一讲：Q u a r t u s I I安装及工程建立。
第二讲：V e r i l o g H D L语言的运用及仿真。
第三讲：原理图方式编程及I P核调用。
第四讲：程序下载。
第一讲：Quartus II 安装及工程建立1. 1QuartusII安装本指南的QuartusII版本是QuartusII 7.2。
1.1.1QuartusII安装文件夹内容从网上下载或是从其它地方考贝来的QuartusII7.2文件夹内包含两个文件：72_quartus_windows.exe和压缩文件Crack_QII72，如图1-1所示。
图1-1 QuartusII安装文件夹包含文件1.1.2QuartusII安装步骤（1）双击72_quartus_windows.exe文件，出现QuartusII7.2对话框，如图1-2。
图1-2 QuartusII7.2对话框（2）点击Install按钮，开始安装，等待完成出现Quartus II 7.2 Setup安装对话框，如图1-3，点击Next，对话框变为图1-4所示，选择同意选项，点击Next，直到出现图1-5，单击Finish完成安装。
图1-3 Quartus II 7.2 Setup安装对话框图1-4 Quartus II 7.2 Setup安装对话框图1-5 Quartus II 7.2 Setup安装对话框1.1.3QuartusII破解步骤（1）解压文件Crack_QII72，出现四个文件license.DAT，Quartus_II_7.2_b151破解器.exe，sys_cpt.dll，读我.txt，如图1-6所示，其中读我.txt文件有破解说明。
Quartus II中FPGA管脚的分配策略
Quartus II中FPGA管脚分配策略Quartus II中FPGA管脚的分配策略编写：***校核：审核：二〇一年月日目录目录目录 (I)QUARTUS II中FPGA管脚分配策略 (1)1.FPGA管脚介绍 (1)1.1.电源管脚 (1)1.2.配置管脚 (2)1.3.普通I/O管脚 (2)1.4.时钟管脚 (2)2.FPGA管脚分配方法 (3)2.1.P IN P LANNER方式 (3)2.2.I MPORT A SSIGNMENTS方式 (3)2.3.T CL S CRIPTS方式 (6)2.4.项目组统一使用方式 (8)3.编写FPGA管脚分配文件 (9)3.1.查看PDF格式的原理图 (9)3.2.查看P RJ PCB格式的原理图 (10)4.保存FPGA管脚分配文件 (11)4.1.T CL格式或CSV格式 (11)4.2.QSF格式 (11)4.3.项目组统一使用格式 (11)附录管脚类型说明 (12)Quartus II中FPGA管脚分配策略1.FPGA管脚介绍FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。
一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。
从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。
下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。
图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA的各个管脚分布在不同的Bank中。
其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。
圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。
正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。
五边形标记的管脚为配置管脚。
QuartusII软件操作
Quartus II 软件操作
第二步 根据电路图综合电路 电路图输入到CAD系统之后，许多CAD工具会对其进行处
理。流程的第一步是使用综合工具，将电路图编译成逻辑表 达式，然后，电路综合的下一步是工艺映射，通过使用可用 的逻辑元件，确定每个逻辑表达式如何在目标芯片中实现。
使用编译器。选择Processing/Compile tool 命令，打 开对应窗口，共包括四个模块。分析与综合模块执行 Quartus II 中的综合步骤，它产生逻辑元件组成的一个电路。 装配模块（Fitter)模块决定芯片上各电路元件的精确布局。 其中综合模块产生的每个元件都将在芯片上实现。每个模块 也可以单独运行。也可以使用其他命令启动编译。编译完成 时，可以查看编译报告。出现错误时，点击错误信息，可以 突出显示错误出现的位置。
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它
们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。
1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
① 功能仿真 选择Assignments/settings命令，打开settings窗口。
在该窗口的左面，单击Simulator项，在弹出的窗口中，选 择fuctional选项作为仿真模式。为了完成仿真器的设置， 需要选择Processing/Generate functional simulation Netlist命令。 Quartus II根据测试输入，产生 example_schematic.vwf文件中定义的输出。选择 Processing/start simulation（或使用快捷图标），开始 运行电路的功能仿真。仿真结束之后， Quartus II指出仿 真完成，并给出仿真报告。
FPGA学习笔记之引脚分配
2016/2/10笔记一：分配引脚的四种方法：（Quartus II (64-bit)）1、常规方法，利用Pin Planner命令，适用于引脚使用比较少的工程，简洁方便；2、使用.csv文件进行引脚分配：步骤一：利用记事本新建一个.csv的格式文件，内容格式如图下图所示，然后保存；步骤二：选择菜单栏Assignments-->Import Assignment,添加刚才生成的文件路径；)步骤三：点击OK，引脚分配完成。
注意：.csv文件保存路径不要有中文，建议保存在工程文件夹下。
3、使用.qsf文件进行引脚分配：步骤一：在Quartus II中打开.qsf文件（系统默认生成.qsf文件，默认保存在该工程文件夹下）步骤二：添加以下格式内容，格式如下图所示；步骤三：点击保存，引脚分配完成。
4、使用.tcl文件进行引脚分配：步骤一：生成.tcl文件，选择菜单栏Project-->Generate Tcl File For Project,点击OK,默认保存路径为该工程文件夹；）步骤二：添加以下格式内容，格式和.qsf文件格式一致；步骤三：选择菜单栏Tool-->Tcl Scripts，选择生成的.tcl文件，点击Run，引脚分配完成。
说明：在实际的应用过程中，我们应该根据工程的子模块个数和引脚的使用多少来选择合适的引脚分配方式，笔者总结了以下几条：（不喜勿喷，还望多多赐教）1、工程中使用的引脚数为个位数时，并且特别少，建议使用常规方法，利用Pin Planner 命令进行引脚分配；2、工程中只有一个子模块时，如果引脚众多，尤其使用到数码管显示时，建议使用.tcl ！文件进行引脚分配；如图所示，.tcl文件中标识符和变量名已经给出，只需要输入对应引脚，比较方便。
在多子模块的情况下，.tcl文件中没有给出标识符和变量名，这点需要注意。
3、多个子模块，使用引脚众多的情况下，利用.tcl文件、.csv文件和.qsf文件进行引脚分配大同小异，不过个人更喜欢利用.csv文件进行引脚分配，因为格式相对简单。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Quartus II中FPGA的管脚分配保存方法
一、摘要
将Quartus II中FPGA管脚的分配及保存方法做一个汇总。
二、管脚分配方法
FPGA 的管脚分配，除了在QII软件中，选择“Assignments ->Pin”标签（或者点击按钮），打开Pin Planner，分配管脚外，还有以下2种方法。
方法一：Import Assignments
步骤1：
使用记事本或类似软件新建一个txt文件（或csv文件），按如下格式编写管脚分配内容（不同的开发版，其内容也不同，本文以我使用的DIY_DE2开发板为范例）。
【这种方式格式最为简单】
注意：To和Location两个关键字中间有一个半角逗号。
图1 pin.txt
步骤2：
在QII软件中，选择“Assignments -> Import Assignments”。
如图所示，导入xxx.txt或者xxx.csv文件即可
图2 导入pin.txt
步骤3：
在QII软件中，选择“Assignments -> Pin”标签（或者点击按钮），打开Pin Planner，验证管脚是否分配正确。
图3 验证管脚是否分配正确
方法二：导入source xxx.tcl文件
步骤1：
在QII软件中，使用“Assignments -> Remove Assignments”标签，移除管脚分配内容，以确保此次操作，分配的管脚没有因为覆盖而出现错误的情况。
图4 Remove Assignments
注：在未执行任何管脚分配操作新工程中，可跳过步骤1。
步骤2：
使用记事本或类似软件新建一个tcl文件，按如下格式编写管脚分配内容（不同的开发版，其内容也不同，本文以我使用的DIY_DE2开发板为范例）。
注意关键字set_location_assignment和-to的用法。
图5 pin.tcl
步骤3：
执行pin.tcl
方法1：在QII软件中，使用“View -> Utility Windows -> Tcl Console”标签，打开Quartus II Tcl Console。
执行语句：
图6 source pin.tcl
方法2：在QII软件中，使用“Tools -> Tcl Scripts …”标签，打开Tcl Scripts。
图7 Tcl Scripts
选择pin.tcl，选择“Run”标签，执行Tcl文件。
步骤4：
同方法1的步骤3。
三、FPGA管脚分配文件保存方法
使用别人的工程时，有时找不到他的管脚文件，但可以把他已经绑定好的管脚保存下来，输出到文件里。
方法一：
查看引脚绑定情况，quartus -> assignment -> Pins，打开FPGA引脚界面，在这个界面的菜单中可以保存引脚文件为csv格式（表格形式）和tcl格式。
步骤：File -> Export… -> 选择保存名字和保存格式。
方法二：
直接输出管脚配置，assignmengt -> Export assignmengt，可以保存配置为qsf格式，该格式可以用记事本查看，在该文件中同样包含了引脚信息。
注意：保存时会在原工程文件夹下新建一个文件夹。
至于元件的其它配置方式，可以在qsf文件和tcl文件中用语句来设置，也可以在Assignment -> device，界面中设置。
加载：
使用已经有的引脚文件时，在选项assignment -> Import assignment，中可以选择要加载的引脚文件。
此时，可以加载qsf 和csv(或txt)文件。
保存的csv(txt)文件、qsf文件和tcl文件的区别：
csv(txt)文件：包含芯片所有管脚信息，包括分配的和未分配的；
qsf文件：包含管脚分配信息和芯片信息；
tcl文件：只包含已分配管脚信息。