数字集成电路实验-反相器实验报告

第三次实验课 反相器（下）
实验日期：2014
2.3 分析如下电路，解答下列问题
上面的电路用两种方式实现了反相器，左图只使用了NMOS ，右图则使用了CMOS(NMOS 和PMOS)。

试完成：V F 3.0-=φ
1.仿真得到两个电路的VTC 图形
答：红色的为仅用NMOS 实现的反相器的VTC 图形；蓝色的为使用CMOS 的反相器的VTC 图形,如图：
2.计算两种电路的V OH ，V OL 及V M 。

可参考波形确定管子的工作状态。

答：①当Vin=2.5V 时，N 管导通
有在体偏置条件下阀值电压公式：
)22(0F SB F T T V V V φφγ-+-+=
()()()⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=⎥⎦
⎤⎢⎣⎡--=22220'2011'222'OL OL T in n DS DS T GS M M n d DSAT DSAT T DD M M n DSAT V V V V L W k V V V V L W k I V V V V L W k I （M2速度饱和）
将下列数据代人
V
V V A k V V V D SAT n F T 63.0,/10115,3.0,43.026'0=⨯=-==-φ25
.075.0,25.0375.01122==M M M M L W L W
解得： V V OL 2875.0=
当Vin=0V 时，N 管截止，Vout=OH V =2.5V
求解M V :
当out in V V =时，由于GS DS V V =，M1工作在饱和区
此时流过M1（速度饱和）的电流为：
()⎥⎥⎦
⎤⎢⎢⎣⎡--=22011'1DSAT DSAT T in M M n DSAT V V V V L W k I （1） 流过M2的电流为（速度饱和）
()⎥⎥⎦
⎤⎢⎢⎣⎡---=2222'2DSAT DSAT T out DD M M n DSAT V V V V V L W k I (2) )22(0F SB F T T V V V φφγ-+-+=（3）
M out in SB V V V V ===
联立方程解得
M V =1.017V
②对于CMOS 器件
当Vin=0时，V V V out O H 5.2==
当Vin=2.5时，V V V out O L 0==
求解M V :
当out in V V =时，由于GS DS V V =，NMOS 与PMOS 工作在饱和区
由于T M D SAT V V V -<，此时已经发生了速度饱和（参考波形）
代入，联立解得：
将下列数据
V V V V V V V V V A k V A k L W k k L W k k V k V k r r V V V r V V V V V V V V k V V V V k DSATp DSATn Tp Tn p n p
p p p n
n n n DSATn
n DSATp
p DSAT TP DD DSAT Tn M DSATp Tp DD M DSATp p DSATn Tn M DSATn n 1,63.04.0,43.0,/1030,/101151)2/()2/(0
)2/()2/(26'26''
'-==-==⨯-=⨯====+++++=
=---+----
M V =1.132315968V
3.哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益)
答：CMOS 反相器更好。

CMOS 反相器的输出特性曲线的过渡区更窄，噪声容限更大，且CMOS 反相器的OL V 更低。

2.4 分析下面的buffer 电路
1.单位反相器的输入电容为10fF ，为了驱动一个20pF 的电容，在单位反相器（尺寸系数为1）后面新加了两级反相器如上图所示。

单位反相器的本征延迟是70ps 。

如果输入栅电容和反相器尺寸成正比，试确定所加入反相器的尺寸（给出尺寸系数），要求使传播延迟最小。

并计算出该最小延迟。

解：N N g L F C C f ==1
, 带入数据解得6.12=f )1(0γN
p p F
Nt t += 1=γ 带入数据解得pS t p 779.3807
= 2.如果可以自由选择反相器链的级数来减小延迟，那么你会选择插入几级反相器？这个时候的传播延迟是多少？
解：最小延迟对级数求导，得
0=-+N
InF F F N
N γ 带入数据6.3=f 得6=N ，即插入六级反相器 pS F
Nt t N
p p 8054.1910)1(0=+=γ
3.比较1和2两种方法改善延迟性能的优缺点。

答：第一种方法延迟大，但第一种方法需要的反相器级数少，电路面积小；第二种方法延迟更小，但第二种方法需要的反相器级数多，电路面积大。

附：源代码
*sim_option*
.option post acct probe accurate
.option tnom=25
.option ingold=2 limpts=30000 method=gear
.option lvltim=2 imax=20 gmindc=1.0e-12
.TITLE exercise 2.3.1 CMOS
.lib'F:\test2\cmos25_level49.lib' TT
.global vdd
Mn3 out in 0 0 NMOS W=0.375u L=0.25u
Mp4 out in vdd vdd PMOS W=0.75u L=0.25u
Vdd Vdd 0 2.5V
Vin in 0 0
.DC Vin 0 2.5V 0.1V
.probe V(out)
.alter
.TITLE Exercise 2.3.2 2NMOS
.global vdd
Mn1 out in 0 0 NMOS W=0.75u L=0.25u
Mn2 out Vdd Vdd 0 NMOS W=0.375u L=0.25u
Vdd Vdd 0 2.5V
Vin in 0 0
.DC Vin 0 2.5V 0.1V .probe V(out)
.probe V(in)
.end。