iispPAC10,20在系统模拟可编程技术应用

在系统模拟可编程技术应用
实验人：
实验日期：
实验地点：
一、实验目的
1.，掌握ispPAC1.0，20的使用。

2，学习ispPAC快化电路设计方法。

3，掌握硬件电路的下载和测试。

4，学习并掌握差分放大器的设计原理
5，掌握用可编程模拟器件设计有源滤波器的方法。

6，学会滤波器的幅频和相频特性曲线的测试方法。

7，掌握用ispPAC20实现数控振荡器。

二、实验仪器设备
1，微机（装有PAC-Designer软件）
2，直流稳压电源
3，双踪示波器
4，低频信号源
5，实验板
三、实验原理
在系统可编程模拟器件ispPAC(in-system Programmable Analog Circuit)是美国Lattice半导体公司于1999年底推出的系列产品，到目前为止共推出了六种产品：ispPAC10、 ispPAC20、 ispPAC30、 ispPAC80 、ispPAC81、ispPAC-Power1208。

它的问世翻开了模拟电路设计的新篇章，为EDA技术的应用开辟了更广阔的应用前景。

与数字在系统可编程大规模集及超规模集成电路（ispLSI、 ispVLSI等）一样，ispPAC同样具有在系统可编程技术的优势和特点。

设计者可通过基于Windows的PAC-Designer开发软件在计算机上快速、方便地进行模拟电路设计、修改，对电路的特性进行仿真，然后将设计方案下载到芯片中。

同时还可以对已装配在印制板上的ispPAC 进行校验、修改或重新设计。

ispPAC把高集成度的精确设计集于一体，取代了传统的分立元件或ASIC所能实现的功能。

具有开发速度快、成本低、可靠性高、保密性强等特点。

ispPAC芯片包含有可编程模拟宏单元（PAC模块），它可以是仪器放大器、求和放大器或其它功能单元，主要承担模拟信号的处理任务。

PAC块的输入、输出通过模拟布线区ARP(Analog Routing Pool)互相连接，ARP在器件管脚和PAC块的输入、输出间提供了一个可编程的模拟线路网络，无需外部连接就可将PAC块级联使用。

芯片中还包含有配置存储器，是电擦除的E2CMOS存储器，可重复使用10000次，且编程时无需专用编程电源，它以数据形式存储PAC块中选择的增益、反馈电容值、与反馈电阻串联的开关状态、PAC块的输入、输出之间的连接和管脚之间的连接等信息。

除此之外，ispPAC中还包含有参考电压、自校正电路以及isp接口等电路。

目前，在系统可编程模拟器件系列己成功地应用于音响设备、医疗设备、测试设备、计算机外围设备以及数据采集系统、监控系统和机器人、工厂自动化等诸多领域。

其中ispPAC10适于信号的调理和滤波，ispPAC20适于信号的转换和监视，ispPAC30适合于做通用的模拟前段，ispPAC80与ispPAC81可以方便地实现多种类型的5阶滤波器电路。

ispPAC-POWR1208 器件综合了Lattice公司领先业界的ispPAC 和 CPLD 工艺，其可编程的模拟输入能为多个供电节点（最多达 12 处）提供精确的同步监控，与此同时在CPLD芯片上又能产生最有效的控制信号，它可用于电源定序和监督等方面。

ispPAC系列共包括五种器件：ispPAC10、ispPAC20、ispPAC30、ispPAC80 、ispPAC81，
可用于实现信号放大、衰减、叠加、滤波、比较、积分、模/数转换等功能。

1 内部结构与基本原理
通用型可编程模拟器件主要包括现场可编程模拟阵列（FPAA）和在系统可编程模拟电路（ispPAC）两大类。

二者的基本结构与可编程逻辑器件相似，主要包括可编程模拟单元（Configurable Analog Block，CAB）、可编程互连网络（Programmable Interconnection Network）、配置逻辑（接口）、配置数据存储器（Configuration Data Memory）、模拟I/O单元（或输入单元、输出单元）等几大部分
模拟I/O单元等与器件引脚相连，负责对输入、输出信号进行驱动和偏置、配置逻辑通过串行、并行总线或在系统编程（ISP）方式，接收外部输入的配置数据并存入配置数据存储器；配置数据存储器可以是移位寄存器、SRAM或者非易失的E2PROM、FLASH等，其容量可以数十位至数千位不等；可编程互连网络是多输入、多输出的信号交换网络，受配置数据控制，完成各CAB之间及其与模拟I/O单元之间的电路连接和信号传递；CAB是可编程模拟器件的基本单元，一般由运行放大器或跨导放大器配合外围的可编程电容阵列、电阻阵列、开关阵列等共同构成。

各元件取值及相互间连接关系等均受配置数据控制，从而呈现不同的CAB功能组态和元件参数组合，以实现用户所需的电路功能。

CAB的性能及其功能组态和参数相合的数目，是决定可编程模拟器件功能强弱和应用范围的主要因素。

数模混俣可编程器件可看作是可编程模拟器件的推广形式。

以SIDSA公司的FIPSOC 系列（数模混合现场可编程片上系统）为例，它既包含有模拟的可编程单元和互连网络，又包含有由逻辑宏单元和开关矩组成的FPGA，还包含有A/D、D/A转换器和用于配置与控制的嵌入式微处理器等要，可用于片上系统（SOC）的开发与实现。

但其模拟部分的规模较小，主要面向数据采集、实时监控等特定应用
2 基本开发流程
可编程模拟器件开发的主要步骤依次为：（1）电路表达，即根据设计任务，结合选用的可编程模拟器件的资源、结构特点，初步确定设计方案；（2）分解与综合，即对各功能模块进行细化，并利用开发工具输入或调用宏函数自动生成电原理图；（3）布局布线，即确定各电路要素与器件资源之间的对应关系以及器件内部的信号连接等。

可自动或手动完成；（4）设计验证，即对设计进行仿真（根据器件模型和输入信号等，计算并显示电路响应），以初步确定当前设计是否满足功能和指标要求。

如果不满足，应返回上一步骤进行修改；（5）由开发工具自动生成当前设计的编程数据和文件；（6）器件编程，即将编程数据写入器件内部的配置数据存储顺。

一般通过在线配置方式完成，也可利用通用编程器脱机编程；（7）电路实测，即利用仪器对配置后的器件及电路进行实际测试，详细验证其各项功能和指标。

如果发现问题，还需返回前有关步骤加以修改和完善。

可编缉模拟器件设计的基本流程图如图2所示。

该流程主要在微机上利用开发工具完成，基本可做到“所见即所得”。

以往由于元件超差、接触不良等实际因素造成的延误和返工可基本消除，对设计者的要求也大大降低。

四、实验内容
（一）小信号放大器
1、实验原理
ispPAC10器件的结构由四个基本单元电路，模拟布线池，配置存储器，参考电压，自动校正单元和ISP接口所组成如图1.0。

器件用5V单电源供电。

其基本单元电路（PACblock）由一个差分输出的求和放大器(OA)和两个具有差分输入的、增益为±1至±10以整数步长可调的仪用放大器组成。

输出求和放大器的反馈回路由一个电阻和一个电容并联组成。

其中，电阻回路有一个可编程的开关控制其开断；电容回路中提供了120多个可编程电容值以便根据需要构成不同参数的有源滤波器电路。

如图1.2所示
ispPAC 10内部结构框图如图10.4-1所示。

由4个PAC块、配置存储器、模拟布线区、参考电压、自校正和isp接口电路等组成。

PAC块处理模拟信号，PAC块由两个仪用放大器IA和一个输出放大器OA组成，如图10.4-2所示。

输入仪用放大器的输入阻抗为109Ω，共模抑制比为69db，增益可通过编程设置
.主要功能指标:4个仪表放大器增益/衰减能分级进行、可编程的增益范围（0~80dB）、多
达4个输入的信号求和、精确有源滤波（10~100KHz）、器件可重复檫写10000次
2、实验内容
用ispPAC10设计下列放大器
（1）放大增益为185倍，测试条件Vi=5mv；
（2）设计一放大器，放大增益为78.5倍，Vi=10mv(直流)；
（3）设计一衰减器，衰减比例为2/9。

3、实验结果与数据分析
（1）放大增益为185倍，测试条件Vi=5mv
电路连接原理图
电路仿真的幅频和相频曲线
频率f(Hz) 输出电压Uo(V) 放大倍数（Au）增益20logAu(dB) 500 1.04 208 46.36
1k 1.04 208 46.36
3k 1.04 208 46.36
5k 1.04 208 46.36
30k 1.04 208 46.36
50k 1.02 204 46.19
100k 0.96 192 45.67
150k 0.80 160 44.08
160k 0.79 158 43.97
180k 0.76 152 43.63
190k 0.73 146 43.29
200k 0.72 144 43.17
210k 0.64 128 42.14
250k 0.60 120 41.58
理论值185 45.34
理论：f H=370kHz, 实际：f H=190.5kHz
（2）放大增益为78.5倍，Vi=10mv(直流)
电路连接原理图
电路仿真的幅频和相频曲线
频率f(Hz) 输出电压Uo(V) 放大倍数（Au）增益20logAu(dB)
50 0.88 88 38.89
100 0.88 88 38.89
300 0.88 88 38.89
500 0.88 88 38.89
1k 0.88 88 38.89
3k 0.88 88 38.89
5k 0.88 88 38.89
50k 0.88 88 38.89
100k 0.84 84 38.49
150k 0.72 72 37.15
200k 0.64 64 36.12
210 0.62 62 35.85
230k 0.60 60 35.56
250k 0.56 56 34.96
300k 0.52 52 34.32
理论值78.5 37.89
理论：f H=300kHz, 实际：f H=210.02kHz
(3) 衰减比例为2/9,Vi=0..9V
电路连接原理图
电路仿真的幅频和相频曲线
频率f(Hz) 输出电压Uo(V) 放大倍数（Au）增益20logAu(dB) 1k 0.22 0.24 -12.40
3k 0.22 0.24 -12.40
5k 0.22 0.24 -12.40
30k 0.22 0.24 -12.40
50k 0.22 0.24 -12.40
100k 0.22 0.24 -12.40
150k 0.23 0.26 -11.70
200k 0.24 0.27 -11.37
250k 0.26 0.29 -10.75
300k 0.28 0.31 -10.17
350k 0.32 0.35 -9.12
400k 0.35 0.38 -8.40
410k 0.36 0,40 -7.96
420k 0.37 0.41 -7.74
430 0.38 0.42 -7.54
450k 0.40 0.44 -7.13
理论值-13.06
理论：f H=1.13MHz, 实际：f H=425.74kHz
4实验结论：
根据数据画出的图见作图纸，（1）实际值与理论值误差的原因是：输出电压是使用示波器测量的，示波器的精准度不够高，再加上读书时眼睛的估测也会有偏差。

（2）增益与带宽成反比。

(二)有源滤波器的设计
1、实验原理
2、实验内容
（1）一双阶有源滤波器，要求实现低通转折频率f0为30kHz,增益为2 电路连接原理图
电路仿真的幅频和相频曲线
频率f(Hz) 输出电压Uo(V) 放大倍数（Au）增益20logAu(dB)
50 1.0 2 6.02
100 1.0 2 6.02
500 1.0 2 6.02
1k 1.0 2 6.02
3k 1.0 2 6.02
5k 1.1 2.2 6.85
10k 1.15 2.3 7.23
15k 1.3 2.6 8.30
20k 1.6 3.2 10.10
25k 1.95 3.9 11.82
30k 2.0 4.0 12.04
35k 1.5 3.0 9.54
40k 1.0 2.0 6.02
45k 0.75 1.5 3.52
46k 0.7 1.4 2.92
50k 0.55 1.1 0.83
理论值 2 6.02
理论：f H=44.4kHz, 实际：f H=46.6kHz
(2) 一双阶有源滤波器，要求实现带通中心频率f0为30kHz,增益为2 电路连接原理图
电路仿真的幅频和相频曲线
频率f(Hz) 输出电压Uo(V) 放大倍数（Au）增益20logAu(dB) 20k 0.53 1.06 0.51
21k 0.6 1.2 1.58
22.6k 0.70 1.4 2.92
23k 0.76 1.52 3.64
28k 1.0 2 6.02
30k 1.02 2.04 6.19
32i 1.01 2.02 6.11
36k 0.84 1.68 4.51
38k 0.76 1.52 3.64
40k 0.70 1.4 2.92
41k 0.64 1.28 2.14
理论值 2 6.02
实际值：f L=22.6kHz,f0=30.5kHz,f H=40.3kHz
3、实验结果与分析
OUT1输出的是低通，OUT2输出的是带通，根据规律应把PAC1中的电容调小可以接近要求，调到C=1.07uf基本满足。

（三）数控振荡器
1,、实验原理
（1）. ispPAC20的结构
图10.4-6是ispPAC20的内部结构框图，包含两个PAC块、两个比较器CP、一个数模转换器DAC以及模拟布线区、配置存储器、参考电压、自校正、isp接口等电路。

图10.4-7是开发软件PAC-Designer中ispPAC20的内部电路。

（2）.比较器
ispPAC20中有两个可编程的双差分输入比较器，工作原理与常规的比较器一样。

不同的是，该比较器的每个输入端都是差分输入方式，都有一个Vin+端和一个Vin-端，输入端电压定义为Vin+ －Vin-。

比较器是对两个差分电压进行比较。

比较器的输入可以是外部信号（IN3，CPIN管脚引入），也可以是器件内部信号（如DACOUT, OUT2, 3V, 1.5V）在图10.4-7中，比较器的反相输入端闲置不用，其输入端电压为0V（2.5V －2.5V=0V）。

比较器最常用的参考电压是用DAC的输出信号，DAC的输出可以提供256种不同电压。

此外，器件内部还提供1.5V和3V的固定电压，用固定电压作为比较器的输入，DAC就可用作其他用途。

注意，在CP2的同相输入端上有一个反相器，信号经反相器后才接至比较器的输入端。

两个比较器都具有迟滞性，且对任一输入变化都是对称的。

迟滞环幅度为47mV。

器件出厂时，迟滞特性默认为有效（Hyst=on），可通过编程使之失效（Hyst=off）。

迟滞特性对两个比较器的作用相同，并同时起作用。

两个比较器的输出端有附加电路，有三个输出管脚CP1OUT，WINDOW和CP2OUT。

CP2的输出信号直接送至CP2OUT管脚，是直接输出。

CP1的输出端接有一个D触发器。

D触发器的输入为CP1的输出，D触发器的输出接至CP1OUT管脚。

CP1有两种输出方式：直接输出方式和时钟方式。

直接输出方式就是D触发器被旁路，CP1的输出信号直接送至CP1OUT。

时钟方式即CP1的输出信号经D触发器输出，D触发器的触发信号是PC管脚上的信号，触发方式为上升沿。

两种方式可编程选择。

不作选择时，默认为直接输出方式。

在CP1与CP2输出端之间的附加电路，有两种模式：异或模式和触发器模式。

设置为“异或”（XOR）模式时，其输出WINDOW是CP1和CP2输出信号的异或。

设置为触发器模式时，该电路相当于RS触发器，该模式用于IA4的极性控制。

电路连接原理图：由积分器和窗口比较器组成
2、实验内容
（1）运行PAC-Designer软件，根据预习时所作的设计进行设计输入。

（2）把设计好的正确电路下载到相应的芯片中。

（3）用常规实验仪器测试下载的电路的各项指标是否正确，若有误差，则进行修改、再下
载，直到达到要求为止。

3、实验数据分析
C=1.07pf
DAC(V) 三角波电压（V）三角波T(us) 三角波f(kHz) 方波电压（V）方波T(us) 方波f（kHz）2.9766 2.00 1.60 625 5 1.50 667
2.6250 1.75 1.55 645 5 1.45 670
2.3438 1.50 1.40 714 5 1.40 714
2.0625 1.30 1.35 741 5 1.30 769
1.7109 1.10 1.30 769 5 1.10 909
1.4531 0.90 1.25 800 5 1.30 769
1.1016 0.70 1.20 833 5 1.10 909
0.8906 0.52 1.15 870 5 1.15 870
0.5391 0.36 1.10 909 5 1.20 833
0.2578 0.20 0.75 1333 5 1.40 714
4、实验结果与分析
实验过程中三角波电压随着输入电压减小而减小，方波的电压不变。

实验心得体会
经过一周多的实验，我在系统模拟对可编程有了很多了解，掌握了ispPAC10.20模块，而且还巩固了对模电的学习，对于积分器，滤波器的电路及原理已经生疏了许多，这次实验就需要这些知识，所以，实践不仅是学习新的知识，也是要对以前的知识进行复习，还要了解软件。

第一个实验是放大器，电路比较简单，连线注意串联和并联的关系，然后就是熟悉实验的内容，对实验结果进行验证就可以了。

仿真的结果虽然出来了，但是实验中都会产生误差，然后第误差进行分析，在分析中对原理加深了理解，这次实验中碰到的最大问题就是下载的问题，有时总不能把电路下载到芯片中去，对实验造成了麻烦，不过这也是器件的问题，长时间工作就会有了影响，实验中还是掌握许多技巧，方便进行实验。

几个实验坐下来，发现实验过程中，由于实验器材和环境的限制，实验的结果并不一定能达到让人满意的结果，往往不能同时满足所有的条件，不能尽善尽美。

这样就需要不断的尝试和改进，这样做实验的效果就达到了，在尝试的过程中能学到很多对理论知识的解释。

大学生除了学习书本知识，还需要参加实践。

因为很多的大学生都清醒得知道“两耳不闻窗外事，一心只读圣贤书”的人不是现代社会需要的人才。

大学生要在社会实践中培养独立思考、独立工作和独立解决问题能力。

通过参加一些实践性活动巩固所学的理论，增长一些书本上学不到的知识和技能。

因为知识要转化成真正的能力要依靠实践的经验和锻炼。

面对日益严峻的就业形势和日新月异的社会，我觉得大学生应该转变观念，不要简单地积累经验的，更重要的是借机培养自己的实践能力。

通过这次的在系统可编程应用实验，我受益匪浅。

我知道了如何作实验前准备，做实验应有的态度和作风。

学到的知识与难度成正比，使我受益匪浅。