晶振在PCB中的放置位置
单片机晶振电路原理图
单片机晶振电路原理图
单片机晶振电路的原理图如下：
[晶振电路原理图]
在原理图中，我们可以看到一个晶振元件被连接到一个单片机上。
晶振元件包括四个引脚：两个供电引脚（VCC和GND），一个输出引脚（OUT），以及一个输入引脚（IN）。
VCC和GND引脚分别连接到单片机的供电电源，用于为晶振
元件提供电源。
OUT引脚连接到单片机的晶振输入引脚，用
于向单片机提供晶振信号。
IN引脚则连接到单片机的晶振输
出引脚，用于接收单片机的反馈信号。
晶振元件起到了一个产生稳定的振荡频率的作用。
当VCC和GND引脚被连接到电源后，晶振元件开始振荡，将振荡信号
通过OUT引脚输出。
单片机接收到这个振荡信号后，会根据
反馈信号通过IN引脚调整晶振元件的振荡频率，从而保持稳
定的振荡。
通过晶振电路，单片机能够根据振荡信号来确定时间的基准，进而实现各种功能。
这是单片机工作的基础。
贴片晶振铺地方法
贴片晶振铺地方法引言:贴片晶振是现代电子设备中常用的元件之一，广泛应用于各种电子产品中。
在电子设备的设计中，贴片晶振的布局和铺地是非常重要的环节，它直接影响到电路的稳定性和可靠性。
本文将介绍贴片晶振的铺地方法和注意事项。
一、贴片晶振的作用和特点贴片晶振是一种用于产生稳定振荡信号的元件，广泛应用于时钟、计时、通信等电子设备中。
它具有尺寸小、重量轻、功耗低等特点，适用于高密度集成电路的设计。
二、贴片晶振的布局原则1. 避免与其他高频元件靠近：贴片晶振应尽量避免与其他高频元件（如射频模块、电源模块等）靠近，以防止互相干扰，影响振荡信号的稳定性。
2. 与地线连接短: 贴片晶振的地线应尽量短而直接地连接到地，以减小地线电阻和电感，提高信号的质量。
3. 与电源线分开布局: 贴片晶振的电源线应与其他信号线分开布局，以防止互相干扰，影响振荡信号的稳定性。
4. 尽量减少共面回路: 贴片晶振的布局应尽量避免形成共面回路，以减小电磁辐射和互相干扰，提高电路的抗干扰能力。
三、贴片晶振的铺地方法1. 地面区域的规划: 在PCB设计中，应规划好地面区域，保证贴片晶振的地线能够尽量短而直接地连接到地，以减小地线电阻和电感，提高信号的质量。
2. 与其他信号线的间距: 贴片晶振的布局应与其他信号线保持一定的间距，以减小互相干扰的可能性。
3. 与电源线的分离: 贴片晶振的电源线应与其他信号线分开布局，以避免互相干扰，影响振荡信号的稳定性。
4. 使用电容器: 在贴片晶振的电源线和地线之间，可以串联一个适当大小的电容器，以提供稳定的电源和地线，减小电源的纹波和噪声。
四、贴片晶振布局中的注意事项1. 避免共面回路: 贴片晶振的布局应尽量避免形成共面回路，以减小电磁辐射和互相干扰，提高电路的抗干扰能力。
2. 避免电源噪声: 贴片晶振的布局应与电源线保持一定的距离，以避免电源线的纹波和噪声对振荡信号的影响。
3. 避免机械振动: 贴片晶振应避免机械振动，以免影响振荡信号的稳定性。
晶振PCB布线
晶振PCB布线2012-12-04 09:46:29| 分类：电子制作 | 标签：晶振布线|举报|字号订阅序：我之前画的板子都不是很高的频率，晶振也只是就近看。
今天看到论坛里提到，所以找点资料，整理于此。
晶振 PCB设计印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。
随着电于技术的飞速发展，PCB的密度越来越高。
PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB 设计的一般原则，并应符合抗干扰设计的要求。
首先，要考虑PCB尺寸大小。
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后．再确定特殊元件的位置。
最后，根据电路的功能单元，对电路的全部元器件进行布局。
时钟源通常是系统中最严重的EMI辐射源，如果接长线，其结果是长线就成了天线，这在很多应用中是不准许的，所有时钟源都必须尽量靠近相关器件，必要时用多个时钟源，不得以下可以采用多层PCB将时钟连线屏蔽（但这种方法只有在不得以下为之，而且成本未必低于多时钟（多层PCB的价格明显高于双面板），要过某些强制标准的产品尽量不要这么干）。
有源晶振的输出一般是标准TTL规格，至于能驱动多少芯片要看这些芯片的特性。
晶振的选择和PCB布局(一)晶体的选择和PCB板布局会对VCXO、CLK发生器的性能参数产生一定的影响。
选择晶体时，除了频率、封装、精度和工作温度范围，在VCXO应用中还应注意等效串联电阻和负载电容。
串联电阻导致晶体的功耗增大。
阻值越低，振荡器越容易起振。
负载电容是晶体的一个重要参数，首先，它决定了晶体的谐振频率。
一般晶体的标称频率指的是其并联指定负载电容后的谐振频率。
应当指出，此处的标称频率是当CL等于指定负载电容时利用公式(1)计算出的值，但不是利用计算出的值。
因此，VCXO的调谐范围与CL的值紧密相关。
PCB模块化布局---时钟电路设计
PCB模块化布局---时钟电路设计在一个电路系统中，时钟是必不可少的一部分。
时钟电路相当关键，在电路中的作用犹如人的心脏的作用，如果电路系统的时钟出错了，系统就会发生紊乱，因此在PCB中设计一个好的时钟电路是非常必要的。
我们常用的时钟电路有：晶体、晶振、时钟分配器。
有些IC用的时钟可能是由主芯片产生的，但追根溯源，还是由上述三者之一产生的。
接下来结合具体实例，说明时钟电路布局、布线的原则和注意事项。
晶体PCB中常用的晶体封装有：2管脚的插件封装和SMD封装、4管脚的SMD封装，常见封装如下图：2管脚PTH 2管脚SMD封装4管脚SMD封装尽管晶体有不同的规格，但它们的基本电路设计是一致的，因此PCB的布局、布线规则也是通用的。
基本的电路设计如下图：从电路原理图中可以看出，电路由晶体+2个电容组成，这两个电容分别为增益电容和相位电容。
晶体电路布局时，两个电容靠近晶体放置，布局效果图如下：布线时，晶体的一对线要走成类差分的形式，线尽量短、且要加粗并进行包地处理，效果如下图：上述的是最基本和最常见的晶体电路设计，也有一些变形设计，如加串阻、测试点等，如下图,设计思路还是一致的：结合上述，布局应注意：1.和IC布在同一层面，这样可以少打孔；2.布局要紧凑，电容位于晶体和IC之间，且靠近晶体放置，使时钟线到IC尽量短；3.对于有测试点的情况，尽量避免stub或者是使stub尽量短；4.附近不要摆放大功率器件、如电源芯片、MOS管、电感等发热量大的器件；布线应注意：1.和IC同层布局，同层走线，尽量少打孔，如果打孔，需要在附近加回流地孔；2.类差分走线；3.走线要加粗，通常8~12mil;由于晶体时钟波形为正弦波，所以此处按模拟设计思路处理；4.信号线包地处理，且包地线或者铜皮要打屏蔽地孔；5.晶体电路模块区域相当于模拟区域，尽量不要有其他信号穿过；晶振相比于晶体电路，晶振是有源电路，主要由三部分组成：晶振+电源滤波电路+源端匹配电阻：常见电路设计如下图：布局布线效果图如下：布局、布线总结：1.滤波电容靠近电源管脚，遵循先大后小原则摆放，小电容靠得最近；2.匹配电阻靠近晶振摆放；如果原理图中没有这个电阻，可建议加上；3.附近不要摆放大功率器件、如电源芯片、MOS管、电感等发热量大的器件；4.时钟线按50欧姆阻抗线来走；如果时钟线过长，可以走在内层，打孔换层处加回流地孔；5.其他信号与时钟信号保持4W间距；6.包地处理，并加屏蔽地孔；时钟分配器时钟分配器种类比较多，在设计时保证时钟分配器到各个IC的距离尽量短，通常放在对称的位置，例如：时钟分配器电路：PCB设计如下图：布局、布线总结：1.时钟发生电路要靠近时钟分配器，常见的时钟发生电路是晶体、晶振电路；2.时钟分配电路放置在对称位置，保证到各个IC的时钟信号线路尽量短；3.附近不要摆放大功率器件、如电源芯片、MOS管、电感等发热量大的器件；4.时钟信号线过长时，可以走在内层，换层孔的200mil范围内要有回流地过孔；。
晶振layout规则
晶振layout规则
晶振（Crystal）是一种电子元件，用于提供精确的时钟信号，使电路能够准确地执行各种功能。
在PCB设计中，晶振layout（布局）的规则非常重要，因为如果晶振layout不良，将导致系统时钟信号不稳定，从而影响整个电路的可靠性和性能。
以下是晶振layout的一些规则和建议：
1. 将晶振置于尽可能接近芯片的位置，并确保晶振的引脚间距符合芯片引脚的标准间距。
2. 晶振的两个引脚必须通过贴片电容器连接到地面和电源。
这些电容器应放置在晶振的附近，并且应该越接近晶振越好。
3. 晶振的布局应该避免与高速信号线和电源线发生交叉。
这些线会产生电磁干扰（EMI），从而导致晶振信号不稳定。
4. 晶振应该远离任何电磁干扰源，如变压器、电机和高频电磁场等。
5. PCB中必须使用地面平面或地面层来提供良好的地面引用。
地面平面应该尽可能接近晶振，以确保晶振引脚连通到地面。
6. 对于需要使用多个晶振的设计，应该将它们分别布置在不同的地方，并确保它们的布局相互独立，以避免相互干扰。
总之，良好的晶振layout设计可以提高电路的可靠性和性能，但需要注意诸多细节和规则。
因此，设计人员应该仔细考虑这些规则，以确保他们的设计正确无误。
- 1 -。
晶振处理注意事项说明书
Application Note ANENG-XTL-0010 HONG KONG X’TALS LIMITED 晶振处理注意事项晶振应该以适当的方式处理，以减轻产品变质。
本说明描述了一些影响晶振工作的常见因素，这些因素会有机会导致运作失效。
影响晶振运行的常见因素1. 超声波频率超声波技术被广泛应用于工业设备中。
在工业中常见的超声波设备分别是超声清洗工艺和超声焊接工艺。
. 晶振不建议使用于任何超声波清洗工艺上。
超声波焊接机通常以20KHz至60KHz的频率运行。
该频率接近音叉晶振的32.768kHz频率，并可能由于共振效应而破坏晶片。
因晶振结构的固有频率，超声频率也会影响AT切晶振。
以下介绍了一些在进行超声处理时减少出现晶振失效的建议：●检查超声仪是否适合与晶振一起使用。
如果可行，请提前执行一些晶振测试以样品作验证测试。
●确保晶振与产品外壳之间有一定空间，以免在产品组装过程中超声波频率对晶振造成影响。
●放置PCB组件时，应将晶振放置在PCB的中央。
●如果晶振发现问题，请改用其他晶振封装。
●如果超声仪具有控制功能，则应将超声频率切换为远离晶振频率及降低超声仪的运行功率。
●某些清洁液可能会损坏晶振封装，使用前请检查其适用性。
2. PCB 切割在大多数情况下，小尺寸的PCB是从完成组件组装后的大型PCB板上切出的。
PCB上的切割力度会对放置在靠近切割边缘的晶振造成影响。
如果此切割力度太大，将会损坏晶振结构。
失效通常取决于板的位置; 即那些有问题的小型PCB总是会在大型板的同一位置找到。
在设计PCB布局时，应将晶振放置在PCB的中央或远离切割位置，这样可以减少由切割而导致的失效风险。
3. 焊接条件●因应封装的类型和所用材料，焊接条件（例如手工焊接，回流焊，波峰焊接）并非所有产品通用。
例如，无铅焊接工艺比非无铅焊接工艺具有更高的热应力。
●快速升高或降低波峰焊/回流温度会导致晶振失效。
强烈建议遵循晶振制造商提供的波峰焊/回流曲线。
pcb晶振的作用
pcb晶振的作用
PCB晶振在电路中起到时钟元件的作用，为微处理芯片提供稳定的时钟频率。
晶振的频率与芯片的反应速度密切相关，晶振的频率越高，芯片的运行速度越快。
此外，晶振是时钟电路中最重要的部件，它向显卡、网卡、主板等配件的各部分提供基准频率，就像个标尺。
如果工作频率不稳定，会造成相关设备工作频率不稳定，从而容易出现问题。
同时，晶振也为系统提供基本的时钟信号，通常一个系统共用一个晶振，便于各部分保持同步。
在PCB板上安装晶振时需要注意：
1. 焊接时最好选用进口原装的焊锡和助焊剂。
2. 焊接温度：250±20℃；焊接时间：5±1秒。
3. 焊接完成后，应立即用适当的清洗剂清洗焊点。
以上内容仅供参考，如需更专业的信息，建议咨询电子工程师或查阅相关文献。
PCB基础知识单选题100道及答案解析
PCB基础知识单选题100道及答案解析1. PCB 是指（）A. 印刷电路板B. 可编程控制器C. 个人计算机D. 程序控制块答案：A解析：PCB 是Printed Circuit Board 的缩写，即印刷电路板。
2. 以下哪种材料常用于PCB 的基板（）A. 玻璃B. 陶瓷C. 塑料D. 纤维板答案：B解析：陶瓷是常用于PCB 基板的材料之一，具有良好的性能。
3. PCB 设计中，布线的基本原则是（）A. 越短越好B. 越长越好C. 随意布线D. 尽量弯曲答案：A解析：布线越短，信号传输的质量和稳定性越好。
4. 在PCB 制造过程中，用于蚀刻铜箔的化学物质通常是（）A. 盐酸B. 硫酸C. 氯化铁D. 硝酸答案：C解析：氯化铁常用于蚀刻PCB 上的铜箔。
5. PCB 上的阻焊层的主要作用是（）A. 增加电阻B. 防止短路C. 美观D. 提高散热答案：B解析：阻焊层可防止相邻线路之间短路。
6. 多层PCB 中，用于连接不同层线路的结构称为（）A. 过孔B. 盲孔C. 埋孔D. 以上都是答案：D解析：过孔、盲孔和埋孔都可用于连接多层PCB 中的不同层线路。
7. 以下哪种PCB 层数较为常见（）A. 2 层B. 4 层C. 8 层D. 16 层答案：A解析：2 层PCB 在很多简单的电子设备中较为常见。
8. PCB 上的丝印层主要用于（）A. 标注元件符号和编号B. 增加线路宽度C. 提高绝缘性能D. 降低电阻答案：A解析：丝印层用于标注元件的符号和编号，方便安装和维修。
9. 决定PCB 性能的关键因素是（）A. 板材质量B. 布线方式C. 元件布局D. 以上都是答案：D解析：板材质量、布线方式和元件布局都会对PCB 的性能产生重要影响。
10. PCB 制造中，常用的钻孔直径通常在（）范围内A. 0.1mm - 0.5mmB. 0.5mm - 3mmC. 3mm - 6mmD. 6mm - 10mm答案：B解析：0.5mm - 3mm 是PCB 制造中常用的钻孔直径范围。
PCB布线设计规范
印制电路板设计规范一、适用范围该设计规范适用于常用的各种数字和模拟电路设计。
对于特殊要求的，尤其射频和特殊模拟电路设计的需量行考虑。
应用设计软件为Protel99SE。
也适用于DXP Design软件或其他设计软件。
二、参考标准GB 4588.3—88 印制电路板设计和使用Q/DKBA—Y004—1999 华为公司内部印制电路板CAD工艺设计规范三、专业术语1.PCB（Print circuit Board）: 印制电路板2.原理图（SCH图）：电路原理图，用来设计绘制，表达硬件电路之间各种器件之间的连接关系图。
3.网络表（NetList表）：由原理图自动生成的，用来表达器件电气连接的关系文件。
四、规范目的1.规范规定了公司PCB的设计流程和设计原则，为后续PCB设计提供了设计参考依据。
2.提高PCB设计质量和设计效率，减小调试中出现的各种问题，增加电路设计的稳定性。
3.提高了PCB设计的管理系统性，增加了设计的可读性，以及后续维护的便捷性。
4.公司正在整体系统设计变革中，后续需要自主研发大量电路板，合理的PCB设计流程和规范对于后续工作的开展具有十分重要的意义。
五、SCH图设计5.1 命名工作命名工作按照下表进行统一命名，以方便后续设计文档构成和网络表的生成。
有些特殊器件，没有归类的，可以根据需求选择其英文首字母作为统一命名。
表1 元器件命名表对于元器件的功能具体描述，可以在Lib Ref中进行描述。
例如：元器件为按键，命名为U100，在Lib Ref中描述为KEY。
这样使得整个原理图更加清晰，功能明确。
5.2 封装确定元器件封装选择的宗旨是1. 常用性。
选择常用封装类型，不要选择同一款不常用封装类型，方便元器件购买，价格也较有优势。
2. 确定性。
封装的确定应该根据原理图上所标示的封装尺寸检查确认，最好是购买实物后确认封装。
3. 需要性。
封装的确定是根据实际需要确定的。
总体来说，贴片器件占空间小，但是价格贵，制板相同面积成本高，某些场合下不适用。
PCB设计中关于接地方面的经典处理方法！
PCB设计中关于接地方面的经典处理方法！模拟地/数字地以及模拟电源/数字电源只不过是相对的概念。
提出这些概念的主要原因是数字电路对模拟电路的干扰已经到了不能容忍的地步。
目前的标准处理办法如下：1. 地线从整流滤波后就分为2根，其中一根作为模拟地，所有模拟部分的电路地全部接到这个模拟地上面;另一根为数字地，所有数字部分的电路地全部接到这个数字地上面。
2. 直流电源稳压芯片出来，经过滤波后同样分为2根，其中一根经过LC/RC滤波后作为模拟电源，所有模拟部分的电路电源全部接到这个模拟电源上面;另一根为数字电源，所有数字部分的电路电源全部接到这个数字电源上面。
注意：模拟地/数字地以及模拟电源/数字电源除了在电源的开始部分有一点连接外，不能再有任何连接。
AVCC：模拟部分电源供电;AGND：模拟地DVCC：数字部分电源供电;DGND：数字地这样区分是为了将数字部分和模拟部分隔离开，减小数字部分带给模拟电路部分的干扰。
但这两部分不可能完全隔离开，数字部分和模拟部分之间是有连接的所以，在供电时至少地应该是在一起的，所以AGND和DGND之间要用0欧姆的电阻或磁珠或电感连接起来，这样的一点连接就能够减小干扰。
同样，如果两部分的供电电源相同也应该采用这样的接法。
在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。
形成干扰的基本要素有三个：(1)干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。
如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
(2)传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。
典型的干扰传播路径是通过导线的传导和空间的辐射。
(3)敏感器件，指容易被干扰的对象。
如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。
PCB板铺铜规则设置
一、pcb覆铜技巧：（一）1、如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5.0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。
2、对不同地的单点连接，做法是通过0欧电阻或者磁珠或者电感连接；3、晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。
4、孤岛（死区）问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。
5、在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依靠于覆铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。
6、在板子上最好不要有尖的角出现（《=180度），因为从电磁学的角度来讲，这就构成的一个发射天线！对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。
7、多层板中间层的布线空旷区域，不要敷铜。
因为你很难做到让这个敷铜“良好接地”8、设备内部的金属，例如金属散热器、金属加固条等，一定要实现“良好接地”。
9、三端稳压器的散热金属块，一定要良好接地。
晶振附近的接地隔离带，一定要良好接地。
总之：PCB上的敷铜，如果接地问题处理好了，肯定是“利大于弊”，它能减少信号线的回流面积，减小信号对外的电磁干扰。
二、pcb覆铜设置：1、pcb覆铜安全间距设置：覆铜的安全间距(clearance)一般是布线的安全间距的二倍。
但是在没有覆铜之前，为布线而设置好了布线的安全间距，那么在随后的覆铜过程中，覆铜的安全间距也会默认是布线的安全距离。
这样与预期的结果不一样。
一种笨方法就是在布好线之后，把安全距离扩大到原来的二倍，然后覆铜，覆铜完毕之后再把安全距离改回布线的安全距离，这样DRC检查就不会报错了。
这种办法可以，但是如果要重新更改覆铜的话就要重复上面的步骤，略显麻烦，最好的办法是单独为覆铜的安全距离设置规则。
晶振设计指南
前言很多设计者都知道晶体振荡器都是基于皮尔斯振荡器，但不是所有人都知道具体是如何工作的，只有一部分人能掌握具体如何设计。
在实践中，对振荡器设计的关注有限，直到发现它不能正常运行（通常是在最终产品已经在生产时），这会导致项目延迟。
振荡器必须在设计阶段，即在转向制造之前，得到适当的关注，以避免产品在应用中失败的噩梦场景。
1、石英晶体的特性及模型石英晶体可以将电能转化为机械能的东西，也可以将机械能转化为电能。
这种转化主要发生在谐振频率上。
石英晶体的等效模型可以用Figure1来表示：C0并联电容：两个电极间形成的电容。
Lm 动态等效电感：代表机型振动的惯性。
Cm 动态等效电容：代表晶振的弹性。
Rm 动态等效电阻：代表电路的损耗。
晶振的阻抗表达式如下（假设Rm 可以忽略不记）：下图Figure 2说明了晶振的阻抗与频率的关系晶振设计指南其中Fs是当Z=0时的串联谐振频率，其表达式如下：Fa是当电抗Z趋于无穷大时的并联谐振频率，假如Fs为已知量，那么其表达式如下：fs和fa之间的区域（图2中的阴影区域）是并联谐振的区域。
在这一区域晶振工作在并联谐振状态，并且在此区域晶振呈电感特性，从而带来了相当于180 °的相移。
具体谐振频率FP（可理解为晶振实际工作的频率）表达式如下：根据这个方程，可以通过改变负载电容CL来调整晶体的振荡频率。
这就是为什么，在晶体规格书中，晶体制造商指出了使晶体在标称频率下振荡所需的确切CL。
下面Table2给出了一个8Mhz标称频率的等效晶体电路元件值的示例：使用前面的3个公式，可以计算出Fs和Fa：Fs=7988768HzFa=8008102Hz如果负载电容CL=10pF，则其振荡频率为：FP = 7995695Hz。
要使其达到准确的标称振荡频率8MHz，CL应该为4.02pF。
2、振荡器的原理振荡器由一个放大器和反馈网络组成，反馈网络起到频率选择的作用。
Figure 3通过一个框图来说明振荡器的基本原理。
[电子工程] 10年老司机倾囊相授,贴片晶振的PCB layout需要注意哪些
![[电子工程] 10年老司机倾囊相授,贴片晶振的PCB layout需要注意哪些](https://img.taocdn.com/s3/m/223d868c856a561252d36f7a.png)
10年老司机倾囊相授，贴片晶振的PCB layout需要注意哪些？晶振有两个比较重要的参数，频偏和温偏，单位都是PPM，通俗说，晶振的标称频率不是一直稳定的，某些环境下晶振频率会有误差，误差越大，电路稳定性越差，甚至电路无法正常工作。
所以在PCB设计时，晶振的layout显得尤其的重要，有如下几点需要注意。
✔两个匹配电容尽量靠近晶振摆放。
✔晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近芯片摆放。
✔晶振的走线需要用GND保护好，并且远离敏感信号如RF、CLK信号以及高速信号。
✔在一些晶振的PCB设计中，相邻层挖空（净空）或者同一层和相邻层均净空处理，第三层需要有完整的地平面，这么做的原因是维持负载电容的恒定。
晶振负载电容的计算公式是：CL=C1*C2/(C1+C2)+Cic+CpCic为集成电路内部电容，Cp为PCB板的寄生电容，寄生电容过大，将会导致负载电容偏大，从而引起晶振频偏，这个时候减小匹配电容C1和C2可能会有所改善，但这也是治标不治本的措施。
晶振相邻层挖空是如何控制寄生电容Cp的呢？电容的物理公式是：C=εS/4πKd，即晶振焊盘与邻近地平面之间的面积S 和距离d均会影响寄生电容大小，因为面积S是不变的，所以影响寄生电容的因素只剩下距离d，通过挖空晶振同一层的地和相邻层的地，可以增大晶振焊盘与地平面之间的距离，来达到减小寄生电容的效果。
电容容值和物理量之间的关系简单画了一个图示，如下一个4层板，晶振放在Top层，将Top层和相邻层净空之后，晶振相对于地平面（L3），相比较没有净空之前，这个距离d是增大的，即寄生电容会减小。
晶振的L1和L2层均净空处理✔晶振的摆放需要远离热源，因为高温也会影响晶振频偏。
我们知道晶振附近相邻地挖空处理，一方面是为了维持负载电容恒定，另一方面很大原因是隔绝热传导，避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振，导致频偏，故意净空不铺铜，以隔绝热的传递。
PCB画法注意事项
近期把以往设计的技巧和方法总结了一下，现在分类分享一下，画PCB也是关键的一部了，我们应该注意：1. PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级。
隔离方法包括：空间远离、地线隔开。
2. 晶振要尽量靠近IC，且布线要较粗3. 晶振外壳接地4. 时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针5. 让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压6. 单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路7. 如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路8. 当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域9. 对低电平模拟电路和数字逻辑电路要尽可能地分离10. 多层印制板设计时电源平面应靠近接地平面，并且安排在接地平面之下。
11. 多层印制板设计时布线层应安排与整块金属平面相邻12. 多层印制板设计时把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。
如果一定要安排在同层，可采用开沟、加接地线条、分隔等方法补救。
模拟的和数字的地、电源都要分开，不能混用13. 时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路14. 注意长线传输过程中的波形畸变15. 减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近16. 增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小17. 如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合18. 增大线路间的距离是减小电容耦合的最好办法19. 在正式布线之前，首要的一点是将线路分类。
PCB板铺铜规则设置
一、pcb覆铜技巧：1、如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5.0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。
2、对不同地的单点连接，做法是通过0欧电阻或者磁珠或者电感连接；3、晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。
4、孤岛（死区）问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。
5、在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依靠于覆铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。
6、在板子上最好不要有尖的角出现（《=180度），因为从电磁学的角度来讲，这就构成的一个发射天线！对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。
7、多层板中间层的布线空旷区域，不要敷铜。
因为你很难做到让这个敷铜“良好接地”8、设备内部的金属，例如金属散热器、金属加固条等，一定要实现“良好接地”。
9、三端稳压器的散热金属块，一定要良好接地。
晶振附近的接地隔离带，一定要良好接地。
总之：PCB上的敷铜，如果接地问题处理好了，肯定是“利大于弊”，它能减少信号线的回流面积，减小信号对外的电磁干扰。
二、pcb覆铜设置：1、pcb覆铜安全间距设置：覆铜的安全间距(clearance)一般是布线的安全间距的二倍。
但是在没有覆铜之前，为布线而设置好了布线的安全间距，那么在随后的覆铜过程中，覆铜的安全间距也会默认是布线的安全距离。
这样与预期的结果不一样。
一种笨方法就是在布好线之后，把安全距离扩大到原来的二倍，然后覆铜，覆铜完毕之后再把安全距离改回布线的安全距离，这样DRC检查就不会报错了。
这种办法可以，但是如果要重新更改覆铜的话就要重复上面的步骤，略显麻烦，最好的办法是单独为覆铜的安全距离设置规则。
单片机 晶振 位置
单片机晶振位置
单片机晶振的位置通常取决于具体的单片机和电路设计。
晶振一般用于提供单片机的时钟信号，以便单片机能够按照特定的频率进行运行。
在大多数情况下，晶振会直接连接到单片机的时钟输入引脚上，这个引脚通常被标记为XTAL或者CLK。
晶振的位置可能会在电路板的中心或者靠近单片机的位置，这取决于电路板设计和布局。
在设计电路板时，通常会在单片机和晶振之间尽量缩短连接线路，以减小信号传输的延迟和干扰。
总的来说，晶振的位置是在单片机和电路板设计中被精心考虑和安排的，以确保时钟信号的稳定和可靠。
kicad晶振符号
kicad晶振符号
在KiCad中，晶振一般表示为一个晶体符号加上晶体的频率值。
晶振符号通常由一个矩形框表示晶体本身，内部有一个标识晶体频
率的标签。
在KiCad中，你可以使用标准的晶振符号来表示晶振器件。
当你在原理图中使用晶振时，你可以从KiCad的元件库中选择
晶振符号，然后将其放置在你的原理图中。
在放置晶振符号后，你
可以通过编辑符号的属性来指定晶振的频率数值。
这样在PCB布局时，也可以正确的布局晶振的引脚连接。
除了晶振符号，你还需要在原理图中正确连接晶振的引脚到其
他电路元件，例如连接到微处理器或其他相关电路。
在布局PCB时，你需要确保晶振的布局满足晶振厂家的设计规范，例如保持晶振引
脚的长度一致，减少干扰等。
总的来说，在KiCad中使用晶振符号是非常简单的，只需要从
元件库中选择合适的晶振符号，放置在原理图中并设置好晶振的频
率数值即可。
同时在PCB布局时，也要注意晶振引脚的布局和连接。
希望这些信息能够帮助到你。
晶体振荡器电路+PCB布线设计指南
AN2867应用笔记ST微控制器振荡器电路设计指南前言大多数设计者都熟悉基于Pierce(皮尔斯)栅拓扑结构的振荡器，但很少有人真正了解它是如何工作的，更遑论如何正确的设计。
我们经常看到，在振荡器工作不正常之前，多数人是不愿付出太多精力来关注振荡器的设计的，而此时产品通常已经量产；许多系统或项目因为它们的晶振无法正常工作而被推迟部署或运行。
情况不应该是如此。
在设计阶段，以及产品量产前的阶段，振荡器应该得到适当的关注。
设计者应当避免一场恶梦般的情景：发往外地的产品被大批量地送回来。
本应用指南介绍了Pierce振荡器的基本知识，并提供一些指导作法来帮助用户如何规划一个好的振荡器设计，如何确定不同的外部器件的具体参数以及如何为振荡器设计一个良好的印刷电路板。
在本应用指南的结尾处，有一个简易的晶振及外围器件选型指南，其中为STM32推荐了一些晶振型号(针对HSE及LSE)，可以帮助用户快速上手。
目录ST微控制器振荡器电路设计指南目录1石英晶振的特性及模型32振荡器原理53Pierce振荡器64Pierce振荡器设计74.1反馈电阻R F74.2负载电容C L74.3振荡器的增益裕量84.4驱动级别DL外部电阻R Ext计算84.4.1驱动级别DL计算84.4.2另一个驱动级别测量方法94.4.3外部电阻R Ext计算 104.5启动时间104.6晶振的牵引度(Pullability) 10 5挑选晶振及外部器件的简易指南 11 6针对STM32™微控制器的一些推荐晶振 126.1HSE部分126.1.1推荐的8MHz晶振型号 126.1.2推荐的8MHz陶瓷振荡器型号 126.2LSE部分12 7关于PCB的提示 13 8结论141 石英晶振的特性及模型石英晶体是一种可将电能和机械能相互转化的压电器件，能量转变发生在共振频率点上。
它可用如下模型表示：图1石英晶体模型C0：等效电路中与串联臂并接的电容(译注：也叫并电容，静电电容，其值一般仅与晶振的尺寸有关)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶振为什么不能放置在PCB边缘
深圳市韬略科技
一、问题描述：
某行车记录仪，测试的时候要加一个外接适配器，在机器上电运行测试时发现超标，具体频点是84MHZ、144MH、168MHZ，需要分析其辐射超标产生的原因，并给出相应的对策。
辐射测试数据如下：
二、辐射源头分析：
该产品只有一块PCB，其上有一个12MHZ的晶体。
其中超标频点恰好都是12MHZ的倍频，而分析该机器容易EMI辐射超标的屏和摄像头，发现LCD-CLK是33MHZ，而摄像头MCLK是24MHZ；通过排除发现去掉摄像头后，超标点依然存在，而通过屏蔽12MZH 晶体，超标点有降低，由此判断144MHZ超标点与晶体有关，PCB布局如下：
三、辐射产生的原理：
从PCB布局可以看出，12MHZ的晶体正好布置在了PCB边缘，当产品放置与辐射发射的测试环境中时，被测产品的高速器件与实验室中参考接地会形成一定的容性耦合，产生寄生电容，导致出现共模辐射，寄生电容越大，共模辐射越强；而寄生电容实质就是晶体与参考地之间的电场分布，当两者之间电压恒定时，两者之间电场分布越多，两者之间电场强度就越大，寄生电容也会越大，晶体在PCB边缘与在PCB中间时电场分布如下：
PCB边缘的晶振与参考接地板之间的电场分布示意图
PCB中间的晶振与参考接地板之间的电场分布示意图
从图中可以看出，当晶振布置在PCB中间，或离PUB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在PCB内部，分布到参考接地板去的电场大大减小，导致辐射发射就降低了。
四、处理措施
将晶振内移，使其离PCB边缘只是1cm以上的距离，并在PCB表层离晶振1cm的范围内敷铜，同时把表层的铜通过过孔与PCB地平面相连。
经过修改后的测试结果频谱图如下，从图可以看出，辐射发射有了明显改善。
五、思考与启示
高速的印制线或器件与参考接地板之间的容性耦合，会产生EMI问题，敏感印制线或器件布置在PCB边缘会产生抗扰度问题，如果设计中由于其他一些原因一定要布置在PCB边缘，那么可以在印制线边上再布一根工作地线，并多增加过孔将此工作地线与工作地平面相连。