实验三加法器的设计与应用

四、实验内容及步骤
3.用74ls283完成8421BCD码和余3码之间的转换
8421码+0011=余三码
四、实验内容及步骤
3.用74ls283完成8421BCD码和余3码之间的转换
余3码
8421BCD码
0011
由74LS283构成的代码转换电路
四、实验内容及步骤
4.用四位超前进位加法器74ls283设计一个加/减运 算电路,当M=0时,实现加法；当M=1时实现减法。
Co ABCi ABCi ABC i ABC (A B)Ci AB ( A B)Ci • AB
四、实验内容及步骤
③逻辑电路图
用一片74LS00和一片74LS86即可实现。
四、实验内容及步骤
2.验证4位超前进位加法器74ls283的逻辑功能测试
A 0010 0111 1011 1101 1110 B 1010 0100 0011 0001 1001 Ci + 1 + 1 + 0 + 0 + 0 ∑S Co
CI
74LS283逻辑符号
向高位片的 进位输出
本位和输出端
相加结果读数为 C0S3S2S1S0
四、实验内容及步骤
1.用基本门电路实现全加器电路。
解：①逻辑抽象
输入变量： 被加数为A，加数为B 由低位来的进位为Ci
真值表 输出变量： 相加后本位和为S 往高位的进位为Co
A B Ci 000 001 010 011 100 101 110 111
多个一位全加器进行级联可以得到多位全加器。 74ls283是采用快速进位的四位二进制全加器.与之 类似的还有 74ls83等。
74ls283管脚图
三、实验原理
4位二进制加
数A 输入端
4位二进制加
数B 输入端
低位片进位输入端
A4 ∑
A3
A2
CO
A1
B4
S4 S4
B3
S3 S3
B2
S2 S2
B1
S1 S1
四、实验内容及步骤
4.用四位超前进位加法器74ls283设计一个加/减运 算电路,当M=0时,实现加法；当M=1时实现减法。
CO S3 S2 S1 S0
CO S3 S2 S1 S0
VCC
74LS283 CI
CI
GND A3 A2 A1 A0 B3 B2 B1 B0
=1 =1 =1 =1
A3 A2 A1 A0 B3 B2 B1 B0
S Co 00 10 10 01 10 01 01 11
四、实验内容及步骤
②卡诺图化简
S BCi A 00 01 11 10
0
1
1
11
1
Co BCi A 00 01 11 10
0
1
1
111
S ABCi ABCi ABCi ABCi (AB AB)Ci (AB AB )Ci A B Ci
纲要
一、实验目的 二、实验器材及仪器 三、实验原理 四、实验内容及步骤 五、分析与思考
一、实验目的
• 进一步熟悉组合逻辑电路的特点及分析方法 • 掌握半加器的组合逻辑电路设计、构建方法 • 掌握集成加法器的功能与应用
二、实验器材及仪器
• 数字逻辑实验台 • 集成芯片74LS283、74LS00、74LS86等 • 导线若干
三、实验原理
全加器：用门电路实现两个二进制数相加并求出和的组合 逻辑电路称为一位全加器。一位全加器需考虑由低位来的进位， 进位与本位两个二进制数相加后输出本位和以及向高位的进位。
如：
00 0 1
+ 00 1 1
进位 1 1 01 0 0
要考虑低位 来的进位
全加器实现
不考虑低位 来的进位
半加器实现
三、实验原理
对于 A B，可以表示为补码运算式：A B A B 1 ,
B的反码可以用异或门来实现。这样“A”可以直接输入到一 组
四位二进制的数，“1”可以直接由最低位进位CI端输入高电
平
N反=（2n-1）-N原
“1”，从而实现了把减法变成加法。
N补=2n-N原 ; N补=N反+1
A-B=A+B补-2n =A+B反+1-2n
五、分析与思考
1.74LS283如何实现级联？ 2.如何将余3码转换成BCD码？ 3.将实验内容4中的条件改为“当M=1时,实现加法ቤተ መጻሕፍቲ ባይዱ 当M=0时，实现减法”时应该如何设计电路？
END
兰州交通大学 国家级电工电子实验教学示范中心