嵌入式系统-6-嵌入式系统总线
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三条信号线控制。 （4）当FRAME＃和IRDY＃都无效时，接口处于空闲状态。FRAME
＃信号建立后的第一个时钟前沿是地址期，在这个时钟前沿上传送地址和 总线命令；下一个时钟前沿开始一个或若干个数据期。IRDY＃和TRDY＃ 有效的时钟前沿进行一次数据传输。
（5）无论是主设备还是目标设备，一旦承诺了数据传输，就要进行 到本次传输完成。
他可同时支持多组外围设备，且不受制于处理器。
PCI总线有如下主要特点： （1）在全部读写传送中可实现突发传送。 （2）并行总线操作。 （3）隐式仲裁。 （4）访问速度快。 （5）软件透明。 （6）自动配置。
PCI总线阶段
PCI是一种高性能32／64 b地址数据复用总线。 PCI总线不仅可以应用到低档至高档的台式系统上，而且也可应 用在便携式机及至服务器的范围中。 在一个PCI系统中，可做到高速外部设备和低速外部设备共享， PCI总线与ISA／EISA总线并存。
嵌入式系统
课程内容
1) 嵌入式系统硬件基础（2学时） 2) 嵌入式系统软件基础（2学时） 3) Arduino开源硬件平台应用开发（6学时） 4) 嵌入式系统中的总线与网络（2学时） 5) 嵌入式操作系统（2学时） 6) 嵌入式系统驱动开发方法（2学时） 7) 嵌入式数据库（1学时） 8) 数据流图（1学时） 9) 实时软件设计方法DARTS（2学时） 10) ARM硬件体系结构（2学时） 11) ARM应用开发介绍（2学时） 12) 实时操作系统freeRTOS（2学时） 13) 实时操作系统freeRTOS的移植（2学时） 14) 基于freeRTOS的驱动开发（2学时） 15) 基于实时操作系统的实时应用开发（20学时，实践）
• 最早提出的PCI 总线工作在33MHz 频率之下，传输带 宽达到了133MB/s（33MHz X 32bit/8）。 • 1993年提出了64-bit 的PCI 总线。 • 后来又提出把PCI 总线的频率提到66MHz。
目前广泛采用的是32-bit、33MHz 的PCI 总线。
PCI总线阶段
PCI总线的特点及系统结构 PCI总线是一种兼容性最强、功能最全的计算机总线。
第二部分 嵌入式系统开发 2.1 嵌入式系统中的总线
嵌入式系统中的总线
• 系统级总线 • 板级总线 • 片上总线
板级总线
嵌入式系统中，通过总线在多个互连I/O设备间进 行计算机或者主机系统并行通信。 • PC总线 • PC104 • VME
板级总线——PC总线
从整体来看，PC总线大致只经过了ISA 和PCI 总线两个阶段以及未来的PCI Express 总线。
（6）FRAME＃撤销而IRDY＃建立，表示主设备准备好了最后一次数 据传输，等到目标设备发出了TRDY＃信号，就标志着最后一次传输的完 成.
PCI总线阶段
PCI总线配置空间
根据PCI规范，每一个PCI设备都有一个PCI配置空间，容量最大为256字节， 称为配置寄存器。配置寄存器是PCI设备的硬件与PCI设备的初始化软件及错误处 理软件之间的信息交接区，以便软件对Pci设备进行识别和控制以及PCI设备向软 件反映设备状态和要求。
配置空间的组织结构
256字节的配置空间分为
•头标区（Header Region）：64个字节，每个 PCI设备必备，对所有的PCI设备其寄存器布局和 格式大致相同。头标区又分为两部分，头16个字 节的对所有类型的PCI设备都是相同的，余下的48 字节根据设备的功能类别有不同的布局。
•设备关联区（Device Dependent Region）： 192字节，寄存器的设置与布局完全取决于该PCI 设备本身的需要，一个PCI设备因本身的特殊功能 所需设置的专用寄存器只能放在这个区域中。
PCI总线阶段
PCI总线传输协议 PCI总线对协议、时序、负载、电气特性及机械特性等技术指标均有
严格的规定和要求。 （1）基本的总线传输机制：一次突发传输包括一个地址期和一个或
若干个数据期。 （2）除RST＃，INTA＃～INTD＃之外的所有信号都是在时钟的上升
沿被采样。 （3）PCI总线上数据传输基本上都由FRAME＃，IRDY＃和TRDY＃
3． EISA（Extended ISA，扩展ISA）总线： 1988年，康 柏、惠普等9个厂商协同把ISA 扩展到32-bit，8MHz，与 8/16bit 的ISA总线完全兼容。
ISA总线阶段
ISA :8/16bit ，最大传输速率仅为8MB/s ，允许多个 CPU 共享系统资源。
兼容性好，是上个世纪80年代最广泛采用的系统总线; 弱点:传输速率过低、CPU占用率高Leabharlann Baidu占用硬件中断资源 等。 在PC’98 规范中，就开始放弃了ISA 总线，而Intel 从 i810 芯片组开始，也不再提供对ISA 接口的支持。
EISA 也由于速度有限，且成本过高，在还没成为标准 总线之前，在20世纪90年代初的时候，就给PCI 总线给取 代了。
PCI总线阶段
PCI 总线是独立于CPU 的系统总线，采用了独特的中 间缓冲器设计，可将显示卡、声卡、网卡、硬盘控制器等 高速的外围设备直接挂在CPU 总线上，打破了瓶颈，使得 CPU 的性能得到充分的发挥。
ISA总线阶段
1．PC/XT总线（ PC总线）:1981年，IBM，PC/XT 电脑， 基于8bit的8088 处理器。
2． PC/AT 总线:1984年，IBM ，基于16-bit Intel 80286 处理器的PC/AT 电脑。
为了开发与IBM PC 兼容的外围设备，业内逐渐确立了 以IBM PC 总线规范为基础的ISA（工业标准架构： Industry Standard Architecture ）总线。
PCI总线阶段
PCI总线信号与命令
接口信号线，通常分为必备的和可选的2大类。
• 主设备：取得了总线控制权的设备，需要49条接口信号线； • “从设备”或“目标设备”：被主设备选中以进行通信的设 备，至少需要47条接口信号线。
图中，＃表示低电平有效， 否则表示高电平有效。
PCI总线阶段
总线命令用来规定主、从设备之间的传输类型，出现于地址期 的C／BE［3∶0］＃线上。当一个主设备获得PCI总线的拥有权时， 他可启动表1的任何一种交易类型。
＃信号建立后的第一个时钟前沿是地址期，在这个时钟前沿上传送地址和 总线命令；下一个时钟前沿开始一个或若干个数据期。IRDY＃和TRDY＃ 有效的时钟前沿进行一次数据传输。
（5）无论是主设备还是目标设备，一旦承诺了数据传输，就要进行 到本次传输完成。
他可同时支持多组外围设备，且不受制于处理器。
PCI总线有如下主要特点： （1）在全部读写传送中可实现突发传送。 （2）并行总线操作。 （3）隐式仲裁。 （4）访问速度快。 （5）软件透明。 （6）自动配置。
PCI总线阶段
PCI是一种高性能32／64 b地址数据复用总线。 PCI总线不仅可以应用到低档至高档的台式系统上，而且也可应 用在便携式机及至服务器的范围中。 在一个PCI系统中，可做到高速外部设备和低速外部设备共享， PCI总线与ISA／EISA总线并存。
嵌入式系统
课程内容
1) 嵌入式系统硬件基础（2学时） 2) 嵌入式系统软件基础（2学时） 3) Arduino开源硬件平台应用开发（6学时） 4) 嵌入式系统中的总线与网络（2学时） 5) 嵌入式操作系统（2学时） 6) 嵌入式系统驱动开发方法（2学时） 7) 嵌入式数据库（1学时） 8) 数据流图（1学时） 9) 实时软件设计方法DARTS（2学时） 10) ARM硬件体系结构（2学时） 11) ARM应用开发介绍（2学时） 12) 实时操作系统freeRTOS（2学时） 13) 实时操作系统freeRTOS的移植（2学时） 14) 基于freeRTOS的驱动开发（2学时） 15) 基于实时操作系统的实时应用开发（20学时，实践）
• 最早提出的PCI 总线工作在33MHz 频率之下，传输带 宽达到了133MB/s（33MHz X 32bit/8）。 • 1993年提出了64-bit 的PCI 总线。 • 后来又提出把PCI 总线的频率提到66MHz。
目前广泛采用的是32-bit、33MHz 的PCI 总线。
PCI总线阶段
PCI总线的特点及系统结构 PCI总线是一种兼容性最强、功能最全的计算机总线。
第二部分 嵌入式系统开发 2.1 嵌入式系统中的总线
嵌入式系统中的总线
• 系统级总线 • 板级总线 • 片上总线
板级总线
嵌入式系统中，通过总线在多个互连I/O设备间进 行计算机或者主机系统并行通信。 • PC总线 • PC104 • VME
板级总线——PC总线
从整体来看，PC总线大致只经过了ISA 和PCI 总线两个阶段以及未来的PCI Express 总线。
（6）FRAME＃撤销而IRDY＃建立，表示主设备准备好了最后一次数 据传输，等到目标设备发出了TRDY＃信号，就标志着最后一次传输的完 成.
PCI总线阶段
PCI总线配置空间
根据PCI规范，每一个PCI设备都有一个PCI配置空间，容量最大为256字节， 称为配置寄存器。配置寄存器是PCI设备的硬件与PCI设备的初始化软件及错误处 理软件之间的信息交接区，以便软件对Pci设备进行识别和控制以及PCI设备向软 件反映设备状态和要求。
配置空间的组织结构
256字节的配置空间分为
•头标区（Header Region）：64个字节，每个 PCI设备必备，对所有的PCI设备其寄存器布局和 格式大致相同。头标区又分为两部分，头16个字 节的对所有类型的PCI设备都是相同的，余下的48 字节根据设备的功能类别有不同的布局。
•设备关联区（Device Dependent Region）： 192字节，寄存器的设置与布局完全取决于该PCI 设备本身的需要，一个PCI设备因本身的特殊功能 所需设置的专用寄存器只能放在这个区域中。
PCI总线阶段
PCI总线传输协议 PCI总线对协议、时序、负载、电气特性及机械特性等技术指标均有
严格的规定和要求。 （1）基本的总线传输机制：一次突发传输包括一个地址期和一个或
若干个数据期。 （2）除RST＃，INTA＃～INTD＃之外的所有信号都是在时钟的上升
沿被采样。 （3）PCI总线上数据传输基本上都由FRAME＃，IRDY＃和TRDY＃
3． EISA（Extended ISA，扩展ISA）总线： 1988年，康 柏、惠普等9个厂商协同把ISA 扩展到32-bit，8MHz，与 8/16bit 的ISA总线完全兼容。
ISA总线阶段
ISA :8/16bit ，最大传输速率仅为8MB/s ，允许多个 CPU 共享系统资源。
兼容性好，是上个世纪80年代最广泛采用的系统总线; 弱点:传输速率过低、CPU占用率高Leabharlann Baidu占用硬件中断资源 等。 在PC’98 规范中，就开始放弃了ISA 总线，而Intel 从 i810 芯片组开始，也不再提供对ISA 接口的支持。
EISA 也由于速度有限，且成本过高，在还没成为标准 总线之前，在20世纪90年代初的时候，就给PCI 总线给取 代了。
PCI总线阶段
PCI 总线是独立于CPU 的系统总线，采用了独特的中 间缓冲器设计，可将显示卡、声卡、网卡、硬盘控制器等 高速的外围设备直接挂在CPU 总线上，打破了瓶颈，使得 CPU 的性能得到充分的发挥。
ISA总线阶段
1．PC/XT总线（ PC总线）:1981年，IBM，PC/XT 电脑， 基于8bit的8088 处理器。
2． PC/AT 总线:1984年，IBM ，基于16-bit Intel 80286 处理器的PC/AT 电脑。
为了开发与IBM PC 兼容的外围设备，业内逐渐确立了 以IBM PC 总线规范为基础的ISA（工业标准架构： Industry Standard Architecture ）总线。
PCI总线阶段
PCI总线信号与命令
接口信号线，通常分为必备的和可选的2大类。
• 主设备：取得了总线控制权的设备，需要49条接口信号线； • “从设备”或“目标设备”：被主设备选中以进行通信的设 备，至少需要47条接口信号线。
图中，＃表示低电平有效， 否则表示高电平有效。
PCI总线阶段
总线命令用来规定主、从设备之间的传输类型，出现于地址期 的C／BE［3∶0］＃线上。当一个主设备获得PCI总线的拥有权时， 他可启动表1的任何一种交易类型。