基本逻辑电路设计
基本逻辑门电路教学设计
基本逻辑门电路
一、教学目标：
1、提高学生对本门课程学习的兴趣
2、熟悉数字量、模拟量的区别
3、理解基本逻辑门电路：与门电路、或门电路和非门电路
4、掌握基本逻辑门电路的符号以及输入与输出关系
二、教学重点难点：
1、教学重点：逻辑功能的表达，逻辑电路“与”门、“或”门和“非”门的计算
2、教学难点：门电路的工作原理
3、教学方法：讲授法
三、教学过程：
逻辑门电路的绘图方法与布局布线技巧
逻辑门电路的绘图方法与布局布线技巧
逻辑门电路是计算机领域中经常使用的一种电路设计，它由逻辑门
和它们之间的连线组成。合理绘制逻辑门电路图和布局布线可以有效
地提高电路的性能和可靠性。本文将介绍逻辑门电路的绘图方法与布
局布线技巧，帮助读者更好地理解和设计逻辑门电路。
一、逻辑门电路绘图方法
1. 确定逻辑门种类
在绘制逻辑门电路图之前，首先要明确需要使用的逻辑门种类。逻
辑门是计算机内部用于处理逻辑运算的基本单元，包括与门、或门、
非门、与非门、或非门等。根据实际需求，选择合适的逻辑门。
2. 绘制逻辑门符号
根据选择的逻辑门种类，使用合适的符号将逻辑门绘制在电路图上。不同逻辑门有不同的符号表示方式，如与门的符号是一个圆圈，或门
的符号是一个“+”号等。根据逻辑门符号的规范，确保符号的准确性和
清晰可见。
3. 连接逻辑门
在绘制逻辑门电路图时，需要准确地将各个逻辑门连接起来。使用
直线或曲线将逻辑门之间的输入输出端口相连。连接方式应符合逻辑
门的输入输出要求，并保持简洁明了。
4. 添加标签和引脚
为了更好地描述逻辑门电路图，可以在适当的位置添加标签和引脚。标签可以用于标识逻辑门的功能或作用，引脚则用于标明连接到逻辑
门的输入输出信号。
二、逻辑门电路布局布线技巧
1. 分配逻辑门位置
在设计逻辑门电路的布局时，合理分配逻辑门的位置有助于提高电
路的性能和可靠性。将相关的逻辑门放置在靠近一起，并且减少它们
之间的连线长度，可以降低信号传输的延迟和损失。
2. 最小化连线
布局布线时，尽量减少连线的数量和长度。过多的连线会增加电路
的复杂度和信号干扰的风险。可通过调整逻辑门位置、优化电路布局
基本逻辑门电路
第一节根本逻辑门电路
1.1 门电路的概念：
实现根本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等〔用逻辑1表示高电平；用逻辑0表示低电平〕
11.2 与门：
逻辑表达式F＝A B
即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等.
11.3 或门：逻辑表达式F＝A+ B
即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等.
11.4．非门逻辑表达式F=A
即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等.
11.5．与非门逻辑表达式 F=AB
即只有当所有输入端A和B均为1时,输出端Y才为0,不然Y为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等.
11.6．或非门：逻辑表达式 F=A+B
即只要输入端A和B中有一个为1时,输出端Y即为0.所以输入端A和B均为0时,Y才会为1.或非门常见的芯片型号有:74LS02等.
11.7．同或门: 逻辑表达式F=A B+A B
A
F
=1
B
11.8.异或门：逻辑表达式F=A B+A B
F
B
11.9.与或非门：逻辑表逻辑表达式F=AB+CD
A B C F
11.10.RS 触发器：
电路结构
把两个与非门G1、G2的输入、输出端交叉连接，即可构成根本RS 触发器，其逻辑电路如图
7.2.1.(a)所示。它有两个输入端R 、S 和两个输出端Q 、Q 。
用与非门设计逻辑电路
用与非门设计逻辑电路
与非门，即AND gate和NOT gate的组合，是最基础的逻辑门之一。在计算机科学和电子工程领域，与非门常用于设计各种逻辑电路。本文将介绍与非门的原理、应用以及相关的逻辑电路设计参考。
一、与非门的原理
与非门是由两个逻辑门组合而成的，它的输出与常规的与门输出相反。与非门的逻辑符号是一个小圆点接在与门输出线前面，表示取反。下图是一个基本的与非门电路示意图：
```
----\____
|
|
|
|
----\____|
```
其中，A和B是输入端，Y是输出端。当A和B同时为1时，与非门的输出Y为0；其他情况下，输出Y为1。可以通过真
值表来表示与非门的输出情况：
```
A B | Y
--------------
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
```
二、与非门的应用
与非门作为最基本的逻辑门之一，广泛应用于电子数字系统的设计和实现中。以下是与非门的一些常见应用场景：
1. 顺序电路设计：与非门可以用于设计和实现各种复杂的顺序电路，如触发器、计数器等。
2. 布尔代数运算：与非门可以用于进行布尔代数运算，实现逻辑运算和控制。
3. 存储器设计：与非门可以用于设计各种类型的存储器，如静态存储器、动态存储器等。
4. 控制电路设计：与非门可以用于实现各种控制电路，如时钟电路、复位电路等。
5. 状态机设计：与非门可以用于设计和实现各种状态机，实现控制和状态转换。
三、逻辑电路设计参考
与非门的组合可以用于设计和实现各种逻辑电路。以下是一些常见的逻辑电路设计参考：
1. 与门电路：将两个与非门串联，即可实现与门电路。与门电路的输出Y为1的条件是，输入A和输入B同时为1。
用与非门设计逻辑电路
用与非门设计逻辑电路
对于使用与非门（NAND）来设计逻辑电路，可以通过组合多个与非门或者其他门电路来实现所需的逻辑功能。下面是使用与非门设计逻辑电路的步骤：
1. 确定所需的逻辑功能：首先，确定您想要实现的逻辑功能，例如与门、或门、非门等。
2. 绘制逻辑电路图：在纸上或计算机辅助绘图软件中，绘制逻辑电路图。这将包括输入端、输出端和需要的电子元件。
3. 根据逻辑功能选择与非门：根据需要的逻辑功能选择与非门，该门具有两个输入端（A、B）和一个输出端（Y）。相应的逻辑表达式为Y = A NAND B。
4. 连接与非门：根据逻辑电路图，将与非门连接到正确的输入端和输出端。确保电路中的连线正确无误。
5. 进行输入-输出测试：将各种可能的输入值应用于电路，以验证其
输出是否符合预期的逻辑功能。
请注意，您可以根据需要重复上述步骤，并结合其他逻辑门电路（如或门、非门）和其它组合逻辑电路的构建来设计更复杂的逻辑电路。
应该清楚的是，使用与非门（或其他门电路）设计逻辑电路是一种传统的方法，而在实践中也存在更现代化和综合化的逻辑设计方法，如硬件描述语言（HDL）和逻辑设计软件工具。这些方法提供了更高度的抽象和自动化，使逻辑设计更加方便和高效。
大学计算机基础逻辑门电路设计
大学计算机基础逻辑门电路设计在现代计算机科学中，逻辑门电路是一种关键的基础组件，用于处理和运算数字信号。逻辑门电路由逻辑门组成，逻辑门则由开关和电子元件构成。在本文中，我们将探讨大学计算机基础中的逻辑门电路设计。
首先，我们会介绍最基本的三种逻辑门：与门（AND），或门（OR）和非门（NOT）。这些门用于不同的逻辑运算，可以通过它们的组合来构建更复杂的逻辑电路。
AND门实现了逻辑与运算。它接受两个输入信号，当且仅当两个输入信号同时为高电平时，输出信号才为高电平。AND门可以通过晶体管的串联来实现。通过正确布局和连接晶体管，我们可以构建一个可靠且高效的AND门电路。
OR门实现了逻辑或运算。与AND门类似，OR门也有两个输入信号，当任何一个或两个输入信号为高电平时，输出信号为高电平。OR 门可以通过晶体管的并联来实现，通过正确连接晶体管，我们可以构建一个稳定可靠的OR门电路。
非门实现了逻辑非运算。它只有一个输入信号，并且输出信号与输入信号相反。当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。非门可以通过晶体管的反相放大器来实现。
在逻辑门的设计过程中，我们需要考虑数据输入和输出的稳定性，
以及电路的延迟时间。通过选择合适的晶体管和其他电子元件，我们
可以提高逻辑门电路的性能和可靠性。
除了基本的三种逻辑门，我们还可以通过它们的组合来构建更复杂
的逻辑电路，例如：与非门（NAND）、或非门（NOR）和异或门（XOR）。这些门的设计方式和基本的三种逻辑门类似，只是其输入
EDA-基本逻辑电路设计
组合逻辑电路设计/译码器和编码器 组合逻辑电路设计 译码器和编码器 8×3编码器的 × 编码器的 编码器的VHDL设计 设计 设计8× 编码器也可以利用查表法来实现 编码器也可以利用查表法来实现。 设计 ×3编码器也可以利用查表法来实现。 8×3编码器的真值表为 × 编码器的真值表为
Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1 A0 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A2 0 1 0 1 0 1 0 1
组合逻辑电路设计/译码器和编码器 组合逻辑电路设计 译码器和编码器 3×8译码器的 × 译码器的 译码器的VHDL设计 设计 设计3× 译码器也可以利用查表法来实现 译码器也可以利用查表法来实现。 设计 ×8译码器也可以利用查表法来实现。 3×8译码器的真值表为 × 译码器的真值表为
A0 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A2 0 1 0 1 0 1 0 1 Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1
如何设计一个基本的逻辑门电路
如何设计一个基本的逻辑门电路逻辑门电路是计算机中的基础组成部分，广泛应用于数字电路和计算机科学领域。设计一个基本的逻辑门电路需要考虑电路功能、结构和性能等方面的因素。本文将探讨如何设计一个基本的逻辑门电路，并介绍一些常见的逻辑门及其应用。
一、逻辑门电路的设计原理
在设计逻辑门电路之前，我们需要了解逻辑门的基本原理。逻辑门是由多个晶体管组成的，它们可接受一个或多个输入信号，并输出一个或多个输出信号。常见的逻辑门包括与门（AND）、或门（OR）、非门（NOT）等。不同的逻辑门具有不同的功能和输出规则。
设计一个基本的逻辑门电路时，我们需要确定以下几个关键要素：
1. 选择逻辑门类型：根据设计要求，选择合适的逻辑门类型，如AND、OR、NOT等。
2. 确定输入和输出数目：根据需求确定所需的输入信号数目和输出信号数目。
3. 连接逻辑门：根据逻辑门的真值表，将逻辑门按照正确的顺序连接起来，形成一个完整的逻辑电路。
二、常见的逻辑门及其应用
1. 与门（AND）：与门是最基本的逻辑门之一，它接受两个或多个输入信号，并在所有输入信号都为高（1）时输出高（1）。与门的符
号为“&”，用于表示逻辑与操作。与门可应用于需要同时满足多个条件
的情况，如闸门控制、信号传输等。
2. 或门（OR）：或门也是常见的逻辑门之一，它接受两个或多个
输入信号，并在任意一个或多个输入信号为高（1）时输出高（1）。
或门的符号为“|”，用于表示逻辑或操作。或门可应用于需要满足任意
一个条件的情况，如电路开关、数据传输等。
3. 非门（NOT）：非门是最简单的逻辑门，它只接受一个输入信号，并将其取反输出。非门的符号为“~”，用于表示逻辑非操作。非门可应
6基本逻辑电路设计
Architecture half1 of half_adder is signal c,d:std_logic; Begin c <= a or b; d <= a nand b; co <= not d; s <= c and d; End half1;
用两个半加器构成的全加器
例8-15
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY full_adder IS PORT (a,b,cin:IN STD_LOGIC; s,co:OUT STD_LOGIC); END full_adder; ARCHITECTURE full1 OF full_adder IS COMPONENT half_adder PORT (a,b:IN STD_LOGIC; s,co:OUT STD_LOGIC); END COMPONENT; SIGNAL u0_co,u0_s,u1_co:STD_LOGIC; BEGIN u0:half_adder PORT MAP (a,b,u0_s,u0_co); u1:half_adder PORT MAP (u0_s,cin,s,u1_co); co <= u0_co OR u1_co; END full1;
基本逻辑门电路
基本逻辑门电路
一、数字电路及特点
1、概念
数字信号：数值上和时间上都不是连续变化的信号。 模拟信号：数值上和时间上都是连续变化的信号。 数字电路：处理数字信号的电路。 模拟电路：处理模拟信号的电路。 2、特点
（1）工作的是不连续的信号，所以晶体管工作在开关状态。 （2）数字电路的研究对象是电路的输入与输出之间的逻辑关
系。
二、关于逻辑电路的几点规定
1、逻辑状态的表示方法
用“0”和“1”表示相互对应的状态，称为逻辑0和逻辑1 2、高低电平的规定
用高低电平表示电平的高低 3、正逻辑和负逻辑的规定
正逻辑和负逻辑都可以表达电平，没有好坏之分，但表达同一电路的功能是不同的。
规定：无特殊说明，一般用正逻辑表示。
三、基本逻辑门电路
1、与门
当决定一件事情的几个条件全部具备之后，这件事情才能发
1
0.4v
0.2v
0v
5v 4v 3v
5v 4v 3v
0.4v
0.2v 0v
1
正逻辑 负逻辑
生，否则不发生。
口诀：有0出0，全1出1
逻辑函数式：Y=A·B
2、或门
当决定一件事情的几个条件全部不具备之后，这件事情才不会发生，否则发生。
口诀：有1出1，全0出0
逻辑函数式：Y=A+B
3、非门
输出信号与输出信号存在着“反相”关系。也就是说“事情和条件总是反相状态”。
逻辑函数式：Y=A
基本逻辑门电路教案
基本逻辑门电路教案
学
环
节
组织
教学
师生问好,查点人数,检查设备检查设备调整上课状态
一课题引入通过幻灯片让学生观察生活各种门,让学生得
出门定义,以及开门关门状态引入主题;
门开关1开门状态：满足条件,允许信号通
过,相当于开关接通
2关门状态：条件不满足,信号通不过,相当于
开关断开
学生观看门图片,得
出门的定义与门的
两种状态,从而得出
门电路的定义;
通过对门开关状态的理解引入今天
的主题;
二教师由实验引入教师演示实验：根据图示连接电路图
问题：通过观察现象能得出什么现象;
1、观察电路
2、思考分析
3、得出结论
通过实验引入,激发学生学习兴趣,
吸引学生注意力;
教师归纳总结得出与逻辑关系：只有当决定
某种结果的全部条件发生时,结果才发生;
功能状况：
条件结果
A B Y
通通亮
断通不亮
通断不亮
断断不亮
与逻辑关系式：Y=AB
听老师讲解
正确的结论,
检查自己的
推论是否正
确,反思错误
的地方
通过对实验的分析,总结得出“与”
逻辑关系及其功能;
三学生协作学习实验
教师巡查,如发现错误,及时指导
学生根据刚才实验,
举一反三,自己动手
连接实验电路图.
让学生亲自动手自己做实验,得出实
验结果
教师巡查,并适当提醒辅导鼓励
学生根据自己实
验现象,分组讨论,
相互质疑,相互纠错
归纳实验结果
学生自己总结出实验结果,加深学生
对逻辑关系的理解;
教师对实验结果进行总结：
或关系：只要决定某种结果的各种条件之一
具备,结果就会发生;
关系式：Y=A+B
非关系：结果对条件在逻辑中给予否定;
关系式：
学生认真听老师的
正确讲解,看自己是
否归纳正确,若错误
要找出原因所在;
让学生进一步理解
简单数字逻辑电路的设计
E1 1 0 0 0 0 0 0 0 0 0
D0 x 1 x x x x x x x 0
D1 x 1 x x x x x x 0 1
D2 x 1 x x x x x 0 1 1
D3 x 1 x x x x 0 1 1 1
D0 D1 D2 D3 D4 D5 D6 D7 E1
D4 x 1 x x x 0 1 1 1 1
DFF7 D Q
q(7)
DFF8 D Q
q(8) 输出d0
CLK
CLK
CLK
CLK
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dff IS PORT(d,clk : IN STD_LOGIC; q : OUT STD_LOGIC); END dff; ARCHITECTURE rtl OF dff IS BEGIN dff_process:PROCESS(clk) BEGIN IF(clk'EVENT AND clk='1')THEN q<=d; END IF; END PROCESS dff_process; END rtl;
8-3编码器VHDL语言程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY encoder8_3 IS PORT(d : IN STD_LOGIC_VECTOR(7 DOWNTO 0); q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END encoder8_3; ARCHITECTURE rtl OF encoder8_3 IS BEGIN encoder_process:PROCESS(d) BEGIN CASE d IS WHEN “01111111”=>q<=“111”; WHEN “10111111”=>q<=“110”; WNEN “11011111”=>q<=“101”; WHEN “11101111”=>q<=“100”; WHEN “11110111”=>q<=“011”; WHEN “11111011”=>q<=“010”; WHEN “11111101”=>q<=“001”; WHEN “11111110”=>q<=“000”; WHEN OTHERS =>q<=“XXX”; END CASE; END PROCESS encoder_process; END rtl;
《基本逻辑电路设计》PPT课件
可整理ppt
20
如：
process (clock_signal) begin
if (clock_edge_condition) then signal_out <= signal_in ; ┇ 其它时序语句
┇ end if ; end process ;
可整理ppt
21
2）在进程中用wait until语句描述时钟信号，此 时进程将没有敏感信号。 如： process begin wait until (clock_edge_condition); signal_out <= signal_in ; ┇ 其它时序语句 ┇ end process ;
指定高阻状态如下：
a <= ‘Z’ ;
a_bus <= “ZZZZZZZZ” ;
可整理ppt
15
1）三态门电路描述
可整理ppt
16
三态门仿真结果：
可整理ppt
17
2）单向总线缓冲器
EN DIN[7..0]
TRI_BUF8
EN DOUT[7..0]
DIN[7..0]
DOUT[7..0]
可整理ppt
18
3）双向总线缓冲器
EN DIR
A[7..0]
BIDIR EN
DIR
B[7..0]
A[7..0]
如何设计一个简单的逻辑门电路
如何设计一个简单的逻辑门电路逻辑门电路设计指的是通过使用逻辑门（例如与门、或门、非门等）来实现特定的逻辑功能。在这个任务中，我们将讨论如何设计一个简
单的逻辑门电路。
一、概述
逻辑门电路是现代数字电子领域中最基本和常见的电路之一。它们
被广泛应用于计算机、通信设备、电子仪器以及其他数字电路系统中。一个逻辑门电路通常由输入信号、逻辑门和输出信号组成。输入信号
包括电压或电流，逻辑门根据特定的逻辑关系，对输入信号进行处理，然后产生相应的输出信号。
二、逻辑门的基本类型
1. 与门（AND Gate）：只有所有的输入都为高电平时，输出为高电平；否则输出为低电平。
2. 或门（OR Gate）：只要有一个输入为高电平时，输出为高电平；否则输出为低电平。
3. 非门（NOT Gate）：当输入为高电平时，输出为低电平；当输入
为低电平时，输出为高电平。
三、设计逻辑门电路的步骤
1. 确定逻辑需求：首先，我们需要明确逻辑门电路的功能需求。例如，我们想要设计一个与门电路，只有当两个输入信号同时为高电平时，输出信号才为高电平。
2. 选择适当的逻辑门：根据逻辑需求，选择合适的逻辑门类型。在这个例子中，我们应该选择一个与门。
3. 组合逻辑元件：根据选定的逻辑门类型，将逻辑门组合在一起。对于与门电路，我们需要将两个输入连接到与门的两个输入端，然后将与门的输出连接到输出端。
4. 连接电源和接地：将电源连接到逻辑门电路的正极，将地线连接到逻辑门电路的负极。这样可以为逻辑门提供所需的电源。
5. 检查和测试电路：检查电路中是否有错误或失误。在运行之前，进行逻辑门电路的测试，以确保它可以正常工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ELSE
END IF; END PROCESS; END fun;
y<="11111111";
7.7.1 译码器（续2）
3-8译码器的时序仿真波形如下：
7.1.2 编码器
• 编码器的逻辑功能是将输入信号的高、低电平信号编成一
个对应的二进制码。
• 在目前经常使用的编码器有普通编码器和优先编码器两种。 • 在普通编码器中，任何时候只允许一个编码信号出现，否
则将出现混乱。
• 但在优先编码器中，允许同时输入两个以上编码信号。在
设计优先编码器电路时，需要先将所有的输入信号按优先 顺序排好对，当几个输入信号同时出现时，只对优先权最 高的一个信号进行编码。
7.1.2 编码器（续1）
8-3线优先编码器的核心代码如下：
ENTITY encoder IS PORT( I : IN STD_LOGIC_VECTOR(7 DOWNTO 0); Y: OUT STD_LOGIC_VECTOR(2 DOWNTO 0); Enable : IN STD_LOGIC); END encoder; ARCHITECTURE fun OF encoder IS BEGIN PROCESS(I,Enable) BEGIN IF Enable= '1' THEN IF I(7) = '1' THEN Y <= "111"; ELSIF I(6) = '1' THEN Y <= "110"; ELSIF I(5) = '1' THEN Y <= "101"; ELSIF I(4) = '1' THEN Y <= "100"; ELSIF I(3) = '1' THEN Y <= "011"; ELSIF I(2) = '1' THEN Y <= "010"; ELSIF I(1) = '1' THEN Y <= "001"; ELSIF I(0) = '1' THEN Y <= "000"; ELSE Y<="111"; END IF; ELSE Y<="111"; END IF; END PROCESS; END fun ;
ENTITY comp IS GENERIC(X : INTEGER :=4); PORT( A, B : IN STD_LOGIC_VECTOR(X-1 DOWNTO 0); Y1,Y2,Y3 : OUT STD_LOGIC ); END comp; ARCHITECTURE fun OF comp IS BEGIN PROCESS(A,B) BEGIN IF A>B THEN Y1<='1'; ELSE Y1<='0'; END IF; IF A<B THEN Y2<='1'; ELSE Y2<='0'; END IF; IF A=B THEN Y3<='1'; ELSE Y3<='0'; END IF; END PROCESS; END fun;
7.7.1 译码器（续1）
3-8译码器的核心代码：
CASE input IS WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN END CASE; "000"=>Y<="11111110"; "001"=>Y<="11111101"; "010"=>Y<="11111011"; "011"=>Y<="11110111"; "100"=>Y<="11101111"; "101"=>Y<="11011111"; "110"=>Y<="10111111"; "111"=>Y<="01111111"; OTHERS => NULL;
7.1.2 编码器（续2）
8-3线优先编码器时序仿真波形图如下：
7.1.3 数据选择器
在数字信号的传输中，有时候需要从一组数据中选出某一个数据来， 这就需要用数 据选择器。常用的数据选择器有4选1、8选1、16选1等类型。 8选1数据选择器 的核心代码如下：
ENTITY mux4_1 IS PORT(A, B,C, D, E, F, G, H: IN STD_LOGIC_VECTOR(3 DOWNTO 0); s: IN STD_LOGIC_VECTOR(2 DOWNTO 0); Y : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END mux8_1; ARCHITECTURE fun OF mux8_1 IS BEGIN Y <= A WHEN s = "000" ELSE B WHEN s = "001" ELSE C WHEN s = "010" ELSE D WHEN s = "011" ELSE E WHEN s = "100" ELSE F WHEN s = "101" ELSE G WHEN s = "110" ELSE H; END fun;
7.1.3 数据选择器（续）
8选1数据选择器的时序仿真波形图如下：
7.1.4 数值比较器
在一些数字系统中，经常需要比较两个数字的大小，为完成这一功能 所设计的各种逻辑电路统称为数值比较器。数值比较器根据比较数据的 位数不同，可以分为一位数值比较器和多位数值比较器。 通用多位数值比较器的核心代码如下 ：
第七章
基本逻辑电路设计
主要内容Leabharlann Baidu
• 组合逻辑电路和时序逻辑的概念； • 组合逻辑电路设计实例；
• 时序逻辑电路设计实例。
基本概念
• 数字逻辑电路主要分为组合逻辑电路与时序逻辑
电路两类 ；
• 两者都拥有一个或者多个输入信号和输出信号，
但是组合逻辑电路的输出只与当前的输入相关， 而时序逻辑电路的输出不仅与现在的输入信号相 关，而且与过去的输入信号相关； 部分，是数字系统电路的基本元素 。
• 两种逻辑电路都是数字电路系统的重要基本组成
7.1 组合逻辑电路设计
7.7.1、译码器
译码器通常用来产生存储器或者外设的片选信号,也就是说将二进 制地址码作为输入，并产生多个选择信号输出 。典型的译码器有3-8 译码器和4-16译码器 。
3-8译码器的核心代码如下：
ENTITY decoder IS PORT(A,B,C,Enable : IN STD_LOGIC; Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END decoder; ARCHITECTURE fun OF decoder IS SIGNAL input: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN input<=C&B&A; PROCESS(input,Enable) BEGIN IF (Enable='1') THEN --使能输入高电平有效