NoC_基于分组交换网络的SoC设计

SoC设计4-系统

• C6000平台的TMS320C62、
DSP——ADI系列
• Blackfin 处理器包括一个 10 级 RISC 流水线的高性能
16/32 位内核，以及具有面向加速视频和多媒体处理的 SIMD 支持 DSP是一款高性能的静态超标量数字信号处理器，该处理器专为大型的信号处理和通信任务而在结构上进行了优化。该处理器将非常宽的存储带宽和双运算模块结合在一起，每周期能够执行多达 4条的指令、 24 个 16位定点运算和6个浮点运算。
不同处理器的选择
• 首先对于目标应用的运算能力要有一个量的估计或
计算
• 其次是根据应用类型选择合适的处理器类型
内容大纲
• SoC系统结构设计的总体目标与各个阶段 • SoC中常用的处理器 • SoC中常用的总线 • SoC中典型的存储器 • 多核SoC的系统结构设计 • SoC中的软件结构 • 电子系统级（ESL）设计
SRAM
• SRAM（静态随机存储器）的特点是存储速度非常
快，可以达到和处理器的时钟同步
• SRAM存储器的接口简单，比较容易设计
• SRAM在系统中常常作为处理器的缓存 • 同存储空间的RAM的面积较大，在SoC中只能少
量使用
SDRAM
• SDRAM（同步动态随机存储器）的价格低、体积
小、容量大
SoC系统结构设计方法
基于Y-chart的SoC系统结构设计方法
SoC的系统结构设计的过程
• 功能设计阶段
• 应用驱动的系统结构设计阶段 • 平台导向的系统结构设计阶段
内容大纲
• SoC系统结构设计的总体目标与各个阶段 • SoC中常用的处理器 • SoC中常用的总线 • SoC中典型的存储器 • 多核SoC的系统结构设计 • SoC中的软件结构 • 电子系统级（ESL）设计

noc信息技术创新与实践大赛基础知识

NOC信息技术创新与实践大赛基础知识1.概述本文档旨在为参加NO C信息技术创新与实践大赛的选手提供关于基础知识的详细讲解和指导。

通过对基础知识的全面了解和掌握，选手将能够更好地应对比赛中的各类问题和挑战。

2.网络基础知识2.1O S I模型O S I（Op en Sy st em sI n te rc on ne ct io n）模型是一个用于理解计算机网络功能和组织的框架。

它将网络通信过程划分为七个不同的层次，包括物理层、数据链路层、网络层、传输层、会话层、表示层和应用层。

本节将对每个层次进行详细介绍，并讨论它们在网络通信中的作用。

2.2I P协议I P（In te rn et Pr oto c ol）协议是互联网通信中最为重要的协议之一。

它定义了一种在网络中传输数据的标准方式，同时也规定了数据在网络中的路由和寻址方式。

本节将深入探讨I P协议的工作原理、IP地址的分类以及子网划分的方法。

2.3网络安全基础网络安全是信息技术领域中一项非常重要的内容。

本节将介绍常见的网络安全威胁，包括黑客攻击、病毒和恶意软件，以及常见的防御措施，如防火墙、入侵检测系统和密码学等。

3. Li nux基础知识3.1L i n u x操作系统简介L i nu x是一个自由和开放源代码的类U nix操作系统。

它被广泛用于服务器领域和嵌入式系统，并且是许多知名互联网公司的首选操作系统。

本节将介绍L in ux的发展历史、基本特性以及常用的Li nux发行版。

3.2L i n u x命令行操作L i nu x命令行是与Li n ux系统进行交互的一种常用方式。

选手需要熟练掌握基本的命令行操作，包括文件和目录管理、文件权限设置、文本编辑等。

本节将详细介绍一些常用的Li nux命令和操作技巧。

3.3S h e l l编程S h el l编程是在L inu x系统下进行脚本编写的一种方式，它可以自动化执行一系列命令，提高工作效率。

SoC中IP核互连的不同策略解析

SoC中IP核互连的不同策略随着集成电路设计复杂度的提高和产品上市时间压力的增大，基于IP 核复用的SoC 设计已成为一种重要的设计方法。

在SoC 中集成的IP 核越来越多时，IP 核的互连策略和方法就成为了影响SoC 性能、数据吞吐率等指标的重要因素。

本文除了介绍目前流行的总线互连策略，还介绍了正在兴起的片上网络NoC（Network-on-Chip）方法。

1、引言半导体加工工艺的不断进步和市场对集成电路产品的需求推动了集成电路设计技术的发展。

ASIC 技术作为一种重要的IC 设计方法，主要适用于量大使用周期较长的IC 产品，一款ASIC 芯片，其开发周期大致在1 年左右。

对于要实现多功能配置、更新换代很快的IC 产品，ASIC 设计方法很难满足要求。

以IP 核复用为基础的SoC 设计方法，以其快速的产品上市时间、良好的功能可配置性日益成为IC 设计的重要方法。

先进的加工工艺也为SoC 芯片的制造实现提供了制程支持。

在SoC设计中，一个重要的课题就是IP核的互连问题，即当一个SoC中需集成几十个，甚至更多的IP核时，如此多的IP核以怎样的方式进行数据交互。

IP核互连的不同形式会影响到SoC芯片的数据带宽、时延、数据吞吐率及功耗等指标。

总线是目前SoC设计中广为使用的IP核互连方式，常用的总线ARM 的AMBA(Advanced Microcontroller Bus Architecture 总线、IBM 的CoreConnect总线、Silicore 公司的Wishbone总线、Altera 的Avalon总线、PlamchIP 的CoreFrame总线、MIPS 的EC Interface总线、Altera 的Atlantic? Interface总线、IDT 的IPBus(IDT Peripheral Bus 总线等。

当SoC变得越来越复杂时，总线也逐渐成为限制芯片速度、功耗、面积、数据吞吐率的一个瓶颈问题。

NoC_MPSim：基于片上网络通信架构多核仿真平台

Ａｂｓｒｃ：Ａｏｆｇｒｂｅｓｍｕａｉｎｐａｆｒ－ＮｏＭＰＳｍｓｐｏｏｅｈｓｐｐｒｏｘｌｒｎｓｇｐｃｔａｔｃｎｕａｌｉｌｔｌｔｍ－ｉｏｏＣｉｉｒｐｓｄｉｔｉａｅｒｅｐｏｇｔｄｅｉｎｓａｅｎｆｉｈｅ
ＮＣＭＳｍｏ — Ｐｉ。该平台包含处理器工具链、台自动化配置脚本以及一个包含处理器、平网络适配器以及多
种路由器的ＲＬ型库，Ｔ模可根据用户输入的系统配置信息自动生成周期精确的多核仿真系统。针对片上网络通信架构的特征，定义了基于该通信架构的多核系统的高层次通信抽象模型，并借鉴并行机中
的消息传递机制，出了一种可有效隐藏网络乱序的并行编程模型及其通信原语，完成其所需要的提并
软＼硬件建模。用提出的编程模型，应实现了ＭＳＣ算法基于四核仿真系统的分布式并行计算，ＵＩ并经实验得到该并行ＭＳＣ算法在该系统中加速比可达２６ＵＩ．。关键字：片上多处理器；片上网络；编程模型；通信抽象
— —
ｏＣ— ａｅｌｉｏｅｓｓｅｆＮｏｂｓｄＭｕｔ－ｃｒｙｔｍ．Ｔｈｌｔｒｗｈｉｈｃｎａｎｈｒｃｓｏｏｌｃｉ，ａｃｎｇａｉｎｓｒｐｎｅｐａｆｍｃｏｔｉｓｔｅｐｏｅｓｒｔｏｈａｎｏｏｆｕｒｔｏｃｉｔａｄａｉＲＴＬｍｏｅｉｒｒｎｌｄｎｒｃｓｅｓｎｅｗｏｋａｐｏｓａｄｒｕｅｓｉｂｅｔｅｅａｅａｃｃｅａｃｒｔｌ —ｃｒｄｌｌａｙｉｃｕｉｇｐｏｅｓｒ，ｔｒｄａｔｒｎｏｔｒ，ｓａｌｏｇｎｒｔｙｌｃｕａｅｍｕｔｏｅｂｉｓｍｕａｉｎｓｓｅａｃｒｉｏｉｐｔｐｒｍｅｅｓＡｇｅｅｏｉｌｔｏｙｔｍｃｏｄｎｇｔｎｕａａｔｒ．ｈｉｈｌｖｌｃｍｍｕｉａｉｎｍｏｅｓａｓｅｎｄｂｓｄｏｈｓｎｃｔｄｌｉｌｏｄｆｅａｅｎｔｉｏｉｃｍｍｕｉａｉｎａｃｉｅｔｒ，ｎｄｂｓｄｏｔａａｌｌｒｇａｏｎｃｔｒｈｔｃｕｅａａｅｎｉ，ａｐｌｏｒｍｍｉｇｍｏｅｎｄｉｏｏｒｅｐｎｄｌａｔｃｍｍｕｉａｉｎｐｉｔｖｓｓｎｃｔｒｍｉｅ，ｗｈｃｏｉｉｈｃｎｅｆｃｉｅｙｓｌｅｔｅｏｔｏ－ｏｄｒｐｏｌｍ，ａｅｒａｉｅｔｏｗａｅｈｄｒｎｒｓｒｃｕｅＢａｅｎｔｉａｆｅｔｌｏｖｈｕ — ｆｒｅｒｂｅｖｒｅｌｚｄｗｉｈｓｆｒ／ａｗａｅｉｆａｔｕｔｒ．ｔｒｓｄｏｈｓｐｏａｒｇｍｍｉｇｍｏｅ，ｅｉｅｐａｌｌｒｎｄｌｗｅｒａｚａｌｌｒｅＭＵＳＣａｔｍｅｉｎａ４ｏｅｓｓｅａｄｐｏｅｔｅｓｅｓ２．Ｉｒｈｔｉ－ｃｒｙｔｍ，ｎｒｖｈｐｅｄｕｐｉ６．ｉｃＫｅｒｓ：ｌｉｒｃｓｏｙｔｍ－ｎ— ｐ；ｔｒ —ｏ — ｉ；ｏａｙｗｏｄＭｕｔ－ＰｏｅｓｒＳｓｅｏ — ＣｈｉＮｅｗｏｋ —ｎ— ＣｈｐＰｒｇｍｍｉｇｍｏｅ；ｍｍｕｉａｉｎａｓｒｃｒｎｄｌＣｏｎｃｔｏｂｔａｔ

NoC边界扫描测试系统硬件设计

NoC边界扫描测试系统硬件设计全钊锋【摘要】为了解决内部结构日益复杂的片上网络系统故障测试的问题，在研究3×32D－Mesh体系结构的NoC系统、边界扫描测试技术和资源节点故障类型的基础上，以FPGA为核心器件设计边界扫描测试系统。

完成了数据采集、频率计、放大器、 SRAM、 IEEE1500 Wrapper等资源节点电路以及资源节点边界扫描链路的接口电路设计，并利用测试软件、信号发生器、万用表和数字示波器，通过边界扫描链路完成对整个硬件设计的测试。

测试结果表明该设计性能稳定，为研究NoC系统的边界扫描测试技术提供了硬件平台。

%A boundary scan test system is designed with FPGA as the core for fault testing of complex network on chip systems based on 3 ×3 2D-Mesh structure of NoC system, the boundary scan test technology and the resource node fault types.The frequency meter, amplifier, SRAM, IEEE1500 Wrapper and the boundary scanning chains of resource nodes interface are implemented.The test software, signal generator, AVO meter, digital oscilloscope are used to checkout the whole hardware design through boundary chain.The test results show that the design offers sta-ble performance and provides a hardware platform of boundary scan test in the research of NoC systems.【期刊名称】《电子科技》【年(卷),期】2015(000)009【总页数】4页(P63-66)【关键词】片上网络;FPGA;边界扫描;硬件平台【作者】全钊锋【作者单位】桂林电子科技大学电子工程与自动化学院，广西桂林 541004【正文语种】中文【中图分类】TN47片上网络(Network-on-Chip,NoC)是专门用于芯片内部互连的通信网络,它借鉴了计算机网络中分组交换的通信方法,可以根据应用灵活地采用多种网络拓扑结构互连片上系统或者IP核[1]。

NOC国外调研

一NoCArc是创建于2008的一个workshop，每年与MICRO一起举行，旨在为将以包交换为基础的内在网络作为通信架构的复杂片上系统（SoCs）提供一个交流的平台。

NoC体系结构的研究要求具备跨学科多个领域的知识，包括电路设计，计算机体系结构，数据通信以及自动化设计等，为此，在这个领域的研究，机遇与挑战并存。

在过去的七八年，关于NoC 的拓扑结构、路由器设计、路由算法的提案呈爆炸性增长，但学者们认为，此领域的研究还处于探索阶段。

08年收到的论文主要划分为三个主题，分别为：1、路由器微体系结构；2、性能评估；3、未来体系结构的提案建议。

另外，大会组织者还希望能获得关于容错、内存架构以及NoC 的重新组织方面的论文。

这些方面基本涵盖了当今NoC领域研究的主要方向。

我们重点关注性能评估中的一篇文章。

A System-C based Microarchitectural Exploration Framework for Latency, Power and Performance Trade-offs of On-Chip Interconnection Networks文章可以说是一篇集成创新的文章，旨在开发这样一种框架，将上层的体系结构层面（拓扑结构、路由器设计、通信机制等）与底层的微体系结构层面（每一个连接的长度、线路宽度、pitch、pipeline、supply voltage、frequency等）的各种参数集成在一起，可以通过参数的变化来探索其对SoC设计中latency、power、performance的影响。

目前，辅助NoCs设计空间探索的工具已经存在许多，一方面，有从上层的体系结构层面的模拟工具，如模拟不同的拓扑结构，不同的路由器的包交换、连接、缓冲器对性能与功耗的影响等。

另一方面，有从底层的物理硬件考虑的模拟工具，如考虑到wire width、number of repeaters、supply voltage、frequency等的模拟工具。

系统级芯片（SoC）设计选择：内核、IP、EDA和NoC

系统级芯片（SoC）设计选择：内核、IP、EDA和NoC 系统级芯片(SoC)是一个将计算处理器和其它电子系统集成到单一芯片的集成电路。

SoC可以处理数字信号、模拟信号、混合信号，甚至射频信号，常常应用在嵌入式系统中。

尽管微控制器(MCU)通常只有不到100 kB的RAM，但是事实上它是一种简易、功能弱化的SoC。

而“系统级芯片”这个术语常用来指功能更加强大的处理器，比如可以支持运行Windows或Linux操作系统的处理器芯片。

高性能系统级芯片集成了更多更强的功能模块，一般都配备有外部存储器，比如闪存。

此外，系统级芯片往往配置有很多外部接口，可以连接各种外部设备。

为了更快地执行复杂任务，一些SoC还采用了多个处理器内核。

SoC的功能、性能和应用越来越复杂，对芯片设计和晶圆制造也提出了更高的要求。

不同的SoC类型有不同的应用场景，围绕微控制器(MCU)构建的系统级芯片一般用于计算性能要求不高的消费电子、家电和IoT产品。

基于微处理器(MPU)的SoC在性能和功能方面相对较高，比如手机的应用处理器(AP)。

还有一种可以编程的SoC(PSoC)，其部分功能可以灵活编程，就像FPGA一样。

当然，针对某些特定应用领域而定制开发的SoC可能更为复杂，比如集成ADC/DAC、显示驱动，以及无线射频等功能模块。

SoC基本构成典型的系统级芯片结构包括以下部分：至少一个微控制器(MCU)或微处理器(MPU)或数字信号处理器(DSP)，但是也可以有多个处理器内核;存储器可以是RAM、ROM、EEPROM和闪存中的一种或多种;用于提供时间脉冲信号的振荡器和锁相环电路;由计数器和计时器、电源电路组成的外设;不同标准的连线接口，如USB、火线、以太网、通用异步收发和序列周边接口等;用于在数字信号和模拟信号之间转换的ADC/DAC;电压调理电路及稳压器。

图一：基于微控制器(MCU)的系统级芯片结构示意图。

(来源：维基百科)有的系统级芯片还包含无线连接模块，比如蓝牙，最新的SoC设计甚至还内置AI引擎。

一种基于OPNET的NoC路由算法设计

一种基于OPNET的NoC路由算法设计佚名【摘要】According to the issues that the deterministic routing algorithm of on-chip network performance degradation is fast under the condition of high load and the adaptive routing algorithm has a high logical complexity and large cost, a routing algorithm called DARA is presented in this paper,which is applicable to the 2D-Mesh topology. On the ba-sis of the shortest path to satisfy delay constraint, adopted the dynamic routing to the center nodes which are easy to become hotspots, and used deterministic routing to the edge based on the turn model. First, OPNET platform was used to execute a layered-modeling of NoC based on 5×52D-Mesh topology,then the DARA algorithm was simulat-ed and verified under the uniform pattern and hotspot pattern respectively, the average end-to-end delay and through-put of the network was acquired at last. Compared with the XY routing algorithm and DyXY routing algorithm,the re-sult shows that the algorithm has a better performance in the hot spot pattern.%针对片上网络（NoC）确定性路由算法在高负载情况下性能下降过快、自适应路由算法逻辑复杂度高及资源开销大等问题，提出了一种适用于2D-Mesh 拓扑结构的路由算法DARA。

基于NoC架构的分布式存储多核系统设计

基于NoC架构的分布式存储多核系统设计张科新【期刊名称】《《常州信息职业技术学院学报》》【年(卷),期】2019(018)006【总页数】5页(P33-37)【关键词】片上网络(NoC); 分布式存储; 多核系统【作者】张科新【作者单位】常州信息职业技术学院电子工程学院江苏常州213164【正文语种】中文【中图分类】TP3330 引言当前新技术、新应用层出不穷的背后，体现着对高速率、大容量、高稳定性数据通信的要求。

传统的单核系统已不能满足数据通信和处理要求，多核系统应运而生。

多核处理器已经成为处理器的主流，并发展成为各种通信与媒体应用的主流处理平台。

传统的基于总线的多核互连结构，随着微处理器核的数量的增加，在内存存取、大规模数据通信方面的固有缺陷暴露无遗。

作为多核系统和嵌入式应用中异构系统片上通信的首选方案，一种新的体系架构——片上网络(Network-on-Chip，NoC)应运而生。

作为全新的片上通信方法，NoC有着显著优于传统总线式系统的性能[1-3]。

基于互联网的NoC的研究和应用成为集成电路设计新的热点，半导体、集成电路厂商加大这方面的投入力度，各科研院校也成为NoC研究领域的生力军。

到2011年，10个顶级的半导体厂商中已有7个宣布将NoC作为结构化高层互连用于其他产品。

因此，基于NoC的架构将成为分布式存储多核系统的发展趋势[4，5]。

同集中式系统相比，分布式系统潜在的优势是可以将工作负载分散到多核系统中，具有资源共享、并发性操作、子系统可异构、可扩展性和可分散控制等优点。

多核间的通信是分布式系统中的核心技术之一，分布式系统间通信的效率是影响分布式多核系统性能的重要指标，而其中最为重要的就是数据在多核系统中的传递[6]。

当前大数据应用的特点决定了数据的传递和处理成为整个分布式系统的瓶颈。

本文设计基于NoC架构的分布式存储多核系统，在充分利用NoC架构优点的同时，解决分布式系统在数据存储和处理中存在的问题，提出了针对分布式多核系统新的解决方案。

NoC路由算法

NoC路由算法NoC的图谱结构必须保证每个节点可以发送数据包到其他节点。

当没有完善的拓扑结构的时候，路由算法决定数据包从原地址开始选择那⼀条路径到⽬的地址。

所以，有效的数据算法对NoC⽹路性能的好坏是⾄关重要的。

路由算法可以按照不同的标准分为不同的⼏类。

⽐如说源路由（SOurce Routing）和分布式路由（Distrubuted Routing），确定路由（Deterministic Routng）和⾃适应路由（Adaptive Routing）。

确定路由（Deterministic Routing）确定路由是⼀种常见的路由，它的路由路径只与起点地址和终点地址有关，给定起点和终点地址，路由路径就被确定了，与当前的⽹络状态⽆关。

⽽在确定路由中，使⽤最多的就是维序路由（Dimension-Ordered Routing）,因为他有着⾮常简单易实现的路由逻辑。

在维序路由中，每个数据包⼀次只在⼀个维上路由，当在这个维上到达了恰当的坐标之后，才按由低维到⾼维的顺序在另外的维上路由。

因为数据包是按照着严格的单调的维数变化的顺序在通道内路由，所以维序路由也是没有死锁的。

按照在不同拓扑结构的⽹络中路由，维序路由包括了2D Mesh中的XY路由和在超⽴⽅体（HyperCube）中的E-cube路由。

XY路由关于XY路由算法的具体原理⽅法，我已经在⼀⽂中有过详细介绍。

具体举例来说，⼀个源地址（1，2），⽬的地址（3，4）的微⽚，采⽤XY路由算法的路径是不会改变的。

(1,2)->(2,2)->(3,2)->(3,4)-(3,4)E-cube 路由E-cube路由和XY路由很相似，都是先在⼀个⽅向（维）上路由，然后再在其它⽅向（维）上路由。

具体来说，前⾯提到了在n维⽴⽅体中，每个节点是⽤⼀个nbit的⼆进制编号表⽰的。

每个节点n条输出的通道，其中第i条通道就对应的第i维。

在E-cube路由算法中，数据包的头部携带了⽬的节点的地址 d。

基于NoC分布式多核系统中任务迁移的实现

基于NoC分布式多核系统中任务迁移的实现王良;付方发;刘钊池;来逢昌【摘要】In order to decrease task migration overhead in distributed multi-core system, a low-cost task migration scheme is implemented on the distributed multi-core system based on Network on Chip(NoC). The task migration scheme depends on the distributed multi-core system message passing interface, in which program is independent of task mapping. Task is remapped by updating task mapping table. The task state including task stack and task control block in μC/OS-II operating system is transferred to another node, on which the migrated task restores execution. The task migration scheme needs not transfer task code, and task state saving does not use checkpoints. Experimental results show that in this migration scheme, the task migration scheme has little influence on task execution and immediate response to migration request. Therefore, the task migration scheme is low cost and can meet real-time requirements in system.%为降低多核系统中任务迁移的开销，在片上网络分布式多核系统的基础上实现一种低开销的任务迁移方案。

NoC_MPSim:基于片上网络通信架构多核仿真平台

NoC_MPSim：基于片上网络通信架构多核仿真平台
王进祥; 付方发; 孙俊
【期刊名称】《《中国集成电路》》
【年(卷),期】2011(020)006
【摘要】实现了一个用于探索基于片上网络通信架构多核系统设计空间的可配置
仿真平台———NoC_MPSim。

该平台包含处理器工具链、平台自动化配置脚本
以及一个包含处理器、网络适配器以及多种路由器的RTL模型库,可根据用户输入
的系统配置信息自动生成周期精确的多核仿真系统。

针对片上网络通信架构的特征,定义了基于该通信架构的多核系统的高层次通信抽象模型,并借鉴并行机中的消息
传递机制,提出了一种可有效隐藏网络乱序的并行编程模型及其通信原语,并完成其
所需要的软\硬件建模。

应用提出的编程模型,实现了MUSIC算法基于四核仿真系
统的分布式并行计算,并经实验得到该并行MUSIC算法在该系统中加速比可达2.6。

【总页数】7页(P31-37)
【作者】王进祥; 付方发; 孙俊
【作者单位】
【正文语种】中文
【相关文献】
1.面向实时复杂系统的基于片上网络多核平台的映射技术研究 [J], 陈亦欧;胡剑浩;陈庚生
2.基于FPGA的片上网络通信架构设计 [J], 谢宁波;张乐乾;高健超
3.基于FPGA的片上网络通信架构设计 [J], 谢宁波;张乐乾;高健超;;;
4.NoC_MPSim：基于片上网络通信架构多核仿真平台 [J], 王进祥; 付方发; 孙俊
5.基于国产多核DSP+FPGA架构弹载计算机硬件平台设计 [J], 景德胜;陈川;缑丽敏
因版权原因，仅展示原文概要，查看原文内容请购买。

面向NoC的无死锁路由算法的研究的开题报告

面向NoC的无死锁路由算法的研究的开题报告一、研究背景随着处理器芯片的发展，集成的处理器数量越来越多，单个处理器显然已经不能满足处理大量数据的需求。

针对这一问题，研究人员开始探索如何在一个芯片上集成多个处理器，这就出现了多处理器系统（Multiprocessor System-on-Chip，MPSoC）。

在MPSoC中，处理器通过网络互连，数据在网络中传递，因此网络通信的性能和可靠性至关重要。

On-Chip Network（NoC）作为一种纽带，负责处理器之间的通信，已经成为了现代MPSoC架构中最重要的组成部分之一。

在NoC中，最常用的路由算法是基于最短路径的迪杰斯特拉（Dijkstra）算法。

该算法是基于收敛的无死锁路由基础，通常会在路由时引入一些虚拟通道，以避免死锁。

虚拟通道确实可以有效地解决死锁问题，但是另一方面，它们又会增加芯片面积和功耗。

因此，如何在不引入虚拟通道的情况下保证无死锁路由是NoC研究领域中的一个热门话题。

二、研究目的本研究旨在探索面向NoC的无死锁路由算法，以提高路由性能和网络可靠性。

具体的研究目标包括以下几点：1.调研目前常用的无死锁路由算法及其优缺点，并确定研究重点。

2.设计面向NoC的新型无死锁路由算法，并提出可行的方案。

3.通过仿真验证算法的有效性和性能，并对比不同算法之间的优缺点。

三、研究内容1. NoC网络结构及路由算法概述本章将介绍On-Chip网络的概念和作用，例如NoC中一些常见的网络结构和路由算法，并分析它们的优缺点和适用情况。

2.分析无死锁路由算法的现状本章将对目前常用的无死锁路由算法进行归纳，分析其优缺点，并决定研究的重点。

3.设计新型无死锁路由算法在前两个章节的基础上，本章将提出一种新的无死锁路由算法，并设计相应的算法逻辑和数据结构。

4.仿真分析算法的有效性和性能通过仿真验证新算法的有效性和性能，并与传统算法进行对比分析。

四、研究意义本研究旨在解决NoC中路由算法存在的死锁问题，提高网络通信性能和可靠性。