一种高稳定度锁相频率合成电路的设计
几种锁相频率合成电路的设计
（ ｏ ｇ ｈ ｎＰ ｏｅ ｓｏ ａ ｅ ｈ ｏｏ ｙＳ ｈ ｏ ｆ ａ ｇ ｏ ｇ ｈ ｏ ｕ ｎ １ １ ６， Ｃ ｉａ Ｓ ｎ ｓ ａ ｒｆｓｉｎ ｌ ｃ ｎ ｌｇ ｃ ｏ ｌ ｎ ｄ ｎ ，Ｓ ａ ｇ ａ ５ ２ ２ Ｔ ｏ Ｇｕ ｈｎ ）
与开发
Ｄ ： ０ ３ ６ ／ ．ｓｎ １ ０ — ４ ２ ２ １ ． ８ ０ ９ ＯＩ １ ． ９ ９ Ｊ ｉ ． ０ ９ ９ ９ ． ０ ２ ０ ． ４ ｓ
几种锁相频 率合成 电路的设 计
冯伯翰 ，冯梦雅
（ 东松 山职业技 术学院， 广东韶 关 ５ ２ ２ ） 广 １ １６
摘要：具有高稳定性和准确度的频率源 已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得 ，随着 大
极高的分辨率等优点 。
关键词 ：合成信号发生器 ；锁相 ；倍频 ；任意倍频 ；数码显示
中 图 分 类号 ：Ｔ ７ Ｎ４ 文献 标 识ห้องสมุดไป่ตู้码 ：Ａ 文 章 编 号 ：１０ ０ ９—９ ９ ２ １） ８—０ ６ ４ ２（０ ２ ０ １６—０ ４
Ｓ ｖｒｌ ｅ ｅ ａ ＰＬＬ ｅ ｕｅ ｙ Ｓ ｎｔ ｅ ｉｅ ｒ ｕｉ ｓｇ Ｆｒ ｑ ｎｃ ｙ ｈ ｓｚ ｒＣｉｃ ｔＤｅ ｉｎ
规模集 成电路 的发展 ，锁相式频率合成技术 占有越来越重要 的地位 。由一个或几个高稳定度 、高准确度的参考频率源通过数 字
锁相频率合成技术可获得高 品质 的离散频率源 。这几种 电路都是通过锁相实现相位 同步 ，并通过改变反馈回路 中的分频 比从 而 得到 Ｎ 倍的基准频率信号输出。测试结 果表明 ，设计 的样机具有 良好的输 出特性 和调制特性 ，又具有很 高的稳定度 和准确性及
锁相频率合成器的设
摘要频率源是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。
现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。
如今锁相技术以其独特和优良的性能在调制解调、频率合成、FM立体声解码等方面普遍应用。
锁相环路具有载波跟踪特性，作为一个窄带跟踪滤波器，可以提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源。
本文主要讨论了基于锁相环的宽带调频电路的设计问题。
以MOTOROLA 公司生产的大规模集成芯片MC145146为核心元件,配以周边MC12017,MC1648等器件，设计了可以与宽带调频电路接口的锁相环，软件部分采用单片机控制频率的编辑和显示，更加直观和方便。
关键词：锁相环、频率合成器、鉴相器、调频ABSTRACTThe frequency source is the key specification of a modem communication system. The modern communication systems require more and more stable frequency source, and the problem of the frequency stability has become a key technique problem of most electronic instruments. The PLL circuits are global used in modulation and demodulation、frequency synthesize、FM stereo decode and so on. The PLL circuits has the characteristic of carrier track. As a narrow band fitter, it can pick up the signal which is submerged in the noise. When it is locked with a high-stable reference oscillator, it can be a high-stable frequency source which can offer series of frequency. This paper mainly discusses the design problems of broadband frequency modulation circuits based on PLL. With the main devices MC145146、MC12017、MC1648 which are manufactured by MOTOROLA. The work includes designing a PLL which is able to interface with a broadband frequency modulation circuits, making the corresponding hardware and finishing the testing of the hardware.Key words: PLL ; frequency-synthesizer；phase detector；modulation目录第1章绪论 (1)1.1锁相技术的发展概况 (1)1.2频率综合技术及其发展 (1)1.3锁相环路的工作特点 (3)1.4设计任务与实现方案 (3)第2章锁相频率合成器的设计 (5)2.1锁相频率合成器 (5)2.1.1 锁相环路的基本组成 (5)2.1.2 使用前置分频器的锁相频率合成器的组成 (6)2.1.3 变模分频锁相频率合成器 (6)2.2基于MC145146的锁相频率合成器的设计 (8)2.2.1 频率合成芯片MC145146及其外接部分的设计 (9)2.2.2 环路滤波器的设计 (12)2.2.3 压控振荡器的设计 (13)2.2.4 前置预分频器的设计 (15)2.3本设计中参数的确定 (16)2.4本章小结 (18)第3章单片机控制部分 (19)3.1单片机控制的原理 (19)3.2单片机控制部分主要程序模块的处理流程图 (21)3.3本章小结 (23)结论 (24)参考文献 (25)致谢 (27)附录A 全电路原理总图 (28)第1章绪论1.1 锁相技术的发展概况锁相技术是实现相位自动控制的一门学科。
锁相频率合成器的设计
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
锁相式数字频率合成器的设计
课程设计题目: 锁相式数字频率合成器的设计已知技术参数和设计要求：12 3 4一、锁相式数字频率合成器设计方框图二、锁相式数字频率合成器设计要求1、要求设计出数字锁相式频率合成器的完整电路。
2、晶体振荡器部分要求用数字电路设计（可以参考CD4060 74LS04等）。
3、要求1/M分频器分别产生，1KH Z、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为 f R。
4、要求频率合成器输出的频率范围f o分别为（0000~9999 ）X 1KH Z、（0000~9999 ）X 2KH Z、（0000~ 9999 ）X 4KH Z，并且设计出相对应的1/N分频器（四位）。
5、锁相环型号：选择LM4046、或CD4046。
石英晶体选择4.096MH Z或8.192MH Z等，其他集成电路及元器件根据设计要求自己选择。
6、用Protel 99SE或Protel DXP画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N分频器和1/M分频器输出信号波形）、然后画出PCB图。
7、计算当F r =1Kh Z、2KH Z、4KH Z时1/M分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f0=?（每个人计算f0= ?的要求见附录一电子表格）。
8、主要参数测试：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。
做出误差分析。
9、编写出数字锁相式频率合成器的课程设计报告。
3 4工作计划安排：课程设计动员、下达任务书、查阅和收集资料。
根据课程设计任务书要求，设计和计算电路。
学习用Protel 99SE 或Protel DXP 画出电路的 工作原理图、PCB 图和元器件清单。
对设计电路进行调试、 仿真并写出课程设计报告。
上交课程设计论文。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
基于MC1648锁相环频率合成器的毕业设计论文
摘要频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此锁相环频率合成已获得广泛的应用。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
关键词：MC1648；锁相环；频率合成器AbstractThe frequency synthesizer with high accuracy and high stability of the standard frequency of one or a few as the reference frequency, which leads to multiple or large amount of output frequency, accuracy and stability of the output and the reference frequency is consistent. There are widely applied in communication, radar, measurement and control, instruments and other electronic systems. Frequency synthesizer has the direct frequency synthesizer, DDS and PLL frequency synthesizer in three basic models, the former two belongs to the open loop system, so there is short frequency conversion time, resolution is higher, and the PLL frequency synthesizer is a closed loop system, the frequency conversion time and resolution is not as good as the first two good, but it has the advantages of simple structure, low cost. And the output frequency accuracy inferior to the former two, thus PLL frequency synthesis has been widely applied. VCO is one of the essential components, the performance of quality around the whole loop. Negative resistance integrated LCVCO because of the high operating frequency, a good waveform, frequency stability, low phase noise, high performance and reliable, suitable for VHF and UHF VCO. Therefore the PLL frequency synthesis based on MC1648.Key words：MC1648；PLL Frequency ；Synthesizer毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。
锁相式数字频率合成器的设计
课程设计题目：锁相式数字频率合成器的设计已知技术参数和设计要求：一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。
2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。
3、 要求1/M 分频器分别产生，1KH Z 、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。
4、 要求频率合成器输出的频率范围f 0分别为（0000~9999）×1KH Z 、（0000~9999）×2KH Z 、（0000~9999）×4KH Z ，并且设计出相对应的1/N 分频器(四位)。
5、锁相环型号：选择LM4046 、或CD4046。
石英晶体选择4.096MH Z 或8.192MH Z 等 ，其他集成电路及元器件根据设计要求自己选择。
6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N 分频器和1/M 分频器输出信号波形）、然后画出PCB 图。
7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f 0=？ （每个人计算f 0=？的要求见附录一电子表格）。
8、 主要参数测试：包括晶体振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。
做出误差分析。
9、 编写出数字锁相式频率合成器的课程设计报告。
工作量：1、数字锁相式频率合成器的总体设计。
一种锁相频率合成器的设计与实现
Ｎ 来实现， 如增加一个单位，就增加一个ｆ也就是说ｆ ｆ ｖ ｉ ｔ ， Ｒ 是压 控振荡器Ｖ Ｏ Ｃ 所能改变的 步进频率值， Ｒ 该ｆ 值就是频率合成 器的 频率间隔（ （ａ Ａ ＝） Ｆｆ 。因为ｆ 定的， 此环路 Ｒ 是固 因 输出 频率 （ Ｏ 输出 ｆ Ｖ 的 ） 是随Ｎ Ｃ ｖ 变化的 一组不连续的 频率， 其值是ｆ Ｒ 的 整数倍。可以看出， 锁相频率合成器实际就是一个反馈系数可
绍其工作原理。 （ 压控振荡器 １ ）
由晶 定分频器组成的 振和固 参考频率 源提供一个参考 （ 基 准频率ｆ压 ） Ｒ 控振荡 Ｃ 的 ， 器ＶＯ 频率ｆ 变 分频器Ｎ Ｖ 被可 程序 分 频， ｖ 近似等于ｆ并与ｆ 得到ｆ Ｎ ／， Ｒ ， Ｒ 在鉴相器Ｐ 进行相位比 Ｄ中 较， 较后输出 比 直流电 通过环路滤波器Ｌ 送给压控振荡器 压， Ｐ Ｖ Ｏ调整压控振荡器， ｖ ｆ 即 Ｃ， 使ｆ Ｎ Ｒ 使环路进人锁定状态。 ／ ， ＝ 压
Ｑ 为参考的输出瞬时 工（ 一ｔ ｖ）；可知以。ｔ ｃ） 、 Ｋ 工（ｔ ）ｄ ＋ ｃｄ ， ｖ ｔ ｔ ｔ ｃ ｏ ｃ ｓ 取拉氏变换得： （） Ｋ ｏ ）； ０ Ｓ＿ ｖ 玲（ ２ 相 为０） ｖ ｖ） 位 ２一ｃ ｃｄ （ Ｋｏ （ｔ ｔ 工 ｔ； 由 式可见， 压控振荡器是环路中的固 有积分环节。 （ 鉴相器 ２ ） 锁相数字式频率合成器中使用的鉴相器是数字式鉴相器。 如取样保持鉴相器、电流型鉴相器和鉴频鉴相器等。其输入输 出 关系为０） ｄ（ 这里ｅ ＃－２， 为 ４＝ ９ｔ ｔＫ ｐ， ） （＝ ） （ Ｋ 鉴相器的 ｔｅ ｅｔｄ ） ） 鉴相灵 敏度， 单位为Ｖ ａ。拉氏 ｉａ ｒ 变换为ＶＳ ｘ ｅ） ｄ） ｄＳ （＝ ｅ ｏ 活 优良 能 大 机 。 的 可 性、 成 控 灵 等 性 大 促
锁相频率合成器的设计
目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。
通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。
本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。
关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
图2-1显示了最基本的锁相环方框图。
它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。
设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
基于锁相环的频率合成电路设计
基于锁相环的频率合成电路设计近年来，随着高精度信号计算机应用的不断普及，频率合成技术已经成为精密信号采集、处理和测量的重要工具。
为了实现频率合成的精确控制，基于锁相环的频率合成电路设计是一种非常实用的解决方案。
锁相环的设计能够实现精确的频率合成，从而提高功率、电压和信号精度。
锁相环是由一个振荡器，一个频率参考电路和一个外部参考信号构成的一种系统。
振荡器电路能够根据外部参考信号调整自身的输出频率。
其根据比较器的输出信号，控制振荡器内部电路的频率参数，实现锁定频率的目的。
为了满足实际应用要求，基于锁相环的频率合成电路设计的核心问题在于如何设计一个稳定、噪声低、参考电路响应快的锁相环系统。
在设计之前，必须先确定系统的应用频带、功率要求以及系统的近似精度。
振荡器是锁相环电路设计的核心部件，它决定了锁相环系统的整体性能。
振荡器主要包括晶体振荡器和单片机振荡器两种类型，晶体振荡器可以提供高精度的调谐功能，而单片机振荡器可以提供低成本的实时控制功能。
而频率参考电路是锁相环系统的关键部分，它负责将外部输入的参考信号转换为振荡器可接受的形式。
电路的设计应该考虑频率参考电路的无相位和负载能力以及它的噪声特性。
此外，频率参考电路应考虑参考信号的频率范围和信号强度，以便准确控制振荡器振荡频率。
最后，系统的设计还必须考虑信号处理器的参数，其既需要考虑信号处理器的灵敏度，又需要考虑其处理的信号的频率范围和外部参考电压的大小。
总的来说，基于锁相环的频率合成电路设计既具有优异的精度又具有良好的稳定性，可以满足多种应用的需求。
它的设计必须考虑振荡器的性能、频率参考电路的特性和信号处理器的参数。
同时，为了提高和优化系统性能，可以采用虚拟仿真技术进行仿真和调试，评估不同结构和参数的效果。
在实际应用中，基于锁相环的频率合成电路设计可以用于高精度信号处理、实时监控和测量等多种应用。
它可以提升实验精度，改善系统的可靠性和稳定性，也可以有效提高系统的测量精度和信号处理能力。
pll频率合成与锁相电路设计
pll频率合成与锁相电路设计频率合成与锁相电路设计是电子工程中非常重要的主题。
频率合成是指通过组合不同频率的信号来生成新的频率信号的技术。
而锁相电路是一种控制系统，用于将一个振荡器的输出信号与另一个参考信号进行比较，并调整振荡器的频率，使其与参考信号同步。
下面我将从频率合成和锁相电路设计两个方面来详细解释。
首先，频率合成是通过将不同频率的信号进行合成来生成新的频率信号。
这可以通过数字信号处理技术或者模拟电路来实现。
在数字信号处理中，可以使用相位锁定环（PLL）来实现频率合成。
PLL是一种反馈系统，它通过比较输入信号和反馈信号的相位差来调整振荡器的频率，从而实现频率合成。
另一种常见的频率合成方法是使用分频器和相位加减器来实现频率倍增或者分频。
在模拟电路中，可以使用混频器和滤波器来实现频率合成。
其次，锁相电路是一种控制系统，用于将一个振荡器的输出信号与另一个参考信号进行比较，并调整振荡器的频率，使其与参考信号同步。
锁相电路通常包括相位比较器、环路滤波器、控制电压发生器和振荡器等组件。
相位比较器用于比较输入信号和参考信号的相位差，然后通过环路滤波器和控制电压发生器来调整振荡器的频率，使其与参考信号同步。
锁相电路在通信系统、雷达系统和惯性导航系统等领域有着广泛的应用。
在设计频率合成和锁相电路时，需要考虑许多因素，包括振荡器的稳定性、相位噪声、环路带宽、锁定时间等。
此外，还需要考虑电源噪声抑制、温度漂移补偿、环路稳定性分析等问题。
因此，频率合成和锁相电路的设计需要综合考虑电路设计、信号处理、控制系统等多个方面的知识。
总之，频率合成和锁相电路设计涉及到广泛的知识领域，包括信号处理、控制系统、电路设计等。
在实际应用中，需要根据具体的要求和限制来选择合适的设计方案，并进行系统级的分析和优化。
希望这个回答能够帮助你更好地理解频率合成和锁相电路设计。
一种锁相频率合成系统的设计
维普资讯
第４ ８卷 第 １期 ２０ ０ ８年 １ 月
国 讥 技
Ｔｅｅ ｏ ｌ ｃ ｍｍｕ ｃ ｔｏ ｎｉａｉｎ Ｅｎｇｎ ｅ ｎ ｉｅ ｒ ｇ ｉ
Ｖｏ ． Ｎｏ． １４８ １
Ｊｎ ２ ０ ａ ．０ ８
文章 编号 ：０ １ ９Ｘ｛０８ ０ — ０４— ３ １０ —８３ ２０ ）１ ０４ ０
路法） 两大类 。
２ 锁 相 频 率 合 成 系统设 计
本 系统 由锁 相 环 、 控振 荡 器 、 相器 、 通 滤 压 鉴 低 波器 和参考 频率 源构成 一个 闭环控 制系统 来实现 频 率 的产生 ， 过单 片机 控 制 整个 系 统运 行 。系 统 产 通 生 的正弦 信 号通 过 自动 稳 幅 电路 、 峰值 检 波 采 样 、 Ａ Ｄ与 Ｄ Ａ转 换来 控 制 其 输 出 幅度 。根 据 整 个 系 ／ ／ 统设 计 的基 本要 求 ， 设计 了总 体 电路 框 图如 图 １ 所 示 。这样 ， 个 系统可 以分 为硬件 和软件两 个部分 。 整
ｏ ｔ ｕ ａ ｄ ｒ ｎ ５—２ ｕ ｐ ｔｂ ｎ ｓ ａ ｅ ｉ ５ＭＨｚ．ａ ｄ ａ ｅ ｒａ ｉｍｅ ｄ ｓ ｌｙ ｄ Ｔｈ ｕｐｕ ｅ ｕ ｎ ｙ ｓａ ｉｉ ｓ ｍｏ ｅ ｔ ｎ ｎ ｒ ｅ ｌ—ｔ ｉｐ ａ ｅ ． ｅ ｏ ｔ ｔｆ ｑ ｅ ｃ ｔ ｂｌｔ ｉ ｒ ｈａ ｒ ｙ １ ．Ｉ ｌ ｆｎ ｄ ｐ ｌ ａｉｎ ｉ ｈ ｅｄ ｏ ｏ Ｏ～ ｔ ｌｉ ｄ ｗｉ ｅ ａ ｐ ｉ ｔｏ ｎ ｔ ｅ ｆ ｌ ｆｃ ｍｍｕｎｃ ｔｏ ｓ ｃ ｉ ｉａｉ ｎ ．
一种锁相频率合成器的设计与实现
一种锁相频率合成器的设计与实现
薛茹
【期刊名称】《微计算机信息》
【年(卷),期】2008(0)5
【摘要】本文介绍锁相频率合成器的结构和工作原理,并用Motorola公司的MC145152实现了一种锁相频率合成器.它具有结构简单、稳定性好、精度高、易实现等特点.
【总页数】2页(P308-309)
【作者】薛茹
【作者单位】712082,陕西咸阳,西藏民族学院
【正文语种】中文
【中图分类】TP914
【相关文献】
1.基于ADF4350锁相频率合成器的频率源设计与实现 [J], 徐述武;汪海勇;唐云峰
2.一种级联锁相环频率合成器的设计与实现 [J], 简晨;王梓宇
3.一种提高锁相频率合成器输出频率稳定性的方法 [J], 和康元;董绍武
4.一种X频段锁相频率合成器的设计与实现 [J], 李垒
5.一种X波段锁相环频率合成器的设计与实现 [J], 郝延刚;祁全;吴梅
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｍ Ｉ０２ Ｃ ２３ Ａ芯片 ， 数 Ｐ＝６ ， 模 ４ 工作 频率 为 ２ ０ ．
经 Ｒ分频器分频后形成 ｆ 信号。压控振荡器信 Ｇ ｚ Ｒ Ｈ。 号经双模 ［Ｐ （ ／ Ｐ＋１ ］ 频器分频 ， 经 Ａ、 ）分 再 Ｎ计 ４ ２ ＭＣ４ １２— ． １５５ ２芯片参 数 的设 计
数器分频 器 后 形 成 ｆ 信 号 ，ｖ＝ｆ ｏ （ Ｐ＋Ａ） ｖ ｆ ｖ／ Ｎ ｃ 。
１ 引 言
频 率合成 技术 是现代 通信 和 电子技术 的重要
种基于 Ｍ １５５ ２芯片 的锁相环频率合成 电 Ｃ ４ １２—
路， 产生 １７ Ｍ ｚ ５５ Ｈ 频率的射频信号。
Байду номын сангаас
组成部分， 它是将一个高稳定度和高准确度的基 准频率经过四则运算 ， 产生 同样稳定度和准确度
２ 锁 相 环 频 率 合成 电路 的原理 分析
＝ ．１ ０ ３４９×１。 Ｎ＋Ａ Ｐ＝ ． １ ０／ ＝５ ．２ ／ ３４ ９×１。６ ４ ３４ （） ２ （） ３
芯片 ， 文介绍 了一种 基 于 ＭＣ ４ １ ２— 本 １５ ５ ２芯片 的高稳 定度 １７ ｚ ５ ５ ＭＨ 锁相环 （ Ｐ ） 率合 成 电路 ， 点 ＰＬ 频 重
讨论 了锁 相环频 率合 成 电路 的构 成和 电路 参数 设计 。
关键词 锁 相环 （ Ｌ ） 频 率合 成 ＰＬ 压控 振 荡 器（ ｃ ｖ ｏ）
时， 双模分频器用 （ Ｐ＋１ 去 除； Ｍ ） 当 Ｃ为高 电平
时， 双模分频器用模数 Ｐ去除。
（） ２ 它有 Ａ计数 器 和 Ｎ计 数 器 两 个计 数 器 。
锁相环频率合成器专用芯片， 它具有下列主要特
征：
８
巢溅 躞通讯
２ ６， ２， ０ ４， ６ ２ ４８。 ５ ５Ｉ １ ２ Ｉ ０， ０ １
器计数期间 ， Ｃ为低电平； Ｍ Ｎ计数器计数 （ Ｎ—
Ａ） 间 ， 期 ＭＣ为高 电平 。 （） ３ 它有 一 个 参考 振 荡器 ， 外 接 晶体 振荡 可
器。
（） ５ 它有两路鉴相信号输 出， 其中， 、 Ｒ Ｖ 用来输出鉴相误差信号，Ｄ用来输 出相位锁定信 Ｌ
号。
ＭＣ ４ １２— １５ ５ ２的供 电电压 为 ３ Ｖ一９ 采用 Ｖ， ２ ８脚 ＤＰ和 Ｓ Ｐ封 装 形 式 。Ｍ Ｉ５ ５ ２的原 Ｉ Ｏ Ｃ ４ １２— 理 框图如 图 ２所示 。
第２ ８卷第 ４期 ２１ ０ ０年 ｌ ２月
集 黪 瓤≥ 成 通
ＪＣ Ｉ ＨＥＮＧＤＩ ＮＬＵ ＯＮＧＸＵ Ａ Ｔ Ｎ
Ｖｏ． ８ Ｎｏ ４ １２ ．
Ｄｅ ． Ｏ Ｏ ｃ２ ｌ
一
种 高 稳 定 度 锁 相 频 率 合 成 电 路 的 设 计
鲁争艳 房建峰 杨侃 刘 鹏
（ 中国兵器 工业第 ２４研 究所 苏 州 ２５６ ） １ １１３ 摘 要 随着 大规模 集成 电路 的发展 ， 用锁相 环 频 率合 成技 术研 制 出 了很 多频 率合 成 集成 电路 利
锁 相环 频 率 合 成 电路 主要 包 括 压 控 振 荡 器
的任意频率。这种锁相环频率合成器的稳定度和
准确度与基准频率相当 ， 不产生额外的误差。它
在雷达 、 导弹 、 讯 等领域 有着广 泛 的应 用 。 通 ＭＣ ４ １Ｘ一 １５５ ２系 列 芯 片 是 摩 托 罗 拉 公 司 生 产 的较 为先 进 的锁相 环频 率合成 器专用 芯 片。它 是 ＭＣ ４ １Ｘ—ｌ 片 的改 进 型 。本 文 将 介 绍 一 １５５ 芯
第８ 第 期 ２ ４ 卷
它们 与双模 （ ／ Ｐ＋１ ） 频 器 提供 了总分 频值 Ｐ（ ）分
（ Ｐ Ａ 。其中， 、 Ｎ ＋ ） Ａ Ｎ计数器可预置。Ｎ的取值
范 围为 ３—１２ ， ０３ Ａ的取值 范 围为 ０— ３ ６ 。Ａ计数
Ｒ计 数器 、 计数 器 、 Ｎ Ａ计 数 器 可 预 置 ， 管 各 脚 接地 为逻辑 ０悬 空为逻辑 １ ， 。
ｆ信号和 ｆ 信号在鉴相器中鉴相 ， 出的误差信 Ｒ ｖ 输 号中 、 Ｒ Ｖ经低通滤波器形成直流信号 ， 直流信 号再去控制压控振荡器的频率。 当整 个 环 路 锁 定 后 ，ｖ＝ｆ ｆ Ｂ且 同相 ，ｖｏ＝ ｆ ｃ
（ Ｐ＋ ｆ Ｎ Ａ）ｖ＝（ Ｐ＋Ａ）Ｒ便 可产 生 和基 准 频率 Ｎ ｆ， 同样 稳 定度和准 确度 的任 意频率 。
（ ｃ ） 分频器、 ｖｏ 、 锁相环频率合成器 、 环路滤波器
等。电路从压控振荡器的输 出端进行频率取样 ， 经分频器分频后送入锁相环频率合成器 ， 锁相环 频 率合 成器产 生 两路 鉴 相 信 号 ， 经过 环 路 滤波 再
器 滤波 ， 反馈 到压控 振荡 器 ， 而实 现锁相 功能 。 从
锁相环频率合成电路原理框 图如图 ｌ 。
，
５ ５ Ｈｚ ７ Ｍ
图 １ 锁 相 环 频 率 合 成 电路 原 理 框 图
３ ＭＣ４ １２— １５ ５ ２芯片的特点及功 能
ＭＣ４ １２—２芯 片是 摩 托 罗 拉公 司 生 产 的 １５５
（） １ 它与双模（ ／ Ｐ＋１ ） Ｐ（ ） 分频器同时使用， 有一路双模分频控制输 出 Ｍ 。当 Ｍ Ｃ Ｃ为低电平
取 ｆ ０ １７ Ｍ ｚＰ＝ ４ Ｒ： ， ｖ ＝ ５５ Ｈ ， ６ ， ８ 晶体 振荡 频 ｃ 率 ３ ６６Ｍ ｚ则 ．８４ Ｈ ，
ｆ ３６６ Ｍ ｚＲ＝ ．８４ Ｈ／ Ｂ： ．８４ Ｈ／ ３６６ Ｍ ｚ８ ＝ ６ ．ｋ ｚ ４０８ Ｈ （） Ｉ Ｎ Ａ ＝ｆ ｏｆ：１５５ Ｈ ／６ ．ｋ ｚ Ｐ＋ ｖ ／Ｒ ．７Ｇ ｚ４０ ８Ｈ ｃ
（） ４ 它有 一个 Ｒ计数 器 ， 来 给参 考 振 荡器 用 分频 ， Ｒ计数 器可预 置 ， Ｒ的取 值范 围 ： ，４ １８ ８６ ，２ ，
∞ｃ ｛ ｎ
Ｌ） Ｉ
Ｍｃ
～
● Ｒ
图２ ＭＣ ４ １２— １５ ５ ２的原理框图
Ｍ １５５ ２的工作原理 ： Ｃ ４ １２— 参考振荡器信号