吉林大学电工课件2——第七章 组合逻辑电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
≥1
B C
&
&
F
≥1
F = ( ABC + A )( ABC + C )
= ABC + A + ABC + C =ABC A + ABC C = ABC
返回
例5,如图,一个用于保险柜的密码锁控制电路, ,如图,一个用于保险柜的密码锁控制电路, 开锁的条件是: 要拨对密码 要拨对密码; 要将开锁控制 开锁的条件是:(1)要拨对密码;(2)要将开锁控制 开关S闭合 条件满足,开锁信号为1, 闭合. 开关 闭合.条件满足,开锁信号为 ,报警信号 条件不满足,开锁信号为0,报警信号为1, 为0 ;条件不满足,开锁信号为 ,报警信号为 , 警铃报警 .试分析该电路的密码. 试分析该电路的密码. A EC A S F1开锁信号 & B & F2报警信号 & C D B
F1 =A B C+A B C 0 0 0 F1, F2, F3分别代 =B C A0 0 1 表红, 绿灯, 表红,黄,绿灯, F2 =A B C+A B C 0 1 0 1 表示灯亮;0 表示 B0 1 1 表示灯亮; =AB 灯灭. 灯灭. 1 0 0 F3 =A B C+A B C+A B C C1 0 1 1 1 0 =B(A+AC)
二,组合逻辑电路的分析步骤
由已知逻辑图列写逻辑表达式; 由已知逻辑图列写逻辑表达式; 化简表达式; 化简表达式; 列写真值表; 列写真值表; 分析逻辑功能. 分析逻辑功能. 返回
例1,分析电路的逻辑功能. ,分析电路的逻辑功能.
A AB
&
异或门
=1
&
A B AB
& &
F
B AB
F = AB + AB = A⊕B
AB CD ABC D
F1=1,ABCD=1001 , = 密码是1001. ∴ 密码是 .
返回
F1 = F =B, 12 A 1, CD ABCD≠1001 F2 = 1 AB. = F C D 1 警铃报警
例6,已知输入信号波形如图,试画输出波形图. ,已知输入信号波形如图,试画输出波形图. A B C F A B C
A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
F = A AB B AB = A ( A + B ) + B( A + B ) = AB + AB
返回
例2,分析电路的逻辑功能. ,分析电路的逻辑功能.
A B AB
& & &
同或门
&
A
&
F
=1
F = AB A B = AB + A B
返回
A B 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F
0 0 0 1 0 1 1 1
A
BC 00 0 1 0 0 01 0 1 11 1 1
BC
10 0 1
AC
AB
L= AC + BC + AB
返回
第三节
编码器和译码器
编码器 译码器
返回
一,编码器
&
≥1
&
≥1
F
BC A 00 01 11 10 0 0 0 0 0 F = AB + ( B + C ) + AC 0 0 1 0
= AB + B C + A + C
= A BC
返回
第二节 组合逻辑电路的设计
组合逻辑电路的设计步骤 例题
返回
一,组合逻辑电路的设计步骤
分析逻辑功能; 分析逻辑功能; 列写真值表; 列写真值表; 由真值表列写逻辑表达式; 由真值表列写逻辑表达式; 化简表达式; 化简表达式; 画出逻辑图. 画出逻辑图.
返回
一,数据分配器
数据分配器是指能够完成将一个数据 通过选择, 通过选择,能送到多个数据输出端的逻 辑电路. 辑电路. Y0 Y1 Y2 Y3 00 10 01 11 地址输入
返回
数据输入
数 据 输 出
74LS138-数据分配器,多路转换器 -数据分配器, 3-8线译码器 - 线译码器 输出 UCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
D = Y8 Y9
C = Y4 Y5 Y6 Y7
B = Y2 Y3 Y6 Y7
A = Y1 Y3 Y5 Y7 Y9
返回
常用编码器集成电路 T74148 T341 T1147 8-3 线优先编码器 - 8-3 线优先编码器 - 二-十 进制优先编码器
填空:计算机键盘上 个键盘用二进制代 填空:计算机键盘上101个键盘用二进制代 码进行编码,至少应为_____位二进制数 位二进制数. 码进行编码,至少应为 7 位二进制数. 2n≥101 n=7
返回
数据输出
74LS151-八选一多路数据开关 - 输入 UCC I4 I5 I6 I7 S1
16 15 14 13 12 11
地址 S2 S3
10 9
E为控制端, 为控制端, 为控制端 低电平有效
1 2 3 4 5 6 7 8
I3 I2 I1 I0 Y W 输入
E GND
输出 控制
返回
多路信号分时传送电路
应用实例 数据线 外 设 数 据 线
三态门 计算机 中央处理 单元 (CPU)
三态门 三态门 三态门
Y3 Y2 Y1 Y0
译码器
A1 A0
地址线
返回
显示译码器 数字显示电路 译 码 器 驱 动 器 显 示 器
显示 数码显示 字
数码 数码 显示器 (LED)
七段LED显示器 显示器 七段 a f g a f e b c c a a b
b
c
d e
f
g
+E 共阳极
g d e d
b
c d e 共阴极
f
g
返回
1 0 0 0 1 0
A3 A2 A1 A0
显示译 码器
常用译码器集成电路
74LS139 74LS138 T337 T1047
双2-4 线译码器 - 3 - 8线译码器 线译码器 七段译码显示器 七段译码驱动器
返回
第四节 数据分配器和选择器 数据分配器 数据选择器
返回
例1,已知输入输出波形,试写出逻辑表达 ,已知输入输出波形,
并变换为与非形式,并以与非门实现. 式,并变换为与非形式,并以与非门实现. A B C F A A & 0 0 0 0 B B F & 0 0 1 0 C & C 0 1 0 0 F 0 1 1 1 BC BC 1 0 0 0 A 00 01 11 10 1 0 1 0 0 1 AB 1 1 0 1 1 1 1 1 1 1 1
F = AB + A B = A ⊕ B=AB
B
A B
A 0 0 1 1
B 0 1 0 1
F 1 0 0 1
返回
例3,裁判表决电路 , A,B,C表示三 , , 表示三 名裁判,其中A 名裁判,其中 是主裁判, , 是主裁判,B, C是副裁判.判 是副裁判. 是副裁判 断工作过程. 断工作过程.
第七章
组合逻辑电路
第一节 组合逻辑电路的分析 第二节 组合逻辑电路的设计 第三节 编码器和译码器 第四节 数据分配器和选择器 第五节 运算器
习题 目录
第一节 组合逻辑电路的分析
组合逻辑电路 组合逻辑电路的分析步骤 例题
返回
一,组合逻辑电路
时序逻辑电路 组合逻辑电路--在任意时刻, --在任意时刻 组合逻辑电路--在任意时刻,输出状态值 取决于该时刻各输入状态的组合, 取决于该时刻各输入状态的组合,而与先前 状态无关的逻辑电路. 状态无关的逻辑电路. 数字电路 组合逻辑电路
1 1 1
1
&
1 1
1 1 F 2 1 F1
≥1
&
1
F3
=A B+B C
返回
例3,设计一个三人表决逻辑电路,要求 三 ,设计一个三人表决逻辑电路,要求: 各控制一个按键, 人A,B,C各控制一个按键,赞成则按键, , , 各控制一个按键 赞成则按键, 不赞成则不按键,如果多数赞成则灯亮, 不赞成则不按键,如果多数赞成则灯亮,否 则灯不亮. 则灯不亮. 输入- , , 输入-A,B,C 解: "1"-按键按下 ,"0"-没按键, - -没按键, 输出- 输出-F "1"-灯亮, "0"-灯不亮. -灯亮, -灯不亮. 得到与逻辑功能相对应的真值表
16 15 14 13 12 11 10 9
G1为控制端, 为控制端, 高电平有效
1 2 3 4 5 6 7 8
A B C G2AG2B G1 Y7 GND 地址 数据 使能控制
返回
二,数据选择器
数据选择器是指能够完成将多个数据 通过选择, 通过选择,能送到一个数据输出端的逻 辑电路. 辑电路. 数 据 输 入 I0 I1 I2 I3 11 01 00 10 地址输入
F = BC+ A = BC AB B
返回
例2,设计一个三输入三输出的逻辑电路.当A=1, ,设计一个三输入三输出的逻辑电路. , B=C=0,红,绿灯亮;当C=1,B=A=0,黄,绿灯 绿灯亮; , , , 亮;当A=B=C=0,三个灯全亮. ,三个灯全亮. 为三输入端, , , 为三输入端 解: A,B,C为三输入端,A B C F1 F2 F3
数字电路中, 数字电路中,有时需要把某种控制信息 用一个规定的二进制数来表示, 用一个规定的二进制数来表示,这种表示控 制信息的二进制数称为代码 代码. 制信息的二进制数称为代码.将控制信息转 编码. 换成代码的过程称为编码 换成代码的过程称为编码.实现编码的组合 编码器. 逻辑电路称为编码器 逻辑电路称为编码器.
编 码
N 2n
器
n
返回
二进制编码器 个信号进行编码, 对N个信号进行编码,要保证 n≥N. 个信号进行编码 要保证2 . Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1
74LS151 74LS138 G2B G1W0I0Fra bibliotekY W
Y0
W′ 0
~ ~ ~ ~
W7
~ ~ ~ ~
~ ~ ~ ~
W′ 7
I7 GND
E CBA
G2A GND Y7 CBA
~ ~ ~ ~
B2 B1 B0
返回
第五节
运算器
加法器 比较器
返回
一,加法器
半加器 不考虑进位,将两个二进制数A和 相加 相加, 不考虑进位,将两个二进制数 和B相加, 称为半加 实现半加运算的电路称为半加器 半加. 半加器. 称为半加.实现半加运算的电路称为半加器. 为加数, 为和 为和, 为进位 为进位. 令A,B为加数,S为和,C为进位.可得 , 为加数 真值表: 真值表: A A 0B 0 1 1 B S C 0 =1 0 S 0 0 1 1 0 &1 C0 0 1 1 逻辑图
& & & &
Y0
Y1 Y1 = A + B Y2 Y2 = A + B Y3 Y3 = A + B 此译码器 输出低电 平有效. 平有效.
返回
Y0=A+B +
加入使能端E, 2 Y3 A加入使能端 1,可以控 B Y0 Y Y 制译码器的工作. 制译码器的工作. 1 0 0 0 1 1 E=1,Y0~Y3都为 ,译码 = , 1 都为1, 0 1 1 0 1 器不工作; 器不工作; 1 0 1 1 0 1 1 1 1 1 1 0 E=0,译码器正常工作. = ,译码器正常工作.
B A C C
0 0 0 0 1 1 1 1
& & &
F
A B C
0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
F
0 0 0 0 0 1 1 1
返回
F = AB AC = AB + AC
当主裁判和一 名副裁判认为合格 时灯亮. 时灯亮.
例4,分析下图,写出逻辑表达式并化简. ,分析下图,写出逻辑表达式并化简. A
返回
二进制编码器将八个高低电平信号变为 八个不同的三位二值代码. 八个不同的三位二值代码. Y0~Y7中任意时刻只允许有一个输入为 高电平信号. 高电平信号. 二-十进制编码器 编成十个二值代码的电路. 将Y0~Y9 编成十个二值代码的电路. Y0
编 码 器
Y9
D C B A
返回
8421BCD码编码表 码编码表 输 入 D 0 (Y0) 1 (Y1) 2 (Y2) 3 (Y3) 4 (Y4) 5 (Y5) 6 (Y6) 7 (Y7) 8 ( Y8) 9 (Y9) 0 0 0 0 0 0 0 0 1 1 输 出 C B A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
返回
二,译码器
译码是编码的逆过程, 是编码的逆过程 译码是编码的逆过程,是将输入代码的 含义"翻译"成一组高低电平信号. 含义"翻译"成一组高低电平信号.实现译 译码器. 码的组合逻辑电路称为译码器 码的组合逻辑电路称为译码器.
n
译 码 器
N
2n
N
2n 译码器 2 4 译码器 3 8 4 16
2-4 线译码器 - E A B
B C
&
&
F
≥1
F = ( ABC + A )( ABC + C )
= ABC + A + ABC + C =ABC A + ABC C = ABC
返回
例5,如图,一个用于保险柜的密码锁控制电路, ,如图,一个用于保险柜的密码锁控制电路, 开锁的条件是: 要拨对密码 要拨对密码; 要将开锁控制 开锁的条件是:(1)要拨对密码;(2)要将开锁控制 开关S闭合 条件满足,开锁信号为1, 闭合. 开关 闭合.条件满足,开锁信号为 ,报警信号 条件不满足,开锁信号为0,报警信号为1, 为0 ;条件不满足,开锁信号为 ,报警信号为 , 警铃报警 .试分析该电路的密码. 试分析该电路的密码. A EC A S F1开锁信号 & B & F2报警信号 & C D B
F1 =A B C+A B C 0 0 0 F1, F2, F3分别代 =B C A0 0 1 表红, 绿灯, 表红,黄,绿灯, F2 =A B C+A B C 0 1 0 1 表示灯亮;0 表示 B0 1 1 表示灯亮; =AB 灯灭. 灯灭. 1 0 0 F3 =A B C+A B C+A B C C1 0 1 1 1 0 =B(A+AC)
二,组合逻辑电路的分析步骤
由已知逻辑图列写逻辑表达式; 由已知逻辑图列写逻辑表达式; 化简表达式; 化简表达式; 列写真值表; 列写真值表; 分析逻辑功能. 分析逻辑功能. 返回
例1,分析电路的逻辑功能. ,分析电路的逻辑功能.
A AB
&
异或门
=1
&
A B AB
& &
F
B AB
F = AB + AB = A⊕B
AB CD ABC D
F1=1,ABCD=1001 , = 密码是1001. ∴ 密码是 .
返回
F1 = F =B, 12 A 1, CD ABCD≠1001 F2 = 1 AB. = F C D 1 警铃报警
例6,已知输入信号波形如图,试画输出波形图. ,已知输入信号波形如图,试画输出波形图. A B C F A B C
A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
F = A AB B AB = A ( A + B ) + B( A + B ) = AB + AB
返回
例2,分析电路的逻辑功能. ,分析电路的逻辑功能.
A B AB
& & &
同或门
&
A
&
F
=1
F = AB A B = AB + A B
返回
A B 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F
0 0 0 1 0 1 1 1
A
BC 00 0 1 0 0 01 0 1 11 1 1
BC
10 0 1
AC
AB
L= AC + BC + AB
返回
第三节
编码器和译码器
编码器 译码器
返回
一,编码器
&
≥1
&
≥1
F
BC A 00 01 11 10 0 0 0 0 0 F = AB + ( B + C ) + AC 0 0 1 0
= AB + B C + A + C
= A BC
返回
第二节 组合逻辑电路的设计
组合逻辑电路的设计步骤 例题
返回
一,组合逻辑电路的设计步骤
分析逻辑功能; 分析逻辑功能; 列写真值表; 列写真值表; 由真值表列写逻辑表达式; 由真值表列写逻辑表达式; 化简表达式; 化简表达式; 画出逻辑图. 画出逻辑图.
返回
一,数据分配器
数据分配器是指能够完成将一个数据 通过选择, 通过选择,能送到多个数据输出端的逻 辑电路. 辑电路. Y0 Y1 Y2 Y3 00 10 01 11 地址输入
返回
数据输入
数 据 输 出
74LS138-数据分配器,多路转换器 -数据分配器, 3-8线译码器 - 线译码器 输出 UCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
D = Y8 Y9
C = Y4 Y5 Y6 Y7
B = Y2 Y3 Y6 Y7
A = Y1 Y3 Y5 Y7 Y9
返回
常用编码器集成电路 T74148 T341 T1147 8-3 线优先编码器 - 8-3 线优先编码器 - 二-十 进制优先编码器
填空:计算机键盘上 个键盘用二进制代 填空:计算机键盘上101个键盘用二进制代 码进行编码,至少应为_____位二进制数 位二进制数. 码进行编码,至少应为 7 位二进制数. 2n≥101 n=7
返回
数据输出
74LS151-八选一多路数据开关 - 输入 UCC I4 I5 I6 I7 S1
16 15 14 13 12 11
地址 S2 S3
10 9
E为控制端, 为控制端, 为控制端 低电平有效
1 2 3 4 5 6 7 8
I3 I2 I1 I0 Y W 输入
E GND
输出 控制
返回
多路信号分时传送电路
应用实例 数据线 外 设 数 据 线
三态门 计算机 中央处理 单元 (CPU)
三态门 三态门 三态门
Y3 Y2 Y1 Y0
译码器
A1 A0
地址线
返回
显示译码器 数字显示电路 译 码 器 驱 动 器 显 示 器
显示 数码显示 字
数码 数码 显示器 (LED)
七段LED显示器 显示器 七段 a f g a f e b c c a a b
b
c
d e
f
g
+E 共阳极
g d e d
b
c d e 共阴极
f
g
返回
1 0 0 0 1 0
A3 A2 A1 A0
显示译 码器
常用译码器集成电路
74LS139 74LS138 T337 T1047
双2-4 线译码器 - 3 - 8线译码器 线译码器 七段译码显示器 七段译码驱动器
返回
第四节 数据分配器和选择器 数据分配器 数据选择器
返回
例1,已知输入输出波形,试写出逻辑表达 ,已知输入输出波形,
并变换为与非形式,并以与非门实现. 式,并变换为与非形式,并以与非门实现. A B C F A A & 0 0 0 0 B B F & 0 0 1 0 C & C 0 1 0 0 F 0 1 1 1 BC BC 1 0 0 0 A 00 01 11 10 1 0 1 0 0 1 AB 1 1 0 1 1 1 1 1 1 1 1
F = AB + A B = A ⊕ B=AB
B
A B
A 0 0 1 1
B 0 1 0 1
F 1 0 0 1
返回
例3,裁判表决电路 , A,B,C表示三 , , 表示三 名裁判,其中A 名裁判,其中 是主裁判, , 是主裁判,B, C是副裁判.判 是副裁判. 是副裁判 断工作过程. 断工作过程.
第七章
组合逻辑电路
第一节 组合逻辑电路的分析 第二节 组合逻辑电路的设计 第三节 编码器和译码器 第四节 数据分配器和选择器 第五节 运算器
习题 目录
第一节 组合逻辑电路的分析
组合逻辑电路 组合逻辑电路的分析步骤 例题
返回
一,组合逻辑电路
时序逻辑电路 组合逻辑电路--在任意时刻, --在任意时刻 组合逻辑电路--在任意时刻,输出状态值 取决于该时刻各输入状态的组合, 取决于该时刻各输入状态的组合,而与先前 状态无关的逻辑电路. 状态无关的逻辑电路. 数字电路 组合逻辑电路
1 1 1
1
&
1 1
1 1 F 2 1 F1
≥1
&
1
F3
=A B+B C
返回
例3,设计一个三人表决逻辑电路,要求 三 ,设计一个三人表决逻辑电路,要求: 各控制一个按键, 人A,B,C各控制一个按键,赞成则按键, , , 各控制一个按键 赞成则按键, 不赞成则不按键,如果多数赞成则灯亮, 不赞成则不按键,如果多数赞成则灯亮,否 则灯不亮. 则灯不亮. 输入- , , 输入-A,B,C 解: "1"-按键按下 ,"0"-没按键, - -没按键, 输出- 输出-F "1"-灯亮, "0"-灯不亮. -灯亮, -灯不亮. 得到与逻辑功能相对应的真值表
16 15 14 13 12 11 10 9
G1为控制端, 为控制端, 高电平有效
1 2 3 4 5 6 7 8
A B C G2AG2B G1 Y7 GND 地址 数据 使能控制
返回
二,数据选择器
数据选择器是指能够完成将多个数据 通过选择, 通过选择,能送到一个数据输出端的逻 辑电路. 辑电路. 数 据 输 入 I0 I1 I2 I3 11 01 00 10 地址输入
F = BC+ A = BC AB B
返回
例2,设计一个三输入三输出的逻辑电路.当A=1, ,设计一个三输入三输出的逻辑电路. , B=C=0,红,绿灯亮;当C=1,B=A=0,黄,绿灯 绿灯亮; , , , 亮;当A=B=C=0,三个灯全亮. ,三个灯全亮. 为三输入端, , , 为三输入端 解: A,B,C为三输入端,A B C F1 F2 F3
数字电路中, 数字电路中,有时需要把某种控制信息 用一个规定的二进制数来表示, 用一个规定的二进制数来表示,这种表示控 制信息的二进制数称为代码 代码. 制信息的二进制数称为代码.将控制信息转 编码. 换成代码的过程称为编码 换成代码的过程称为编码.实现编码的组合 编码器. 逻辑电路称为编码器 逻辑电路称为编码器.
编 码
N 2n
器
n
返回
二进制编码器 个信号进行编码, 对N个信号进行编码,要保证 n≥N. 个信号进行编码 要保证2 . Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1
74LS151 74LS138 G2B G1W0I0Fra bibliotekY W
Y0
W′ 0
~ ~ ~ ~
W7
~ ~ ~ ~
~ ~ ~ ~
W′ 7
I7 GND
E CBA
G2A GND Y7 CBA
~ ~ ~ ~
B2 B1 B0
返回
第五节
运算器
加法器 比较器
返回
一,加法器
半加器 不考虑进位,将两个二进制数A和 相加 相加, 不考虑进位,将两个二进制数 和B相加, 称为半加 实现半加运算的电路称为半加器 半加. 半加器. 称为半加.实现半加运算的电路称为半加器. 为加数, 为和 为和, 为进位 为进位. 令A,B为加数,S为和,C为进位.可得 , 为加数 真值表: 真值表: A A 0B 0 1 1 B S C 0 =1 0 S 0 0 1 1 0 &1 C0 0 1 1 逻辑图
& & & &
Y0
Y1 Y1 = A + B Y2 Y2 = A + B Y3 Y3 = A + B 此译码器 输出低电 平有效. 平有效.
返回
Y0=A+B +
加入使能端E, 2 Y3 A加入使能端 1,可以控 B Y0 Y Y 制译码器的工作. 制译码器的工作. 1 0 0 0 1 1 E=1,Y0~Y3都为 ,译码 = , 1 都为1, 0 1 1 0 1 器不工作; 器不工作; 1 0 1 1 0 1 1 1 1 1 1 0 E=0,译码器正常工作. = ,译码器正常工作.
B A C C
0 0 0 0 1 1 1 1
& & &
F
A B C
0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
F
0 0 0 0 0 1 1 1
返回
F = AB AC = AB + AC
当主裁判和一 名副裁判认为合格 时灯亮. 时灯亮.
例4,分析下图,写出逻辑表达式并化简. ,分析下图,写出逻辑表达式并化简. A
返回
二进制编码器将八个高低电平信号变为 八个不同的三位二值代码. 八个不同的三位二值代码. Y0~Y7中任意时刻只允许有一个输入为 高电平信号. 高电平信号. 二-十进制编码器 编成十个二值代码的电路. 将Y0~Y9 编成十个二值代码的电路. Y0
编 码 器
Y9
D C B A
返回
8421BCD码编码表 码编码表 输 入 D 0 (Y0) 1 (Y1) 2 (Y2) 3 (Y3) 4 (Y4) 5 (Y5) 6 (Y6) 7 (Y7) 8 ( Y8) 9 (Y9) 0 0 0 0 0 0 0 0 1 1 输 出 C B A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
返回
二,译码器
译码是编码的逆过程, 是编码的逆过程 译码是编码的逆过程,是将输入代码的 含义"翻译"成一组高低电平信号. 含义"翻译"成一组高低电平信号.实现译 译码器. 码的组合逻辑电路称为译码器 码的组合逻辑电路称为译码器.
n
译 码 器
N
2n
N
2n 译码器 2 4 译码器 3 8 4 16
2-4 线译码器 - E A B