第3章 8086微处理器及其系统

三、物理地址和逻辑地址
段地址：每个逻辑段的起始地址的末4位都为0，
流水线操作
取指令 执行指 1 令1 取指令 执行指 2 令2 取指令 执行指 3 令3 ———————————————— ——————------------〉 时间t
P57 总线周期的概念
时钟周期：CPU的基本时间计量单位，CPU执行指 令的时间刻度，由计算机的主频决定。 如：8086的主频为10MHz，那么一个时钟周期就是 1/10MHz=100ns. 总线周期：CPU访问（读或写）一次存储器或I/O 端口所花的时间。 总线操作可分为读总线操作和写总线操作。
三、控制总线
INTR：（可屏蔽中断请求信号引脚，输入） INTR＝1表示有外部设部提出了中断请求。 NMI：（非屏蔽中断请求信号，输入） 与INTR不同之处在于：
①是一个上升沿触发信号；
②不可屏蔽，不受IF控制
三、控制总线
RESET：（复位信号，输入）
① 高电平有效，对CPU复位；
② 复位信号至少维持4个时钟周期的高电平，初 次加电引起的复位要求维持50µ s 以上；
AX（Accumulator）：累加器 BX(Base)：基址寄存器 CX(Count)：计数寄存器 DX(Data)：数据寄存器 ① 功能：可指定实现多种功能，如存放操作 数和运算结果、作地址指针、作计数器等。 ② 每一个寄存器都可分为两个8位的寄存器独 立使用。
（4）4个专用寄存器SP、BP、SI、DI（16位）
在8088中，由于只能传输8位数据，所以，只有 AD7～AD0 8条地址／数据线，A15～A8只用来输出 地址。
返回
二、地址/状态复用引脚A19/S6～A16/S3 （输出）
地址／状态复用引脚A19/S6、 A18/S5、
A17/S4、 A16/S3为地址、状态信号分时复
用，即T1状态输出地址的最高4位，T2 ～ T4状态输出状态信息。
8086/8088系列的协处理器常有两种：一种是专用于
数值运算的处理器8087，另一种是专用于输入/输出处
理的协处理器8089。
返回
3.2.2 最大模式下系统总线的构成
最大模式的典型配置 与最小工作模式下的配置相比，最大工 作模式不同之处在于外加了8288总线控制
器，产生各种总线控制信号和命令信号，
低位（偶数）库
A0 =0 BHE=1
D15~D8 D7~D0
数据的存放方式

8位数据：顺序存放。 16位数据：高字节放高地址端，低字节放 规则字：从偶数地址开始存放，需要一个 总线周期完成存取。 非规则字：从奇数地址开始存放，需要
低地址端。
两个总线周期完成存取。
32位双字:高16位放高地址字单元，低16位 放低地址字单元。
总线周期的概念
8086一个最基本的总线周期由4个时钟周
期组成，分别称为4个状态： T1、T2、T3 与T4 。另外，当存储器或外设跟不上 CPU的访问速度时，在T3 后插入一个或 多个附加的时钟周期TW状态。
总线周期的概念
CPU在4个状态中的基本作用
在T1状态，CPU往多路复用总线上发送地
3.1.1 8086/8088 CPU的编程结构
执行部件EU
8086CPU （从功能上）
总线接口部件 BIU
执行单元EU
功能：负责执行指令。 组成 （1）算术逻辑单元ALU
功能：完成算术/逻辑运算；计算偏移地址EA。
（2）数据暂存寄存器
（3）4个数据寄存器AX、BX、CX、DX（16位）

8286/8287：数据总线收发器，8位，可选
当存储器或外设较多时选用，以增加数据总线的 驱动能力。（8086系统中需要2片8286）

8284A：时钟信号发生器，1片
3.2.2 最大模式下系统总线的构成
最大模式的定义
系统包含两个或两个以上的处理器，其中必有一个为 主处理器8086或8088，其他的称为协处理器，用来协助 主处理器承担某方面的工作，使主处理器的性能得到横 向提升。
SP：堆栈指针寄存器 BP: 基址指针寄存器 SI：源变址寄存器 DI：目的变址寄存器
（5）标志寄存器FR
存放ALU运算结果的特征状态标志或存放控制 标志。
（6）控制电路
总线接口部件BIU
功能：负责完成CPU与存储器或I/O端口之间的
信息传送。（P26）
组成
（1）指令队列缓冲器（6字节） ①功能：暂存指令 ②组成：6个8位的寄存器
第3章 80x86系列微型计算机的体系结构
3.1 8086/8088CPU 3.2 8086/8088系统总线的构成 3.3 存储器和I/O的组织 3.4 80x86系统的操作和总线周期
3.1 8086／8088微处理器
8086：Intel系列的16位微处理器，它有16根数
据线，20根地址线。可以寻址1MB的存储单元和

S6：T2～T4状态，S6总等于0，以表示8086／ 8088当前连在总线上。 S5：表明中断允许标志位IF的当前设置。 S4、S3：指示当前正在使用哪个段寄存器。 0 0 ES 0 1 SS 1 0 CS 1 1 DS

三、控制总线（8条）
BHE/S7（高8位数据总线允许/状态复用引脚，输出）
③ 复位后内部寄存器的状态如下所示：
当RESET信号变 为低电平时， CPU就从FFFF0H 开始执行程序。
三、控制总线
TEST：（测试信号引脚，输入）
① 用于多处理器系统中，只在执行WAIT指令时才
使用， CPU执行WAIT指令时进入空转的等待状
态。
② 每隔5个时钟周期对TEST信号进行一次测试， 若TEST＝1时，则CPU将继续处于等待状态，若 TEST＝0，等待状态结束，CPU继续往下执行被 暂停的指令。
（5）总线控制逻辑
流水线技术
流水线技术是一种将每条指令分解为多步，并 让各步操作重叠，从而实现几条指令并行处理的技
术。程序中的指令仍是一条条顺序执行，但可以预
先取若干条指令，并在当前指令尚未执行完时，提
前启动后续指令的另一些操作步骤。
非流水线操作 取指令 执行指 指取令 执行指 1 令1 2 令2
一、存储空间与存储器结构
存储器的标准结构 存储器分为若干个存储单元，每个存储单元8位，每个存 储单元都有一个唯一的地址码。（如下图所示） 存储容量
存储容量是存储单元的总数目，具体数目由地址线的根数
决定，以字节（Byte）为基本单位。
8086/8088有20根地址线，因此具有220=1M字节的存储 器地址空间，这1M字节的内存单元按照00000~FFFFFH来
CPU在4个状态中的基本作用
在有些情况下，由于外设或存储器的速度较慢，不能及时
地配合CPU传送数据。这时，外设或存储器就会通过
“READY”的信号线在T3状态启动之前向CPU发
“READY”无效信号，CPU会在T3之后自动插入1个或多
个附加的时钟周期TW。只有在指定的存储器或外设已经完 成数据传送时，它们又通过“READY”的信号线向CPU发 “READY”有效信号，之后CPU才会自动脱离TW状态而
编址。
8086系统中，将1M的存储空间分成两个512K
字节的存储体，一个存储体中包含偶数地址，另一
个存储体中包含奇数地址。
A19~A1
A0 BHE SEL A19~A1 SEL库选端 SEL
（A0 =0 且BHE=0， 两库同时被选中）
A19~A1
A0 =1
BHE=0
高位（奇数）库 D15~D8 D7~D0
①BHE：T1状态时输出，表示总线高8位 AD15～AD8上的数据有效。
②S7： T2～T4时输出，备用状态信号，内
容不固定。
返回
三、控制总线（8条）
RD：（读信号引脚，输出） 低电平有效，RD＝0时表示CPU读存储 器或I/O端口，在T2、T3和TW状态均为低电 平。DMA时，浮空。
READY：（“准备好”信号引脚，输入） 当存储器或I/O设备准备就绪，向CPU 发READY信号，可马上进行数据传输，高 电平有效。

二、存储器分段
1、为什么存储器要分段管理？
（1）物理地址PA（实际地址）
8086用20位的地址信号寻址1MB的内存空间，
这个20位的地址称为物理地址。
（2）为什么分段？
由于8086／8088 CPU的指令指针IP和堆栈
指针SP以及其他能提供偏移地址的寄存器都是
16位，它们所能直接寻址的最大空间仅64KB；
方式确定）
图3-4 80868088的引脚信号（括号中为最大方式时的引脚名称）
一、地址/数据复用引脚AD15～AD0（双向）
地址、数据信号分时复用。访问存储器或I/O 时，先发送地址信号，由外接的地址锁存器保存起 来，再传输数据。DMA时，浮空。（传送地址时为 单向输出，传送数据时可双向输入／输出。）
址信息，以选中所要寻址撤消地址，发送
RD或WR及DEN信号。
CPU在4个状态中的基本作用
在T3状态，多路总线的高4位继续提供状
态信息，而其低16位（对8088CPU则为
低8位）上将出现由CPU写出的数据或
者CPU从存储器或端口读入的数据。
CLK：时钟信号，输入
3.2 8086/8088系统总线的构成
最小工作方式
8086有两种 工作方式 最大工作方式
由第33引脚（MN/MX）来控制8086的工作模式: 当MN/MX接＋5v时，8086工作在最小模式下；
当MN/MX接地时，8086工作在最大模式下。
3.2.1 最小模式下系统总线的构成
返回
二、地址/状态复用引脚A19/S6～A16/S3