基于FPGA+DSP架构的动态功耗管理设计

• 132
•
介绍了一种基于FPGA+DSP 为核心架构的信号处理态动态功耗管理硬件设计方案，通过一定的硬件架构设计，完成DSP 和FPGA 的低功耗设计及流程处理。

1 设计案例
本文提供了一种基于DSP+FPGA 架构的低功耗处理方式。

设计硬件架构如图1所示。

基于FPGA+DSP架构的动态功耗管理设计
四川九洲电器集团有限责任公司 曾昱翔 昌 畅 王维维 孙 淼 汪国尧
据接收脚。

DSP 被唤醒后，接收并处理外部数据，当需要FPGA 工作时，再次控制通过I2C 控制时钟管理芯片开启FPGA 输入时钟，以完成DSP+FPGA 整机的信号处理。

具体处理流程如2所示。

在系统处于低功耗状态时，DSP 处于低功耗状态、FPGA 处于
无时钟的休眠状态。

系统的快速完成功能后，再次处于该状态下，可以保证系统的大部分运行时间处于低功耗状态。

此种方式利用
了，以下几种特点：
图1 系统架构
在该硬件架构下，可以利用FPGA 和DSP 的特性完成整个处理系统的低功耗应用。

可以完成以下几种场景的使用：
第一种：系统整个功能的完成可以基于外部控制指令的完成，且在未接收到外部指令时，系统不需要处于运行状态。

这种状态下，可以直接将DSP 的低功耗唤醒作为整个系统工作的有效启动判断依据；
第二种：当系统的主要功能的启动及完成，需要基于较为复杂的外部逻辑判断（定时系统唤醒、AD 数据输入及外部逻辑判断等），且该逻辑无法直接使用DSP 的低功耗唤醒操作时，可将FPGA 作为外部逻辑判断的初始步骤，作为启动整个系统的判断依据。

基于以上两种场景可以采用不同的信号处理方式，以完成DSP 、FPGA 的低功耗使用，在以下分别根据使用逻辑流程进行描述。

第一种使用方式，直接使用DSP 外部唤醒脚进行系统唤醒方式的使用流程，具体的使用方式介绍如下：
整个系统上电后，DSP 和FPGA 分别完成软件加载，进入正常工作状态。

DSP 主动判断系统工作状态，在系统无任务执行时，通过I2C 控制时钟管理芯片关断FPGA 输入时钟，然后DSP 进入STANDBY 低功耗模式。

在外部有数据控制输入时，通过FPGA 内部搭建好的组合逻辑，将数据发送给分别发送给DSP 的唤醒脚和数
图2 系统低功耗流程图
（1）时钟管理芯片，可以1路时钟输入、多路输出，且时钟的输出可以通过DSP 软件进行配置；
（2）FPGA 完成程序初始化，内部运行逻辑由组合逻辑和时序逻辑组成。

时钟关闭后，FPGA 仅运行组合逻辑，此时的FPGA 类似进入休眠状态，功率消耗极低；
（3）DSP 的低功耗模式，可以迅速唤醒，并完成接收外部数据的特点。

第二种使用方式，由FPGA 完成初步的外部逻辑判断，包括定时中断、AD 数据接
收、外部接口初始逻辑等，再由FPGA
通过
唤醒脚，唤醒DSP 进行工作。

系统上电运行后，FPGA 处于正常工作，DSP 完成软件初始化后并进入低功耗模式。

当FPGA 捕获外部输入或内部定时相关处
• 133
•
理逻辑时，FPGA 唤醒DSP ，DSP 完成此次唤醒相关数据计算等任务，DSP 再次进入低功耗状态。

此种方式下的系统运行特点在于，FPGA 完成外部信息输入判断，作为外部接口的逻辑处理器可完成较为复杂的逻辑处理，可满足各种接口处理。

但是，该方式的运行需要FPGA 常态运行，所以系统功耗有所增加。

在FPGA 软件设计时，可考虑FPGA 的动态重构等方式降低系统常态运行功耗。

2 实际效果
在实际使用中，使用该硬件方案设计了以XC7A50T+TMS320F28335ZHHA 为核心架构的信号处理终端。

其中TMS320F28335ZHHA 在使用了低功耗STANDBY MODE 后功耗明显降低，查询TMS320F28335ZHHA 的数据手册，其具体信息见表1。

由表1可知，TMS320F28335ZHHA 在运行时，实测功耗在300mW 以上。

在工程使用时，使用100MHz 系统时钟的DSP 能够快速完成系统任务，并进入低功耗模式。

当需要唤醒时，DSP 也能够根据配置快速响应外部信号并退出低功耗模式。

FPGA 的运行功耗与内部运行程序的资源占有率有着密切关系，在该信号处理终端使用时，FPGA 运行了大量逻辑单元、RAM 、乘法器等硬件资源。

通过对比：①DSP 关断FPGA 外部时钟前后；②DSP 低功耗状态运行前后的终端电流变化，得出该方案对整个终端的功耗影响。

在工程应用中，使用该硬件架构及其处理方法，对终端
功耗进行对比。

实测使用两种使用方式都在终端功耗上降低图3 系统运行示意图
到原状态60%以下。

3 此硬件架构的应用价值
在目前信号处理设计中，基于FPGA+DSP （硬核+软核）的硬件架构广泛应用于通信、计算机及电子等领域。

此硬件架构可以满足处理数据量大、运算复杂、实时要求很高的各类应用系统。

此硬件架构在传统的信号处理基础上，进行优化设计，不仅
表1 TMS320F28335ZHHA信息表
能够兼容原有信号处理的硬件设计，而且在功能上也能做到很好的继承。

所以可以为F P G A +D S P 为核心的处理系统提供一套完整的低功耗解决方案，其特点如下：
（1）低成本地解决原有系统功耗或热耗过高问题，避免重复研制再次开发同类产品，同时继承原有软件、简单化，在仅对少量核心硬件优化的情况下，能够快速显著的降低信号处理所带来的热耗和功耗问题，为低功耗产品的再次研发节约大量的成本；
（2）本架构适用面广，因为该架构的信号处理模块的广泛适用性，其可以简易的移植于该架构下各种信号处理系统，特别是在科研产品中应用效果显著，自应用起在减少废品率、能耗等方面实现了很好的经济效益。