第2章89C51单片机引脚及其功能 ppt课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当I/O口作为输入时，应先向此口锁 存器写入全1， 此时该口引脚浮空， 可作高阻抗输入。
PPT课件
30
1、P0口：
漏极开路的8位准双向I/O口，每位能驱动8个 LS型TTL负载。
在CPU访问片外存储器时，P0口为分时复用的 低8位地址总线和8位数据总线。
在Flash ROM编程时，P0端口接受指令字节； 而在校验程序时，则输出指令字节。
返回
PPT课件
10
1、中央处理单元（89C51CPU）
1）运算器 • 2）控制器
返回
PPT课件
11
1）运算器
（1）8位的ALU：可对4位、8位、16位数据进行操作。
（2）8位累加器ACC（A）：它经常作为一个运算数经 暂存器2进入ALU的输入端，与另一个来自暂存器1的运 算数进行运算，运算结果又送回ACC。
返回
PPT课件
14
（2）指令寄存器IR及指令译码器ID
由PC中的内容指定ROM地址 取出来的指令经IR送至ID 由ID对指令译码产生一定序列的控制
信号，以执行指令所规定的操作。
返回
PPT课件
15
（3）振荡器和定时电路
89C51单片机片内有振荡电路，只需外接石英 晶体和频率微调电容（2个30pF左右），其频 率范围为1.2MHz~12MHz。该信号作为89C51工 作的基本节拍即时间的最小单位。
当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
PPT课件
28
三、控制信号引脚：
RST、ALE、PSEN和EA
EA/Vpp（31脚）：
Vpp：对89C51片内 Flash ROM固化编 程时，编程电压输入端（12-21V）。
PPT课件
29
四、输入/输出端口P0、P1、P2、P3准双向
256B RAM/SFR 定时器/计数器
89C51 CPU
内中断 外中断
64KB 总线 扩展控制器
可编程I/O
控制
PPT课件 并行口
可编程全双工 串行口
串行通信
4
2.1.1 89C51单片机的基本组成
另外89C51是用静态逻辑来设计的，其工作频率 可下降到0 Hz，并提供两种可用软件来选择的省 电方式
PPT课件
2
§2.1 89C51单片机芯片内部结构及特点
§2.1.1 89C51单片机的基本组成 §2.1.2 89C51单片机芯片内部结构
PPT课件
3
§2.1.1 89C51单片机的基本组成
外部时钟源
外部事件计数
振荡器和时序 OSC
程序存储器 4KB FLASH
ROM
数据存储器
2×16位
（3）8位程序状态寄存器PSW：指示指令执行后的状态 信息供程序查询和判别用。
（4）8位寄存器B：在乘除运算时，用来存放一个操作数 也用来存放运算后的一部分结果；如不能做乘除运算时 ，作为通用寄存器
（5）布尔处理器：专门用于处理位操作的，以PSW中的 C为其累加器。
（6）2个8位暂存器：ALU的PP两T课个件 入口处
PPT课件
37
2.3.1 89C51存储器分类
2、89C51-物理结构（哈佛结构）
片内程序存储器
程序存储器ROM 89C51存储器
数据存储器RAM
片外程序存储器 片内数据存储器 片外数据存储器
PPT课件
38
2.3.1 89C51存储器分类
3、用户角度
从用户角度89C51存储器分为3类 片内外统一编址0000H~FFFFH的64KB 程序存储器地址空间（用16位地址） 64KB片外数据存储器地址空间，地址也 从0000H~FFFFH编址 256字节数据存储器地址空间用8位地址
PPT课件
39
2.3.1 89C51存储器分类
3、用户角度-存储器的空间配置
FFFF FFFF
片外 RAM&
I/O端口
片外
EA=0 片外
0FFF 0000
EA=1 片内
PSEN 程序存储器
片内 FF 80 SFR
7F RAM
00
0000
数据存储器
PPT课件
RD
WR 40
1 、 片 内 、 外 统 一 编 址 的 64K 程 序 存 储 器 地 址 空 间 。 CPU访问片内、片外ROM指令用MOVC。
89C51单片机内部结构如 图2-2所示。
PPT课件
8
89C512.0-P2.7 I/O接口
P0驱动器
P2驱动器
RAM地址 寄存器
128B RAM
P0锁存器
P2锁存器 4KBROM
B寄存器 暂存器1 暂存器2
ACC SP
运算器
定指指
PSEN 时 令 令
1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。
PPT课件
23
二、时钟电路引脚：XTAL1和XTAL2
XTAL2（18脚）：片内它是振荡电路反
向放大器的输出端
XTAL1（19脚）：在片内它是振荡电路 反向放大器的输入端
PPT课件
24
三、控制信号引脚：
RST、ALE、PSEN和EA
CPU访问片外存储器时，该引脚输出信号作 为锁存低8位地址的控制信号。
PROG:对片内带有4KB Flash ROM的89C51单
片机编程写入时，作为编程脉冲输入端。
PPT课件
26
三、控制信号引脚：
RST、ALE、PSEN和EA PSEN（29脚）：
程序存储器允许信号输出端。当89C51由片 外程序存储器取指令时，每个机器周期两次 PSEN有效（即输出2个脉冲。）但在此期间 内每当访问外部数据存储器时，这两次有效 的PSEN信号将部出现。
用于存放运算的中间结果、数据暂存以及数据缓 冲等。
这128B的RAM中有32个字节单元可指定为工作寄存 器。
片内还有21个特殊功能寄存器（SFR），它们同 128字节RAM统一编址，地址为80H～FFH。后面详 细介绍。
返回
PPT课件
19
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。 它们都是双向端口，每个端口各有8
条I/O线。 P0-P3口四个锁存器同RAM统一编址，
可作为SFR来寻址。
PPT课件
20
§2.2.1 89C51单片机引脚
•图2-3是 89C51/LV51的引脚结构图，有双列 直插封装(DIP)方式和方形封装方式。
PPT课件
21
图2-3 89C51/PLPTV课5件1的引脚结构
22
一、电源引脚：Vcc和Vss
PPT课件
34
表2-1 P3端口引脚与复用功能表
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
替代的第二功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0 输入） INT1（外部中断 1 输入） T0（定时器 0 的外部输入） T1（定时器 1 的外部输入） WR（写选通控制输出） RD（读选通控制输出）
12
2）控制器
（1）程序计数器PC（16位） （2）指令寄存器IR及指令译码器ID （3）振荡器和定时电路
返回
PPT课件
13
（1）程序计数器PC（16位）
由两个8位计数器PCH、PCL组成。
PC是程序的字节地址计数器，PC内容 为将要执行的指令地址。
改变PC内容，改变执行的流向。
PC可对64KB的ROM直接寻址，也可对 89C51片内RAM寻址。
PPT课件
31
2、P1口：
带 内 部 上 拉 电 阻 的 8 位 准 双 向 I/O 端 口，每位能驱动4个LS型TTL负载。
用做输入口时，需对端口写1，通过 内部上拉电阻把端口拉到高电位。
在对Flash ROM编程和校验时，接 收低8位地址
PPT课件
32
3、P2口：
P2口：带内部上拉电阻的 8位准双向I/O 端口，每位能驱动4个LS型TTL负载。
2、64K的片外数据存储器地址空间。访问片外RAM 指令用MOVX。
3、256字节的片内数据存储器地址空间。访问 片内RAM指令用MOV。
PPT课件
41
一、用途： 二、编址： 三、寻址方式：
PPT课件
42
§2.3.2 程序存储器地址空间
一、用途：
用于存放编好的程序和表格常数。程序存储 器通过16位程序计数器寻址。
片内的Flash ROM允许在系统内改编程序或用常 规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合 理的单片机，可方便地应用在各种控制领域。
PPT课件
6
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
PPT课件
7
一、结构图
由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。
返回
PPT课件
16
2、存储器
1）程序存储器（ROM） 2）数据存储器（RAM）
返回
PPT课件
17
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。 地址从0000H开始。 用于存放程序和表格常数。
返回
PPT课件
18
2）数据存储器（RAM）
89C51RAM均为128B，地址为00H～7FH。
在CPU访问片外存储器时，它输出高8位 地址。
在对Flash ROM编程和校验时，接收高位地址 和控制信号
PPT课件
33
4、P3口：
带内部上拉电阻的8位准双向I/O端口， 每位能驱动4个LS型TTL负载。P3口除 作为一般I/O口外，每个引脚都有第二 功能。
在对Flash ROM编程和校验时，接收控制 信号
RST/VPD（9脚）：
RST：复位信号输入端，高电平有效。 当此输入端保持两个机器周期的高电 平时，就可以完成复位操作。
PPT课件
25
三、控制信号引脚：
RST、ALE、PSEN和EA
ALE/PROG（30脚）：
ALE：地址锁存允许信号端。当89c51上电
正常后，ALE引脚不断向外输出正脉冲信号， 此频率为震荡频率的1/6可以用作对外输出 的时钟或定时信号。
PPT课件
35
§2.3 89C51存储器配置
§2.3.1 89C51存储器分类 §2.3.2 程序存储器地址空间 §2.3.3 数据存储器地址空间
PPT课件
36
2.3.1 89C51存储器分类
1、普林斯顿结构
一般的微机结构：通常只有一个地址空间， 而ROM和RAM可以随意安排在一个地址范 围内的不同空间，即ROM和RAM的地址在 同一个队列里的分配不同的地址空间， CPU 访问时一个地址对应唯一的一个存储 单元，可以是ROM也可以是RAM，并用同 类访问指令。
1. 在空闲方式中，CPU停止工作，而RAM、定时 器/计数器、串行口和中断系统都继续工作。
此时的电流可降到大约为正常工作方式的15%。
2.在掉电方式中，片内振荡器停止工作，由于时 钟被“冻结”，使一切功能都暂停，故只保存片 内RAM中的内容，直到下一次硬件复位为止。
这种方式下的电流可降到15 μA以下，最小可降 到0.6μA。
ALE 控 译 寄
EA 制 码 存
RESET
器器
ALU 中断、串行口和定时器
PSW
P1锁存器
P3锁存器
程序地址 寄存器 缓冲器
PC增1 PC
DPTR
控制器
OSC
XTAL1 XTAL2
P1驱动器
PPT课件
P1.0-P1.7
P3驱动器
返回 9
P3.0-P3.7
二、结构组成
（一）、中央处理单元（CPU） （二）、存储器 （三）、I/O接口
PPT课件
5
2.1.1 89C51单片机的基本组成
89C51单片机还有一种低电压的型号，即89LV51， 除了电压范围有区别之外，其余特性与89C51完 全一致。
89C51/LV51是一种低功耗/低电压、高性能的8位 单片机。它采用了CMOS工艺和高密度非易失性 存储器（NURAM）技术，而且其输出引脚和指 令系统都与MCS51兼容；
第二章 89C51单片机硬件结构和原理
PPT课件
1
第2章89C51单片机硬件结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2 89C51单片机引脚及其功能
§2.3 89C51单片机存储器配置
§2.4 时钟电路及89C51CPU时序
§2.5 复位操作
§2.6 §2.7
89C51单片机的低功耗工作方式 输出/输入端口结构
在访问片外ROM时，定时输出负脉冲作为读 片外ROM的选通信号，接片外ROM 的OE端。
它的负载能力为8个LS型TTL负载。
PPT课件
27
三、控制信号引脚：
RST、ALE、PSEN和EA
EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。
当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。
PPT课件
30
1、P0口：
漏极开路的8位准双向I/O口，每位能驱动8个 LS型TTL负载。
在CPU访问片外存储器时，P0口为分时复用的 低8位地址总线和8位数据总线。
在Flash ROM编程时，P0端口接受指令字节； 而在校验程序时，则输出指令字节。
返回
PPT课件
10
1、中央处理单元（89C51CPU）
1）运算器 • 2）控制器
返回
PPT课件
11
1）运算器
（1）8位的ALU：可对4位、8位、16位数据进行操作。
（2）8位累加器ACC（A）：它经常作为一个运算数经 暂存器2进入ALU的输入端，与另一个来自暂存器1的运 算数进行运算，运算结果又送回ACC。
返回
PPT课件
14
（2）指令寄存器IR及指令译码器ID
由PC中的内容指定ROM地址 取出来的指令经IR送至ID 由ID对指令译码产生一定序列的控制
信号，以执行指令所规定的操作。
返回
PPT课件
15
（3）振荡器和定时电路
89C51单片机片内有振荡电路，只需外接石英 晶体和频率微调电容（2个30pF左右），其频 率范围为1.2MHz~12MHz。该信号作为89C51工 作的基本节拍即时间的最小单位。
当该引脚接低电平时，CPU只访问片外ROM 并执行外部程序存储器中的程序。
PPT课件
28
三、控制信号引脚：
RST、ALE、PSEN和EA
EA/Vpp（31脚）：
Vpp：对89C51片内 Flash ROM固化编 程时，编程电压输入端（12-21V）。
PPT课件
29
四、输入/输出端口P0、P1、P2、P3准双向
256B RAM/SFR 定时器/计数器
89C51 CPU
内中断 外中断
64KB 总线 扩展控制器
可编程I/O
控制
PPT课件 并行口
可编程全双工 串行口
串行通信
4
2.1.1 89C51单片机的基本组成
另外89C51是用静态逻辑来设计的，其工作频率 可下降到0 Hz，并提供两种可用软件来选择的省 电方式
PPT课件
2
§2.1 89C51单片机芯片内部结构及特点
§2.1.1 89C51单片机的基本组成 §2.1.2 89C51单片机芯片内部结构
PPT课件
3
§2.1.1 89C51单片机的基本组成
外部时钟源
外部事件计数
振荡器和时序 OSC
程序存储器 4KB FLASH
ROM
数据存储器
2×16位
（3）8位程序状态寄存器PSW：指示指令执行后的状态 信息供程序查询和判别用。
（4）8位寄存器B：在乘除运算时，用来存放一个操作数 也用来存放运算后的一部分结果；如不能做乘除运算时 ，作为通用寄存器
（5）布尔处理器：专门用于处理位操作的，以PSW中的 C为其累加器。
（6）2个8位暂存器：ALU的PP两T课个件 入口处
PPT课件
37
2.3.1 89C51存储器分类
2、89C51-物理结构（哈佛结构）
片内程序存储器
程序存储器ROM 89C51存储器
数据存储器RAM
片外程序存储器 片内数据存储器 片外数据存储器
PPT课件
38
2.3.1 89C51存储器分类
3、用户角度
从用户角度89C51存储器分为3类 片内外统一编址0000H~FFFFH的64KB 程序存储器地址空间（用16位地址） 64KB片外数据存储器地址空间，地址也 从0000H~FFFFH编址 256字节数据存储器地址空间用8位地址
PPT课件
39
2.3.1 89C51存储器分类
3、用户角度-存储器的空间配置
FFFF FFFF
片外 RAM&
I/O端口
片外
EA=0 片外
0FFF 0000
EA=1 片内
PSEN 程序存储器
片内 FF 80 SFR
7F RAM
00
0000
数据存储器
PPT课件
RD
WR 40
1 、 片 内 、 外 统 一 编 址 的 64K 程 序 存 储 器 地 址 空 间 。 CPU访问片内、片外ROM指令用MOVC。
89C51单片机内部结构如 图2-2所示。
PPT课件
8
89C512.0-P2.7 I/O接口
P0驱动器
P2驱动器
RAM地址 寄存器
128B RAM
P0锁存器
P2锁存器 4KBROM
B寄存器 暂存器1 暂存器2
ACC SP
运算器
定指指
PSEN 时 令 令
1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。
PPT课件
23
二、时钟电路引脚：XTAL1和XTAL2
XTAL2（18脚）：片内它是振荡电路反
向放大器的输出端
XTAL1（19脚）：在片内它是振荡电路 反向放大器的输入端
PPT课件
24
三、控制信号引脚：
RST、ALE、PSEN和EA
CPU访问片外存储器时，该引脚输出信号作 为锁存低8位地址的控制信号。
PROG:对片内带有4KB Flash ROM的89C51单
片机编程写入时，作为编程脉冲输入端。
PPT课件
26
三、控制信号引脚：
RST、ALE、PSEN和EA PSEN（29脚）：
程序存储器允许信号输出端。当89C51由片 外程序存储器取指令时，每个机器周期两次 PSEN有效（即输出2个脉冲。）但在此期间 内每当访问外部数据存储器时，这两次有效 的PSEN信号将部出现。
用于存放运算的中间结果、数据暂存以及数据缓 冲等。
这128B的RAM中有32个字节单元可指定为工作寄存 器。
片内还有21个特殊功能寄存器（SFR），它们同 128字节RAM统一编址，地址为80H～FFH。后面详 细介绍。
返回
PPT课件
19
3、I/O接口
89C51有四个8位并行I/O接口P0～P3。 它们都是双向端口，每个端口各有8
条I/O线。 P0-P3口四个锁存器同RAM统一编址，
可作为SFR来寻址。
PPT课件
20
§2.2.1 89C51单片机引脚
•图2-3是 89C51/LV51的引脚结构图，有双列 直插封装(DIP)方式和方形封装方式。
PPT课件
21
图2-3 89C51/PLPTV课5件1的引脚结构
22
一、电源引脚：Vcc和Vss
PPT课件
34
表2-1 P3端口引脚与复用功能表
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
替代的第二功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0 输入） INT1（外部中断 1 输入） T0（定时器 0 的外部输入） T1（定时器 1 的外部输入） WR（写选通控制输出） RD（读选通控制输出）
12
2）控制器
（1）程序计数器PC（16位） （2）指令寄存器IR及指令译码器ID （3）振荡器和定时电路
返回
PPT课件
13
（1）程序计数器PC（16位）
由两个8位计数器PCH、PCL组成。
PC是程序的字节地址计数器，PC内容 为将要执行的指令地址。
改变PC内容，改变执行的流向。
PC可对64KB的ROM直接寻址，也可对 89C51片内RAM寻址。
PPT课件
31
2、P1口：
带 内 部 上 拉 电 阻 的 8 位 准 双 向 I/O 端 口，每位能驱动4个LS型TTL负载。
用做输入口时，需对端口写1，通过 内部上拉电阻把端口拉到高电位。
在对Flash ROM编程和校验时，接 收低8位地址
PPT课件
32
3、P2口：
P2口：带内部上拉电阻的 8位准双向I/O 端口，每位能驱动4个LS型TTL负载。
2、64K的片外数据存储器地址空间。访问片外RAM 指令用MOVX。
3、256字节的片内数据存储器地址空间。访问 片内RAM指令用MOV。
PPT课件
41
一、用途： 二、编址： 三、寻址方式：
PPT课件
42
§2.3.2 程序存储器地址空间
一、用途：
用于存放编好的程序和表格常数。程序存储 器通过16位程序计数器寻址。
片内的Flash ROM允许在系统内改编程序或用常 规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合 理的单片机，可方便地应用在各种控制领域。
PPT课件
6
§2.1.2 89C51单片机芯片内部结构
一、结构图 二、结构组成
PPT课件
7
一、结构图
由 中央处理单元（CPU）、存储器 （ROM及RAM）和I/O接口组成。
返回
PPT课件
16
2、存储器
1）程序存储器（ROM） 2）数据存储器（RAM）
返回
PPT课件
17
1）程序存储器（ROM）
89C51片内为4KB Flash ROM。 地址从0000H开始。 用于存放程序和表格常数。
返回
PPT课件
18
2）数据存储器（RAM）
89C51RAM均为128B，地址为00H～7FH。
在CPU访问片外存储器时，它输出高8位 地址。
在对Flash ROM编程和校验时，接收高位地址 和控制信号
PPT课件
33
4、P3口：
带内部上拉电阻的8位准双向I/O端口， 每位能驱动4个LS型TTL负载。P3口除 作为一般I/O口外，每个引脚都有第二 功能。
在对Flash ROM编程和校验时，接收控制 信号
RST/VPD（9脚）：
RST：复位信号输入端，高电平有效。 当此输入端保持两个机器周期的高电 平时，就可以完成复位操作。
PPT课件
25
三、控制信号引脚：
RST、ALE、PSEN和EA
ALE/PROG（30脚）：
ALE：地址锁存允许信号端。当89c51上电
正常后，ALE引脚不断向外输出正脉冲信号， 此频率为震荡频率的1/6可以用作对外输出 的时钟或定时信号。
PPT课件
35
§2.3 89C51存储器配置
§2.3.1 89C51存储器分类 §2.3.2 程序存储器地址空间 §2.3.3 数据存储器地址空间
PPT课件
36
2.3.1 89C51存储器分类
1、普林斯顿结构
一般的微机结构：通常只有一个地址空间， 而ROM和RAM可以随意安排在一个地址范 围内的不同空间，即ROM和RAM的地址在 同一个队列里的分配不同的地址空间， CPU 访问时一个地址对应唯一的一个存储 单元，可以是ROM也可以是RAM，并用同 类访问指令。
1. 在空闲方式中，CPU停止工作，而RAM、定时 器/计数器、串行口和中断系统都继续工作。
此时的电流可降到大约为正常工作方式的15%。
2.在掉电方式中，片内振荡器停止工作，由于时 钟被“冻结”，使一切功能都暂停，故只保存片 内RAM中的内容，直到下一次硬件复位为止。
这种方式下的电流可降到15 μA以下，最小可降 到0.6μA。
ALE 控 译 寄
EA 制 码 存
RESET
器器
ALU 中断、串行口和定时器
PSW
P1锁存器
P3锁存器
程序地址 寄存器 缓冲器
PC增1 PC
DPTR
控制器
OSC
XTAL1 XTAL2
P1驱动器
PPT课件
P1.0-P1.7
P3驱动器
返回 9
P3.0-P3.7
二、结构组成
（一）、中央处理单元（CPU） （二）、存储器 （三）、I/O接口
PPT课件
5
2.1.1 89C51单片机的基本组成
89C51单片机还有一种低电压的型号，即89LV51， 除了电压范围有区别之外，其余特性与89C51完 全一致。
89C51/LV51是一种低功耗/低电压、高性能的8位 单片机。它采用了CMOS工艺和高密度非易失性 存储器（NURAM）技术，而且其输出引脚和指 令系统都与MCS51兼容；
第二章 89C51单片机硬件结构和原理
PPT课件
1
第2章89C51单片机硬件结构和原理
§2.1 89C51单片机芯片内部结构及特点
§2.2 89C51单片机引脚及其功能
§2.3 89C51单片机存储器配置
§2.4 时钟电路及89C51CPU时序
§2.5 复位操作
§2.6 §2.7
89C51单片机的低功耗工作方式 输出/输入端口结构
在访问片外ROM时，定时输出负脉冲作为读 片外ROM的选通信号，接片外ROM 的OE端。
它的负载能力为8个LS型TTL负载。
PPT课件
27
三、控制信号引脚：
RST、ALE、PSEN和EA
EA/Vpp（31脚）：
EA： 外部程序存储器地址允许输入端。
当该引脚接高电平时，CPU访问片内ROM并 执行片内程序存储器中的指令，但当PC值超 过0FFFH（片内ROM为4KB）时，将自动转向 执行片外ROM中的程序。