课程设计任务书2硬件加减法器、乘法器的设计

课程设计任务书
2014～2015学年第 1 学期
学生姓名：专业班级：
指导教师：杨斐工作部门：计算机学院
一、课程设计题目硬件加减法器、乘法器的设计
二、课程设计内容（含技术指标）
1．利用QUARTUS软件设计一个5位加减法器和一个5位乘法器，分别实现两个5位有符号数（用二进制补码表示）的减法、减法、乘法运算。

2．加减法器电路（行波进位法）：
一位全加器FA：求补器：（4位为例）
N位行波进位补码加、减法器：
3.乘法器核心电路（带求补器的阵列乘法器）：
1）无符号阵列乘法器：
2）带求补器的阵列乘法器
输入数据分别存放在X、Y两个数据寄存器中，经过运算后，将乘积以十进制显示在数码管上。

乘法器总体框图参考下图：（加减器类似）
三、进度安排
1.2014年12月12日，课题讲解，布置任务
2.2014年12月13日，分析、讨论、进行各子模块的设计设计
3.2014年12月16-18日，完成各模块联调，进行测试
4.2014年12月18日，成果验收，进行答辩
四、基本要求
1.能够熟练掌握计算机中乘法器模块的工作原理及其多种实现方案；
2.掌握硬件描述语言VHDL及原理图设计方法；
3.熟练掌握Quartus II软件平台；
4.各小组按模块分工，每人独立完成自己负责的模块；
5.合作完成最终的硬件下载及调试；
6.独立撰写符合要求的课程设计报告。