数字逻辑复习题
数字逻辑复习题
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
数字逻辑复习题
《数字逻辑》复习题一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2．在( A )的情况下，“或非”运算的结果是逻辑 1 。
A．全部输入是0 B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。
A.3B.6C.7D.86．组合逻辑电路的特点是（ B ）。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。
A.5B.6C.7D.88．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。
A.2路B.全部C.1路D. 4路9．八路数据分配器，其地址输入端有( C )个。
A.1B.2C.3D.4E.810．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.812．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13．基本的逻辑运算是（ C ）。
A. 异或B. 与非C. 与、或、非D. 或非14．格雷码的特点是位置相邻的数码中只有（ A ）。
A. 一位不同B. 二位不同C. 高位相同，其他全不同D. 各位全不同15．函数F= <!--[if !vml]--><!--[endif]-->的反函数是（ A ）。
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑期末复习题
数字逻辑期末复习题数字逻辑是电子工程和计算机科学中的基础课程，它涵盖了逻辑门、布尔代数、逻辑电路设计、触发器、计数器、寄存器以及更高级的数字系统设计等内容。
以下是一份数字逻辑期末复习题，供同学们复习参考：一、选择题1. 逻辑门中最基本的是哪种门？A. AND门B. OR门C. NOT门D. XOR门2. 布尔代数中，哪个定律表示任何变量与其自身的非的乘积总是零？A. 德摩根定律B. 布尔恒等定律C. 布尔吸收定律D. 布尔零乘定律3. 下列哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 没有记忆功能C. 输出可以延迟于输入D. 可以包含反馈回路4. 触发器的基本功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑运算D. 作为放大器使用5. 在数字系统中，计数器的主要作用是什么？A. 存储数据B. 计数和分频C. 执行算术运算D. 作为时钟信号源二、简答题1. 解释什么是布尔代数，并给出最基本的布尔代数运算。
2. 描述一个D触发器的工作原理及其在数字系统中的典型应用。
3. 什么是寄存器？它在计算机系统中扮演什么角色？三、计算题1. 给定逻辑表达式 \( Y = \overline{A} \cdot B + A \cdot\overline{B} \)，使用布尔代数简化该表达式。
2. 设计一个4位二进制计数器，说明其工作原理，并给出其状态转移图。
四、应用题1. 使用逻辑门设计一个3位二进制加法器，并说明其工作原理。
2. 描述一个简单的数字时钟电路设计，包括其主要组成部分和工作原理。
五、论述题1. 论述数字逻辑在现代计算机系统设计中的重要性。
2. 讨论在数字电路设计中，如何考虑和优化功耗问题。
希望这份复习题能够帮助同学们更好地准备数字逻辑的期末考试。
在复习过程中，不仅要掌握理论知识，还要通过实际的电路设计和问题解决来加深理解。
祝同学们考试顺利！。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
(完整word版)数字逻辑期末复习题汇总
一、选择题（每小题2分，共20分）1． 八进制（273）8中,它的第三位数2 的位权为___B___。
A ．(128)10B ．（64)10 C ．(256）10 D ．(8）10 2。
已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3。
数字系统中，采用____C____可以将减法运算转化为加法运算.A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____.A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8。
如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图,若要显示字符“5"，则译码器输出a ～g 应为____C______.A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分)11。
TTL电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V.12。
数字逻辑复习题
数字逻辑复习题数字逻辑是计算机科学中的重要基础，涉及到数字信号和逻辑门等概念。
为了更好地复习数字逻辑知识，下面将给出一些复习题供大家参考。
1. 在二进制编码中，7的补码是多少？答案：01112. 将十进制数23转换为八进制数。
答案：273. 将十进制数12转换为二进制数。
答案：11004. NAND 门和 NOR 门的真值表分别是什么？答案：NAND 门的真值表如下所示：A B Output0 0 10 1 11 0 11 1 0NOR 门的真值表如下所示：A B Output0 0 10 1 01 0 01 1 05. 设计一个电路，使用 AND 门和 OR 门来实现 NAND 门的功能。
答案：以下是一个实现 NAND 门的电路：A ----| AND 门 |----\OR 门 -- OutputB ----| |----/6. 用 Karnaugh 地图简化逻辑函数F(A, B, C) = Σ(0, 2, 4, 5, 7)答案：根据 Karnaugh 地图的规则，将输入变量 A, B, C 的所有可能组合情况列出，并标记逻辑函数 F 的结果。
然后将相邻的 1 所构成的矩形进行圈出，得到简化后的逻辑函数。
7. 设计一个由仅 NAND 门构成的全加器电路。
答案：一个由仅 NAND 门构成的全加器电路如下所示：A ----\ /---- SumB ----> NAND 门 --| ||C ----/ \---- Carry8. 将十进制数27转换为十六进制数。
答案：1B9. 将十六进制数9F转换为二进制数。
答案：1001111110. 将二进制数1010转换为八进制数。
答案：12以上是一些数字逻辑的复习题，希望通过这些题目的回顾，能够加深对数字逻辑的理解，并为接下来的学习打下坚实的基础。
通过练习和理解这些题目，相信大家能够更好地掌握数字逻辑的知识。
祝大家学有所成！。
数字逻辑复习题
数字逻辑复习题————————————————————————————————作者: ————————————————————————————————日期:ﻩ数字逻辑复习提要一、选择题1.若ＡBC ＤＥFGH 为最小项,则它有逻辑相邻项个数为（ A )A. 8B. 82C. 28Ｄ． １62.如果编码0１０0表示十进制数4,则此码不可能是（B ）A ． 8421ＢＣD 码 B. 5211BCD 码 C ． 24２1BCD 码 Ｄ. 余３循环码3.构成移位寄存器不能采用的触发器为( D )Ａ． R-Ｓ型 B. J-K 型 C. 主从型 D. 同步型 ５.以下PL Ｄ中，与、或阵列均可编程的是(C )器件。
A ． PRO Ｍ B. PAL C ． PLA Ｄ. GAL６.函数F(A,B ，C,D)=∑m(１,3,4,6,8,１0)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
ﻩA ．B. C ．Ｄ．７.组合电路是指 B 组合而成的电路。
A.触发器B ．门电路C ．计数器 ﻩD.寄存器８.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q,则A ，B 输入应为 Ａ 。
A ．A=0，Ｂ=0ﻩB.A=1,B=1ﻩ C ．A=0，B ＝1ﻩD.A=1,Ｂ=０D B A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++9.一位十进制计数器至少需要 4个触发器。
A.３B.4ﻩＣ．5ﻩD.1010.n个触发器构成的扭环计数器中,无效状态有Ｄ个。
ﻩA.nﻩﻩB.2nﻩ C.2n－1ﻩﻩＤ.2n-２n11.GAL器件的与阵列 ,或阵列 D 。
Ａ．固定，可编程B．可编程，可编程C．固定,固定 D.可编程，固定１２．下列器件中是 C 现场片。
ﻩA．触发器ﻩB．计数器Ｃ．ＥＰROM D.加法器13.ＩｓpＬSI器件中,缩写字母GLB是指 B 。
数字逻辑期末复习题
一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D C B A F +++= B ． D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
B A F& ∇FB A &∇8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分）11.TTL 电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V 。
数字逻辑总复习题答案
数字逻辑总复习题答案一、选择题1. 以下哪个选项是数字逻辑中的基本逻辑运算？A. 与运算B. 或运算C. 非运算D. 所有以上选项答案：D2. 在数字逻辑中，一个变量的真值表可以有多少行？A. 1B. 2C. 4D. 8答案：C3. 逻辑门电路中的输出状态取决于输入状态，以下哪个描述是正确的？A. 输出状态与输入状态相同B. 输出状态与输入状态相反C. 输出状态由输入状态的组合决定D. 输出状态与输入状态无关答案：C二、填空题1. 在数字逻辑中，逻辑或运算的符号通常表示为______。
答案：∨2. 一个三变量的逻辑函数，其真值表最多可以有______种不同的输出组合。
答案：83. 逻辑门电路中的与非门（NAND）可以看作是______和______的组合。
答案：与门，非门三、简答题1. 请简述数字逻辑中的布尔代数基本定理。
答案：布尔代数的基本定理包括交换律、结合律、分配律、幂等律、补余律等，这些定理是构建和简化逻辑表达式的基础。
2. 描述逻辑门电路中的异或（XOR）门的功能。
答案：异或门的输出仅在输入状态中奇数个为真时为真，其余情况下输出为假。
四、计算题1. 给定逻辑函数F(A, B, C) = Σ(0, 1, 2, 7)，请写出其对应的真值表。
答案：| A | B | C | F ||||||| 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 || 0 | 1 | 0 | 1 || 0 | 1 | 1 | 0 || 1 | 0 | 0 | 1 || 1 | 0 | 1 | 0 || 1 | 1 | 0 | 0 || 1 | 1 | 1 | 1 |2. 利用卡诺图化简逻辑函数F(A, B, C, D) = Σ(0, 1, 2, 3, 8, 9,10, 11, 12, 13, 14, 15)。
答案：F(A, B, C, D) = A'C + BD请注意，以上内容仅为示例，实际的试题和答案应根据具体的课程内容和教学要求来制定。
数字逻辑复习题
数字逻辑复习题《数字逻辑》复习资料⼀．选择题：1.下列数码均代表⼗进制数6，其中按余3码编码的是（）。
A）0110 B）1100 C）1001 D）01012.已知逻辑函数Y=AB+A?B+?A?B，则Y的最简与或表达式为（）。
A）A B）A+?A?B C）A+?B D）A+B3.对于J-K触发器，若J=K，则可完成（）触发器的逻辑功能。
A）R-S B）D C）T；D）J-K4.下列四个数中，最⼤的数是（）。
A）(AF)16 B）(001010000010)8421BCDC）(10100000)2 D）(198)105.逻辑变量的取值１和０可以表⽰（）。
A）开关的闭合、断开B）电位的⾼、低C）真与假D）电流的有、⽆6.在何种输⼊情况下，“或⾮”运算的结果是逻辑0。
（）A）全部输⼊是0 B）全部输⼊是1C）任⼀输⼊为0，其他输⼊为1 D）任⼀输⼊为17.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输⼊T=（）。
A）0 B）1 C）Q D）不确定8.下列触发器中，克服了空翻现象的有（）。
A）边沿D触发器B）]主从RS触发器；C）同步RS触发器D）主从JK触发器；9.卡诺图上变量的取值顺序是采⽤（）的形式，以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A）⼆进制码B）循环码C）ASCII码D）⼗进制码10.表⽰任意两位⽆符号⼗进制数需要（）⼆进制数。
A）6 B）7 C）8 D）911.余3码10001000对应的2421码为（）。
A）01010101 B）10000101 C）10111011 D）1110101112.补码1.1000的真值是（）。
A）+1.0111 B）-1.0111 C）-0.1001 D）-0. 100013.标准或-与式是由（）构成的逻辑表达式。
A）与项相或B）最⼩项相或C）最⼤项相与D）或项相与14.下列四种类型的逻辑门中，可以⽤（）实现三种基本运算。
A）与门B）或门C）⾮门D）与⾮门15.实现两个四位⼆进制数相乘的组合电路，应有（）个输出函数。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑复习题
触发器一、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N2．在下列触发器中，有约束条件的是。
A.J K F/FB.同步D F/FC.同步R S F/FD.边沿D F/F3．一个触发器可记录一位二进制代码，它有个稳态。
A.0B.1C.2D.3E.44．存储8位二进制信息要个触发器。
A.2B.3C.4D.85．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A.0B.1C.QD.Q6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。
A.0B.1C.QD.Q7．对于D触发器，欲使Q n+1=Q n，应使输入D=。
A.0B.1C.QD.Q8．对于J K触发器，若J=K，则可完成触发器的逻辑功能。
A.R SB.DC.TD.Tˊ9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。
A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。
A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q13．欲使D触发器按Q n+1=Q n工作，应使输入D=。
A.0B.1C.QD.Q16．描述触发器的逻辑功能的方法有。
A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图18.边沿式D触发器是一种稳态电路。
A.无B.单C.双D.多二、判断题（正确打√，错误的打×）１． D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
（×）２． R S触发器的约束条件R S=0表示不允许出现R=S=1的输入。
（√）３．同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（√）４．主从J K触发器、边沿J K触发器和同步J K触发器的逻辑功能完全相同。
数字逻辑复习题
数字逻辑复习提要一、选择题1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为( )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4，则此码不可能是( )A. 8421BCD码B. 5211BCD码C. 2421BCD码D. 余3循环码3.构成移位寄存器不能采用的触发器为( )A. R-S型B. J-K型C. 主从型D. 同步型4.555定时器构成的单稳态触发器输出脉宽t w为( )A.1.3RCB.1.1RCC.0.7RCD.RC5.以下PLD中，与、或阵列均可编程的是( )器件。
A. PROMB. PALC. PLAD. GAL6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F= 。
A．B．C．D．7．组合电路是指组合而成的电路。
A．触发器B．门电路C．计数器D．寄存器8．电路如右图所示，经CP脉冲作用后，欲使Q n+1=Q，则A，B输入应为。
A．A=0，B=0 B．A=1，B=1 C．A=0，B=1 D．A=1，B=0DBADBADBA++DBADCACBA++DCADBACBA++DBADBADBA++9．一位十进制计数器至少需要 个触发器。
A ．3B ．4C ．5D ．1010．n 个触发器构成的扭环计数器中，无效状态有 个。
A ．nB ．2nC ．2n-1D ．2n-2n11．GAL 器件的与阵列 ，或阵列 。
A ．固定，可编程B ．可编程，可编程C ．固定，固定D ．可编程，固定12．下列器件中是 现场片。
A ．触发器B ．计数器C ．EPROMD ．加法器13．IspLSI 器件中，缩写字母GLB 是指 。
A ． 全局布线区B ．通用逻辑块C ．输出布线区D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是 。
A ． 译码器B ．编码器C ．全加器D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 个。
《数字逻辑》总复习题
《数字逻辑》总复习题1、用卡诺图法化简下列各式。
2、利用与非门实现下列函数，并画出逻辑图。
3、分析下图所示的逻辑电路，写出表达式并进行简化。
4、分析下图所示的逻辑电路，写出表达式并进行简化。
5、分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、B 的关系。
6、分析下图所示逻辑电路，列出真值表，说明其逻辑功能。
7、右图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。
8、分析下图所示逻辑电路，列出真值表，说明其逻辑关系。
9、下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？10、下图是一个受M 控制的4位二进制码和格雷码的相互转换电路。
M=1 时，完成自然二进制码至格雷码转换；M=0 时，完成相反转换。
请说明之。
11、在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：12、设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。
13、设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：14、设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：15、设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：16、已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出F波形的组合电路（输入无反变量）。
17、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，并选出合适的集成电路来实现。
18、用八选一数据选择器实现下列函数：19、用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。
20、设计二进制码/格雷码转换器。
输入为二进制码B3B2B1B0，输出为格雷码，EN为使能端，EN=0时执行二进制码→格雷码转换； EN=1时输出为高阻。
专科《数字逻辑》复习题库及答案
47.由于数字电路的各种功能是通过(逻辑运算和逻辑判断)来实现的，所以数字电路又称为数字逻辑电路或者逻辑电路。
48.二进制数1101.1011转换为八进制为(15.54)。
49.十六进制数F6.A转换成八进制数为(64)。
A.2 B.3 C.6 D.8
49．移位寄存器T1194工作在并行数据输入方式时，MAMB取值为（）
A.00 B.01 C.10 D.11
50．半导体存储器（）的内容在掉电后会丢失
A.MROM B.RAM C.EPROM D.E2PROM
51．EPROM是指（）
A.随机读写存储器B.只读存储器
C.可擦可编程只读存储器D.电可擦可编程只读存储器
A．真值表和逻辑表达式
B．卡诺图和逻辑图
C．波形图和状态图
29．已知某触发器的特性所示（触发器的输入用A、B……表示）。请选择与具有相同功能的逻辑表达式是（）。
A．
B．
C．
A B
Qn+1
说明
0 0
Qn
保持
0 1
0
置0
1 0
1
置1
1 1
翻转
30．用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（）。
15.逻辑函数化简的三种方法，即(代数化简法、卡诺图化简法和列表化简法)。
16.(N)个变量的卡诺图是一种由2的n次方个方格构成的图形。
17.一个逻辑函数可由图形中若干方格构成的区域来表示，并且这些方格与包含在函数中的各个(最小项)相对应。
18.一只四输入端或非门，使其输出为1的输入变量取值组合有(1)种。
数字逻辑复习题
一、选择题1．组合逻辑电路通常由（ ）组合而成。
A ．门电路；B ．触发器；C ．计数器；D ．寄存器。
2．十进制数9的8421BCD 码是（ ）。
A ．1011；B ．1010；C ．1100；D ．1001。
3．逻辑函数的表示方法中具有唯一性的是（ ）。
A.真值表；B.布尔表达式；C.逻辑图；D.VHDL 语言。
4．变量ABCDE 取值为10011时，某最小项的值为1，则此最小项是（ ）。
A.ABCDE ；B. CDE B A ；C. DE C B A ；D. E BCD A 。
5．下面器件中，（ ）是易失性存储器。
A. FLASH ；B.EPROM ；C.DRAM ；D.PROM 。
6．一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲后的值是（ D ）。
A ． 1100；B ．0100；C ．1101；D ．0101。
7．能实现从多个输入端中选出一路作为输出的电路称为（ ）。
A.触发器；B.计数器；C.数据选择器；D.译码器。
8．下列触发器中，无约束条件的是（ ）。
A ．基本RS 触发器；B.主从RS 触发器；C.同步RS 触发器；D. D 触发器。
9．下面器件中，（ ）是非易失性存储器。
A. RAM ；B.EPROM ；C.DRAM ；D.SRAM 。
10．下列电路中，不属于组合逻辑电路的是（____）。
A ．编码器；B ．译码器；C ．数据选择器；D ．计数器。
11．十进制数1997的十六进制数是（____）。
A. 7CDH ；B. 8CEH ；C.9ABH ；D.747H 。
12．实现一个十进制的可逆计数器，至少需要（____）个触发器。
A.3；B. 4；C. 5；D.6。
13．十六路数据选择器的地址输入端有（_____）个。
A.16个；B.2个；C.4个；D.8个。
14．64K×16位ROM 芯片，地址线有（____）条，数据线有（____）A ．64，16；B ．16，64；C ．10，16；D ．16，16。
《数字逻辑》题库及答案
《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。
8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要 。
A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。
A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
姓名：学号：班级：院（部）：系（教研室）主任签字：教学院长（主任）签字：一、选择题1. 若变量A，B，C，D，E取值为10011时，某最小项的值为1，则此最小项是【 C 】。
A.ABCDEB.CDEBA____C.DECBA____D.EDBCA____2.下面逻辑式中，正确的是【 D 】。
A.BABA•=⊕ B.1A A+= C.0A A•= D.1A A+=3．实现一个十进制的可逆计数器，至少需要【B 】个触发器。
A. 3B. 4C. 5D.64．逻辑式ABCA+相等的式子是【C 】A．ABC B．A+BC C．BCA+ D．A5．八路数据选择器，其地址输入端（选择控制端）有【 A 】个。
A．3 B．2 C．4 D．86．对于JK触发器，输入J=0，K=1，CP脉冲作用后，触发器次态应为【 A 】。
A．0 B. 1 C. 保持 D. 翻转7．一个五位的二进制加法计数器，由0000状态开始，按自然二进制码的顺序计数，问经过75个输入脉冲后，此计数器的状态为【 A 】。
A.01011B.11010C.11111D.100118．PLA是指【D 】的逻辑器件。
A.与、或阵列都固定B.与阵列固定，或阵列可编程C.与阵列可编程，或阵列固定D.与、或阵列都可编程9．FPGA采用逻辑单元阵列结构，由三个基本模块阵列组成。
【A 】是系统的核心。
A.可组态逻辑块B. 通用逻辑块C. 可编程互连连线D.可编程互连连线10．下列逻辑部件中，不属于组合逻辑部件的是【C 】A．译码器B．编码器C．计数器D．全加器11. 某时序逻辑电路的波形如图所示，由此判定该电路是【 B 】。
A. 二进制计数器B. 十进制计数器C. 移位寄存器D. 以上均不是12. 在【 A 】情况下，函数F A B C=++运算的结果是逻辑“1”。
A．全部输入是“0” B.任一输入是“0” C.仅一输入是“0” D. 全部输入是“1”13. 下列电路中，不属于时序逻辑电路的是【 D 】。
A．计数器 B．触发器 C．寄存器 D．译码器14. Moore型时序电路的输出【 B 】。
A.与当前输入有关B. 与当前状态有关C. 与当前输入和状态都有关D. 与当前输入和状态都无关15.测得某逻辑门输入A、B和输出F的波形如下，则F(A，B)的表达式是【 C 】。
A.F=ABB.F=A+BC.BAF⊕= D.__BAF=16.n个触发器构成的环形计数器中，有效状态最多有【 B 】个。
A.nB.2nC.2n-1D. 2n-2n17. 采用4位比较器（74LS85）对两个四位数比较时，先比较【 D 】位。
A．最低 B.次高 C.次低 D.最高18.全加器中向高位的进位1+i C为【 B 】。
A.iiiCBA⊕⊕ B.iiiiiCBABA)(⊕+ C.iiiCBA++ D.iiiBCA)(⊕姓名：学号：班级：28.函数F的卡诺图如图所示，其最简与或表达式是【 D 】。
A. DBADBAF+=DCA+ B.DBADCACBAF++=C.DCADBACBAF++= D.DBADBADBAF++=29．用四选一数据选择器实现函数Y=011AAAA+，应使【 A 】。
A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=030.下图所示的组合逻辑电路，其函数表达式为【 A 】。
A．F AB BD CD=++ B.(0,4,5,7,8,12,13,14,15)F m=∑C．(1,2,3,6,9,,10,11)F m=∑ D.(0,8,12,14,15)F m=∑31．时序电路中不可缺少的部分为【 B 】。
A.组合电路B.记忆电路C.同步时钟信号D.组合电路和记忆电路32．n个触发器构成的计数器中，有效状态最多有【 D 】个。
A.nB.2nC.2n-1D. 2n33.把一个五进制计数器与一个四进制计数器串联可得到【 D 】进制计数器。
A.4B.5C.9D.2019.八路数据分配器，地址输入端有【C 】个。
A. 1B. 2C. 3D.820.一位全加器（FA）的输入、输出信号常表示为【 A 】。
A．i A，i B，1i C-；i S，i C B．i A，i B，i C；i S，1i C-C．1，1，1；i S，i C D．0，0，0；i S，1i C-21.一个8421BCD码计数器至少需要【B 】个触发器。
A. 3B. 4C. 5D.1022.能实现从多个输入端中选出一路作为输出的电路称为【 C 】。
A.触发器B.计数器C.数据选择器D.译码器23.八路数据选择器如图所示，该电路所实现的逻辑函数是【 D 】。
A．ACD BCD ABC ABC+++ B．(6,8,9,13)m∑C．(6,8,13,14)m∑ D．(6,7,8,9,13,14)m∑24. 同步时序电路和异步时序电路比较，其差异在于后者【 B 】。
A．没有触发器 B．没有统一的时钟脉冲控制C．没有稳定状态 D．输出只与内部状态有关25.八进制数（375.236）8的十六制数是【 A 】。
A. (FD.4F)16B. (FD.4E)16C.(FC.4F)16D. (FD.3F)1626.下列逻辑函数中，与（A+B）(A+C)等价的是【 C 】。
A. F=ABB.F=A+BC. A+BCD. F= B+C27. 4:10线译码器，输入信号端有【D 】个。
A. 10B. 2C. 3D.4姓名：学号：班级：43. 逻辑函数F A C AB BC=++,当变量的取值为【B 】时,不出现冒险现象。
A．B=C=1 B．B=C=0 C．A=1，C=0 D．A=0，B=044．如需要判断两个二进制数的大小或相等，可以使用【 D 】电路。
A.译码器B.编码器C.数据选择器D.数据比较器45.n个触发器构成的扭环计数器中，至少有【 D 】个无效状态。
A．n B．2n C．12n- D．22n n-46.JK触发器在CP脉冲作用下，欲使1n nQ Q+=，则输入信号应为【 A 】。
A．0J K== B．J Q=，K Q=C．J Q=，K Q= D．J Q=，0K=47.FPGA是指【 C 】。
A．门阵列 B．可编程逻辑阵列 C．现场可编程门阵列 D．专用集成电路48.逻辑函数A(A+B) 的最简式为【 A 】。
A.F=AB.F=A+BC.F=BD. F= A+AB49.JK触发器在CP脉冲作用下，欲使1n nQ Q+=，则输入信号应为【 A 】。
A．1J K== B．J Q=，K Q=C．J Q=，K Q= D．J Q=，1K=50.【 D 】通常不用来描述触发器的逻辑功能。
A．状态转换真值表 B．特征方程 C．状态转换图 D．波形图51.时序电路输出状态的改变【 C 】。
A.仅与该时刻的输入信号有关B. 仅与时序电路的原状态有关C. 与A 、B 皆有关D. 与A 、B 皆无关52.逻辑表达式A(B+C)=AB+AC的对偶式是【B 】。
A．()()A BC AB A C+=++ B．()()A BC AB A C+=++C．()AB AC A B C+=+ D．()()A BC AB A C+=++53. 下面器件中，属于复杂可编程逻辑器件的是【 C 】。
A．PLA B．PAL C．FPGA D．GAL34.下面不属于简单可编程逻辑器件的是【 C 】。
A．EPROM B．PAL C．ISP D．GAL35.双向数据总线常采用【 C 】构成。
A. 数据分配器B. 数据选择器C. 三态门D. 译码器36. 最小项ABCD的逻辑相邻项是【 B 】。
A．ABCD B. ABCD C. ABCD D. ABCD37.逻辑函数F（ABC）=A⊙C的最小项标准式为【 C 】。
A.F=∑（0，3）B. CACAF+=C.F=m0+m2+m5+m7D. F=∑（0，1，6，7）38. 一个四输入端与非门，使其输出为0的输入变量取值组合有【 D 】种。
A. 15B. 8C. 7D. 139. 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要【 B 】个异或门。
A．2 B. 3 C. 4 D. 540. 八路数据选择器如图所示，该电路实现的逻辑函数是F=【 C 】。
A．AB AB+ B．AB AB+ C．A B⊕ D．A B+41. 逻辑函数F=A⊕（A⊕B）的值是【 A 】。
A．B B. A C.A⊕B D.A B42. 与最小项表达式F(A,B,C)=m0+m2+m5+m7等价的逻辑函数为【A 】。
A. F=A⊙CB. CBABCAF+= C. CACAF+= D.F=∑(0,5)姓名：学号：班级：第 7 页 共 8 页 第 8 页 共 8 页54. 电路如下图所示，经CP 脉冲作用后，欲使Q n+1=Q n ，则A ，B 输入应为【 A/B 】。
A ．A=0，B=0B ．A=1，B=1C ．A=0，B=1D ．A=1，B=055. 下面关于FPGA 的说法中，错误的是【 C 】。
A ．一个FPGA 中有CLB 、可编程互连总线、I/O 输入输出块3个基本元素。
B ．FPGA 是现场可编程门阵列。
C ．FPGA 基于反熔丝技术的体系结构是可变的。
D ．FPGA 基于SRAM 技术的体系结构是可变的。
56. 串行加法器的进位信号采用【 B 】传递，而并行加法器的进位信号采用【 B 】传递。
A ．超前，逐位B ．逐位，超前C ．逐位，逐位D ．超前，超前 57. n 个变量的最小项是【 A 】。
A ．n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量B ．n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量C ．n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量D ．n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量 58.以下哪一条不是消除竟争冒险的措施【 B 】。
A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计 59．(9)10的余3码是【 C 】。
A ．1011B ．1010C ．1100D ．100160．Moore 和Mealy 型时序电路的本质区别是【 B 】。
A.没有输入变量B.当时的输出只和当时电路的状态有关，和当时的输入无关C.没有输出变量D.当时的输出只和当时的输入有关，和当时的电路状态无关61．组合逻辑电路消除竞争冒险的方法有【 A 】。
A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰62. 8位移位寄存器，串行输入时经【 D 】个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.863. 最小项ABCD 的逻辑相邻项是【 B 】。