半导体集成电路原理与设计—第一章答辩

P-SUB
N+-BL
• 外延层淀积（利用外延炉，生长N型外延层）
SiO2
SiO2 N-epi
N+-BL
N+-BL
P-SUB
2、第二次光刻——P+隔离扩散孔光刻
SiO2
P+
N+-BL
P-SUB
N-epi N+-BL
• 隔离井
PFra Baidu bibliotek扩散
基区扩散电阻
基区
3、第三次光刻——P型基区扩散孔光刻
电阻衬底高电位端 e c
第一章 集成电路基本制造工艺
•双极器件和MOS器件
§1 .1 双极集成电路的基本制造工艺
按隔离工艺分类
制作电隔离区
PN节隔离 全介质隔离
PN结-介质混合隔离
元器件自然隔离
I2L电路
线性/ECL、 TTL/DTL、 STTL电路等
•典型数字集成电路中NPN晶体管结构
N+层 P型层 N-外延层
NPN晶体管符号 N-外延层
高：结电容小、BVCBO高、后续处 理时下推小；
1、电阻率： （ρ epi）
低：集电极串联电阻rCS小、VCES 小
2工、艺掩水模平版所设决计定：的典线型宽T及TL每电个路元制件作的需2、参要厚数6度次设T光e计pi 刻相，应所的以掩需模要图6形块。掩模版，根据
•TTL电路：BVCBO低，要求rCS小、VCES小，所以
N+隐埋层 一个完整的NPN晶体管
典型三结四层结构NPN晶体管剖面图
P+
N-
N-
•典型PN结隔离的掺金TTL电路工序
衬底制备 隔离扩散 再氧化 再分布及氧化 接触孔光刻
裂片 压焊
一次 氧化 隔离光刻 基区光刻 发射区扩散 铝淀积
中测 封装
隐埋层光刻 热氧化 基区扩散
背面 掺金 反刻铝
压焊块光刻
隐埋层扩散 外延淀积 再分布及氧化 发射区光刻
铝合金 淀积钝化层
•设计内容：
1、材料及参数选择
1、PN结隔离电路一般选用P型硅
2、电阻率ρ ≈10Ω •cm
衬底
3、选1用、（杂1质11固）溶晶度向大，，稍降偏低离集2º电到极5º串联电阻
2、高温时在硅中的扩散系数小，减小外
隐埋层杂质 延时上推
3、与硅衬底晶格匹配好，减小应力
外延层
（理想的埋层杂质是As）
R引出线
be c
4、 第四次光刻——N+发射区和引线接触区光刻 4、 第五次光刻——引线接触孔光刻
6、第六次光刻——金属化内连线光刻
•读复合版图 学习IC设计，必须学会读IC的复合版图
3工、艺工数艺据设来计实：现各。步工序中结的深度、•一浓模般拟度取电等ρ路参ep：i ≈数工0.设2作Ω计电•c，m压，一高厚，般度所根以3据~ρ7厂eμpim家高；提，供厚的度也 大。 一般取ρepi ≈0.5-5Ω•cm，厚度7~17μm。
1、第一次光刻——N+隐埋层扩散孔光刻
SiO2 N+-BL