半导体集成电路原理与设计—第一章答辩
半导体物理复习与总结1答辩
no p0 Nc NV e
Ec EF kT
e
E E F v kT
Nc NV e
Eg kT
非简并半导体的统计分布规律
本征半导体
f ( E) f B ( E ) Ae
E k0T
杂质半导体
1 f D (E) 1 ED EF 1 exp( ) 2 k 0T 1 f A (E) 1 EF E A 1 exp( ) 2 k 0T
NA
1
pA N A pA
NA 1 2e
EF E A kT
非简并半导体中载流子浓度
2kTmdn 导带中电子浓度： no N / V 2 e 2 h
3/ 2 Ec EF kT 价带中空穴浓度po NV e
EF Ev kT
2kTmdp NV 2 h2
3/ 2
电子和空穴的乘积
nD N D f ( E D )
1 e 2
ED EF kT
ND
1
— 未电离的施主浓度
电离的施主浓度nD+为：
n N D nD 2e
D
ED EF kT
ND
1
没有电离的受主浓度pA为：
pA N A f p (EA )
电离的受主浓度pA-为：
1 e 2
E A EF kT
非简并半导体
服从费米统计规律 电子：
1 f (E) E EF 1 exp( ) k0T 1 f p (E) 1 f (E) EF E 1 exp( ) k0T
注：只有重掺杂的半导体才有可能是简并半导 体
半导体器件与工艺(1)答辩
哈尔滨工程大学
微电子学
半导体基础
电阻率的结构与组分敏感性
用电阻率的高低来区分导体、半导体和绝缘体是不 够严密的 : 某些结构完整且不含杂质的半导体也会有跟 绝缘体不相上下的高电阻率，而当它们含有足够浓度的 某些特殊杂质时，其电阻率又会降到金属电阻率的范围， 甚至比某些导电性欠佳的金属导体的电阻率还低。 半导体是导电能力明显依赖于材料的内外状态的一 类特殊物质。
半导体基础
半导体导电的热敏性
载流子密度是器件特性的决定性因素。从器件工作 特性的稳定性考虑，保持载流子密度的稳定是最基本的 要求。非本征材料在一定的温度范围内主要靠杂质原子 提供载流子，而一个杂质原子最多只能提供一个电子或 空穴。当每个杂质原子都已“尽责”之后，载流子密度 即保持不变，器件即可望保持相应的稳定工作状态。因 此，实际半体器件大多采用掺杂材料。 非本征材料有本征激发和杂质电离两种载流子来源， 其载流子的总密度为二者之和。当本征激发的如状较小 时，靠杂质的完全电离保持载流子的恒定密度。当本征 载流子密度随着温度的升高而接近或超过掺杂浓度时， 非本征半导体即开始向本征半导体转变。
半导体中空穴的导电本质上还是电子的定向运动， 只不过这些电子不是自由电子而是被原子核束缚着的价 电子。半导体电导率表达式
q(nn p p )
则本征半导体电导率表达式
i qni (n p )
常用半导体的载流子迁移率也往往比金属良导体中 的自由电子的迁移率高，但是其电导率却非常小，这是 因为本征载流子浓度与金属中的载流子密度相比很小。
半导体基础
电子在金属和半导体中的能量分布
当温度 T 大于 0K 时，由于电子的平均动能为 3kT/2 ，满带 电子中会有一些能量偏高者越过禁带进入高能量的空带。任 何一个能带能够容纳的电子数很大，而在低温和常温下能够 越过一个宽度只有1eV的禁带的电子也都很少，因而这两个未 满带的特征大不一样，其能量较高者接近全空，能量较低者 接近全满。通常把非零温度下只有少许电子的近空带称为导 带，而把只有少许空状态的近满带称为价带。
半导体物理学 Ch2 半导体及其基本特性答辩92页PPT
61、奢侈是舒适的，否则就不是奢侈 。——CocoCha nel 62、少而好学，如日出之阳；壮而好学 ，如日 中之光 ；志而 好学， 如炳烛 之光。 ——刘 向 63、三军可夺帅也，匹夫不可夺志也。 ——孔 丘 64、人生就是学校。在那里，与其说好 的教师 是幸福 ，不如 说好的 教师是 不幸。 ——海 贝尔 65、接受挑战，就可以享受胜利的喜悦 。——杰纳勒 尔·乔治·S·巴顿
半导体物理学 Ch2 半导体及其基本特 性答辩
46、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁 爱。— —英国
48、法律一多，公正就少。——托·富 勒 49、犯罪总是以惩罚相补偿；只有处 罚才能 使犯罪 得到偿 还。— —达雷 尔
50、弱者比强者更能得到法律的保护 。—— 威·厄尔
谢谢！
ቤተ መጻሕፍቲ ባይዱ
半导体复习提纲答辩
解释利用pn结形成变容器的原理，通过测量pn结电容能否获得半导体杂质的分布信 息？ 变容器原理：应用p-n结在反向偏压时电容随电压变化的特性，来设计用达到此目的的 p-n结被称为变容器，即可变电容器。 通过测量其电容、电压特性可用来计算任意杂质分布。 解释pn结击穿的机制。 隧道效应：当一反向强电场加在p-n结时，价电子可以由价带移动到导带，这种电子穿 过禁带的过程称为隧穿．隧穿只发生在电场很高的时候．。 雪崩倍增：电场足够大，电子可以获得足够的动能，以致于当和原子产生撞击时，可 以破坏键而产生电子-空穴对，新产生的电子和空穴，可由电场获得动能，并产生额外 的电子-空穴对生生不息，连续产生新的电子-空穴对．这种过程称为雪崩倍增。 BJT各区的结构有何特点？为什么？ 发射区：掺杂浓度最高； 基区：掺杂浓度中等，基区的宽度需远小于少数载流子的扩散长度； 集电区：掺杂浓度最低； BJT工作在放大模式下的偏置情况是怎样的？画出p-n-p BJT工作在放大模式下的空 穴电流分布。 射基结为正向偏压，集基结为反向偏压
画出p-n-p BJT在放大模式下各区的少数载流子浓度分布。
为什么HBT的发射效率较高？ 发射区与基区间的能带差在异质结界面上造成能带偏移，ΔEv增加了射基异质结处价 带势垒的高度，从而维持极高的效率与电流增益。 MOS二极管的金属偏压对半导体的影响有哪些？ 会改变能带弯曲情况，改变半导体表面电荷分布。 画出理想MOS二极管（p型半导体）金属端加正偏及反偏电压时的能带图示意图。
略不计时，则可被定义为欧姆接触。
⑧ 肖特基势垒接触：具有大的势垒高度，以及掺杂浓度比导带或价带上态密度低的
金属-半导体接触。
⑨ 阈值电压：形成强反型层时沟道所对应的 VG 称为阈值电压 ⑩ CMOS：由成对的互补p沟道与n沟道MOSFET所组成
半导体工艺及芯片制造复习资料简答题与答案
半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。
提高芯片可靠性一严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为：IC 的集成度将每隔一年半翻一番。
4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。
5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
半导体基础知识答辩50页PPT
51、山气日夕佳，飞鸟相与还。 52、木欣欣以向荣，泉涓涓而始流。
53、富贵非吾愿，帝乡不可期。 54、雄发指危冠，猛气冲长缨。 55、土地平旷，屋舍俨然，有良田美 池桑竹 之属， 阡是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定，就要勇敢地 走到底 ，决不 回头。 ——左
半导体物理学 第一章 半导体中的电子状态答辩
2n E (k ) E (k ) l
2 ~ 0~ l l l
2 ~ ~0 l l l
E（k）
自 由 电 子
-π/1 0 π/1
}允带
}允带
k
} 允带
称第一布里渊区为简约布里渊区
3.允许带和禁带
晶体中的电子能量并不是可以取 任意值,有些能量是禁止的,而只是 在某一范围才可以.
禁带 允许带
电子填充允许带时,可能出现: 电子刚好填满最后一个带 →绝缘体和半导体
最后一个带仅仅是部分被电子占有
→导体.
三、 导体、绝缘体和半导体的能带
1.导体的能带
3s
2p 2s 1s
11#Na,它的电子在组态是:1s22s22p63s1
2.绝缘体和半导体的能带 能带图可简化成:
电 子 能 量
半导体材料的类型： 元素半导体：硅(Si)、锗(Ge) 化合物半导体：砷化镓（GaAs）、磷化铟（InAs）等
元素(elements)半导体
硅、锗都是由单一原 子所组成的元素半导 体，均为周期表第IV 族元素。 20世纪50年代初期， 锗曾是最主要的半导体 材料； 60年代初期以后，硅 已取代锗成为半导体制 造的主要材料。
半导体材料简述
导电性
固态材料可分为三类，即绝缘体、半导体及导体。
绝缘体: 电导率很低，约介于20-18S/cm～10-8S/cm,如熔融石英及玻璃； 导 体：电导率较高，介于104S/cm～106/cm，如铝、银等金属。 半导体：电导率则介于绝缘体及导体之间。
半导体的特点： 易受温度、照光、磁场及微量杂质原子的影响。 正是半导体的这种对电导率的高灵敏度特性使半导体成 为各种电子应用中最重要的材料之一。
半导体基础知识与晶体管工艺原理答辩
/jiangdong01半导体基础知识与晶体管工艺原理（生产线基础培训教程）半导体技术编著2002．8目录第一章半导体的基础知识1-1半导体的一些基本概念1-1-1什么是半导体？ (4)1-1-2半导体的基本特性………………………………………………. .41-1-3半导体的分类 (4)1-1-4 N型半导体和P型半导体 (5)1-1-5 半导体的导电机构 (6)1-2 P-N结 (9)1-2-1 P-N结的构成 (9)1-2-2 P-N结内的载流子运动和平衡 (10)1-2-3 P-N结的基本特性 (10)1-3 二极管 (12)1-3-1二极管的基本构成 (12)1-3-2 二极管的特性曲线（伏安特性） (12)1-3-3 二极管的分类 (13)1-4 晶体管（仅讲双极型） (13)1-4-1 晶体管的构成 (13)1-4-2 晶体管的放大原理 (15)1-4-3 晶体管的特性曲线 (18)1-4-4 晶体管的分类 (21)1-4-5 晶体管的主要电参数 (21)第二章晶体管制造工艺与原理2-1典型产品工艺流程 (24)2-1-1晶体管的基本工艺流程 (24)2-1-2典型产品的工艺流程 (24)2-2晶体管制造主要工艺的作用与原理 (25)2-2-1氧化工艺 (25)2-2-2扩散工艺 (26)2-2-3离子注入工艺 (30)2-2-4光刻工艺 (31)2-2-5蒸发（真空镀膜）工艺 (32)2-2-6CVD工艺 (33)2-2-7台面工艺 (34)2-2-8三扩、磨抛工艺 (35)2-2-9清洗工艺 (36)2-2-10中测、划片工艺 (36)2-3 常见的工艺质量问题以及对产品质量的影响 (37)2-3-1工艺质量问题分类 (37)2-3-2常见的工艺质量问题举例 (37)2-4 工艺纪律和工艺卫生的重要性 (41)2-4-1半导体生产对空气洁净度的要求 (41)2-4-2 工艺卫生的内涵 (42)2-4-3 工艺卫生好坏对半导体生产的影响 (42)2-4-4 工艺纪律的内涵 (43)2-4-5 工艺纪律的重要性 (43)第一章半导体基础知识1-1半导体的一些基本概念1-1-1什么是半导体？导电能力介于导体和绝缘体之间的物质，叫做半导体。
chap1半导体物理基础答辩
24
1.6杂质能级
• 受主杂质电离的另外一种表述：把中性 的受主杂质看成带负电的硼离子在它周 围束缚一个带正点的空穴，把受主杂质 从价带接收一个电子的电离过程，看做 被硼离子束缚的空穴被激发的导带的过 程。
适当的杂质，在禁带中引入相应的杂质 能级。
15
1.6杂质能级
• 在实际的半导体材料中，总是不可避免 的存在各种类型的缺陷。
• 为了改善半导体的导电性，通常会加入 适当的杂质。
• 在禁带中引入相应的杂质能级和缺陷能 级。
16
1.6杂质能级
• 硅的四面体结构， 每个小棒代表了 一个共价键。
• 杂质以替位的方 式掺入硅晶体中。
• EF为费米能级：被电子占据的概率为1/2 • 是反应电子在各个能级中分布情况的参
数；费米能级高，说明电子占据高能级 的概率大；费米能及是电子填充能级水 平高低的标志
30
1.7 载流子的统计分布
• 费米能级随温度以及杂质的种类和多 少的变化而变化；热平衡系统的费米 能及恒定
• 相应的，能量为E的量子态未被电子
• 禁带宽度：电子从价带激发到导带所需要 的最小能量。
11
1.4导带电子和价带孔穴
• 禁带的宽度区别了绝缘体和半导体；而 禁带的有无是导体和半导体、绝缘体之 间的区别；绝缘体是相对的，不存在绝 对的绝缘体。
• 导体具有任何温度下电子部分填满的导 带。
• 图1-5：不同导电性物质电子填充能带情 况。
• 这种说法与施主杂质把束缚的电子激发 到导带的电离过程完全类似。
25
1.6杂质能级
• 半导体中同时掺有受主和施主杂质，由 于受主能级比施主能级低得多，施主能 级上的电子首先要去填充受主能级，使 施主向导带提供电子的能力和受主向价 带提供空穴的能力相互抵消而减弱，称 为杂质补偿。
第一章半导体器件答辩
电子技术模拟电路部分第一章半导体器件第一章半导体器件§ 1.1半导体的基本知识§ 1.2PN结及半导体二极管§ 1.3特殊二极管§ 1.4半导体三极管§ 1.5场效应晶体管§1.1 半导体的基本知识1.1.1 导体、半导体和绝缘体导体：自然界中很容易导电的物质称为导体，金属一般都是导体。
绝缘体：有的物质几乎不导电，称为绝缘体，如橡皮、陶瓷、塑料和石英。
半导体：另有一类物质的导电特性处于导体和绝缘体之间，称为半导体，如锗、硅、砷化镓和一些硫化物、氧化物等。
半导体的导电机理不同于其它物质，所以它具有不同于其它物质的特点。
例如：•当受外界热和光的作用时，它的导电能力明显变化。
•往纯净的半导体中掺入某些杂质，会使它的导电能力明显改变。
1.1.2本征半导体一、本征半导体的结构特点现代电子学中，用的最多的半导体是硅和锗，它们的最外层电子（价电子）都是四个。
Ge Si通过一定的工艺过程，可以将半导体制成晶体。
本征半导体：完全纯净的、结构完整的半导体晶体。
在硅和锗晶体中，原子按四角形系统组成晶体点阵，每个原子都处在正四面体的中心，而四个其它原子位于四面体的顶点，每个原子与其相临的原子之间形成共价键，共用一对价电子。
硅和锗的晶体结构：硅和锗的共价键结构 共价键共用电子对+4 +4 +4 +4+4表示除去价电子后的原子共价键中的两个电子被紧紧束缚在共价键中，称为束缚电子，常温下束缚电子很难脱离共价键成为自由电子，因此本征半导体中的自由电子很少，所以本征半导体的导电能力很弱。
形成共价键后，每个原子的最外层电子是八个，构成稳定结构。
共价键有很强的结合力，使原子规则排列，形成晶体。
+4 +4+4 +4二、本征半导体的导电机理1.载流子、自由电子和空穴在绝对0度（T=0K）和没有外界激发时,价电子完全被共价键束缚着，本征半导体中没有可以运动的带电粒子（即载流子），它的导电能力为0，相当于绝缘体。
半导体绪论答辩
+4
综上所述：
(1)本征半导体中加入五价杂质元素，便形成N型半导体。
电子是多数载流子； 空穴是少数载流子； 不参加导电的正离子。
(2)本征半导体中加入三价杂质元素，便形成P型半导体。
空穴是多数载流子，
电子是少数载流子，
不参加导电的负离子。
(3) 杂质半导体中，多子浓度决定于杂质浓度，少子由本
结论：
PN结的单向导电性：
PN 结加正向电压产生大的正向电流， PN 结
导电。
PN结加反向电压产生很小的反向饱和电流，
近似为零， PN结不导电。
2019年5月19日1时37分
⑵ PN结的伏安特性
定量描绘 PN结两端电压和流过结的电流 的关系的曲线——PN结的伏安特性。 根据理论分析，PN结的伏安特性方程为
综上所述：
(1) 半导体中有两种载流子：自由电子和空 穴，电子带负电，空穴带正电。 (2) 本征半导体中，电子和空穴总是成对地 产生，ni = pi。 (3) 半导体中，同时存在载流子的产生和复 合过程。
2019年5月19日1时37分
⑵ 杂质半导体
本征半导体的电导率很小，而且受温度和 光照等条件影响甚大，不能直接用来制造 半导体器件。 本征半导体的物理性质：纯净的半导体中 掺入微量元素，导电能力显著提高。 掺入的微量元素——“杂质”。 掺入了“杂质”的半导体称为“杂质”半 导体。
2019年5月19日1时37分
⑴ 本征半导体
半导体由于热激发而不断产生电子空穴对， 那么，电子空穴对是否会越来越多，电子和 空穴浓度是否会越来越大呢？ 实验表明，在一定的温度下，电子浓度和空 穴浓度都保持一个定值。 半导体中存在
载流子的产生过程 载流子的复合过程
半导体物理学基础知识答辩
1半导体中的电子状态1.2半导体中电子状态和能带1.3半导体中电子的运动有效质量1半导体中E与K的关系2半导体中电子的平均速度3半导体中电子的加速度1.4半导体的导电机构空穴1硅和锗的导带结构对于硅，由公式讨论后可得：I.磁感应沿【1 1 1】方向，当改变B（磁感应强度）时，只能观察到一个吸收峰II.磁感应沿【1 1 0】方向，有两个吸收峰III.磁感应沿【1 0 0】方向，有两个吸收峰IV磁感应沿任意方向时，有三个吸收峰2硅和锗的价带结构重空穴比轻空穴有较强的各向异性。
2半导体中杂质和缺陷能级缺陷分为点缺陷，线缺陷，面缺陷(层错等1.替位式杂质间隙式杂质2.施主杂质：能级为E(D,被施主杂质束缚的电子的能量状态比导带底E(C低ΔE(D,施主能级位于离导带底近的禁带中。
3. 受主杂质：能级为E(A,被受主杂质束缚的电子的能量状态比价带E(V高ΔE(A,受主能级位于离价带顶近的禁带中。
4.杂质的补偿作用5.深能级杂质：⑴非3，5族杂质在硅，锗的禁带中产生的施主能级距离导带底较远，离价带顶也较远，称为深能级。
⑵这些深能级杂质能产生多次电离。
6.点缺陷：弗仑克耳缺陷：间隙原子和空位成对出现。
肖特基缺陷：只在晶体内部形成空位而无间隙原子。
空位表现出受主作用，间隙原子表现出施主作用。
3半导体中载流子的分布统计电子从价带跃迁到导带，称为本征激发。
一、状态密度状态密度g(E是在能带中能量E附近每单位间隔内的量子态数。
首先要知道量子态，每个量子态智能容纳一个电子。
导带底附近单位能量间隔内的量子态数目，随电子的能量按抛物线关系增大，即电子能量越高，状态密度越大。
二、费米能级和载流子的统计分布在T=0K时，费米能级E(f可看作是量子态是否被电子占据的一个界限。
附图：随着温度的升高，电子占据能量小于费米能级的量子态的概率下降，占据高于费米能级的量子态的概率上升。
2波尔兹曼分布函数在E-E(f>>K(0T时，服从波尔兹曼分布（是费米能级的一种简化形式）。
半导体基本知识答辩
PN结及半导体二极管
半导体二极管按结构分为点接触型和面接触型 点接触型(a)适用于高频电路，面接触型(b)适用于整流
(c)是硅工艺平面型二极管的结构图， 是集成电路中常见的一种形式。
特殊二极管
稳压二极管 光电二极管 变容二极管 发光二极管
半导体基本知识
最常用的半导体是锗和硅，并且被制作成晶体
半导体为什么会导电：
纯净的半导体晶体中没有可自由运动的带电粒子，但在 室温下，一些电子可获得足够的能量而挣脱共价键的束 缚，成为自由电子，原来的位置就成了空穴，在外加能 源的作用下，其它电子就可转移到这个空位上，照这样 不断重复，电子的不断移动产生了电流，温度越高，自 由电子越多，空穴越多，导电性能越好。
空穴是半导体区别于导体的一个重要特点。
半导体基本知识
在纯净半导体中掺入微量的杂质，可提高半导体的导 电能力
N型半导体：在锗或硅晶体内掺入少量五价元素杂质， 如磷；这样在晶体中有了多余的电子
P型半导体：在锗或硅晶体内掺入少量三价元素杂质， 如硼；这样在晶体中有了多余的空穴
PN结及半导体二极管
把N型半导体和P型半导体结合后，在中间区域会产生一 个PN结，N区的电位比P区的电位高，但在这以外的区域 是等电位的。
整流元件-------二极管 简介
1、半导体基本知识 2、PN结及半导体二极管 3、易传导电流的物质；如金属铜、铝等 绝缘体：不容易传导电流的物质；如陶瓷、橡皮等 半导体：导电性能介于导体和绝缘体之间的物质；如 锗、硅、硒、砷化镓等
半导体的特点： 1、在受到光和热的刺激时，导电性能将发生显著的变 化 2、在纯净的半导体中加入微量的杂质，其导电性能会 显著的增加
PN结及半导体二极管
PN结的单向导电性： 外加正向电压，P端接正，N端接负，PN结变窄，产生 一个由N区流向P区的正向电流，并随着外加电压的变 化急速变大，表现为很小的电阻。
半导体基础知识答辩ppt课件
１.2.2 V—A特性曲线
实验曲线
i
锗
击穿电压UBR
(1) 正向特性 i
u
V
mA
(2) 反向特性
i u
V
uA
0
u
反向饱和电流
导通压降 硅：0.7 V
死区
电压
E
锗：0.3V
硅：0.5 V 锗： 0.1 V
E
(1)正向特性：
对应于图1-12曲线的第①段，为二极管伏特性的正向特 性部分。这时加在二极管两端的电压不大，从数值上看，只 有零点几伏，但此时流过二极管的电流却较大，即此时二极 管呈现的正向电阻较小。一般硅管正向导通压降约为0.6～ 0.7V, 锗管约为0.2～0.3V。
少子—电子
少子—空穴
少子浓度——本征激发产生，与温度有关 多子浓度——掺杂产生与，温度无关
1.2.1 PN结
1 . PN结的形成
PN结合 因多子浓度差 多子的扩散 空间电荷区
形成内电场 阻止多子扩散，促使少子漂移。 内电场E
P型半导体 空间电荷区 N型半导体
－ － －－
++ ++
－ － －－
++ ++
正向电流
－ － －－
++ ++
内电场 E
EW
R
(2) 加反向电压——电源正极接N区，负极接P区
外电场的方向与内电场方向相同。
动画演示
外电场加强内电场 →耗尽层变宽 →漂移运动＞扩散运动
→少子漂移形成反向电流I R
P
空间电 荷区
N
－ － －－
++ ++
集成电路版图设计习题答案第一章半导体器件理论基础
集成电路版图设计习题答案第1章半导体器件理论基础【习题答案】1．如何理解本征半导体和掺杂半导体材料的导电机理。
答：本征半导体就是一块没有杂质和缺陷的半导体，其晶格结构是完美的，在其内部除了硅原子外没有其它任何原子，因此是纯净的。
在绝对零度附近，本征半导体的共价键是完整的、饱和的，无本征激发，自然没有电子和空穴；当温度升高时，本征激发过程产生了电子和空穴，这些本征载流子的浓度虽然很低，但仍然可以导电。
在杂质半导体材料中，由于掺入杂质的数量远大于硅的本征载流子浓度，因此这些半导体材料的导电性不是由本征激发产生的载流子决定，而是受控于材料中所掺入的杂质（包括杂质的数量和类型）。
在半导体中可以掺入各种各样的杂质，但为了更好的控制半导体材料的导电性，通常掺入元素周期表中的III、V族元素。
杂质半导体的导电能力通常高于本征半导体。
2．如何理解空穴的导电机理。
答：空穴的导电作用如下图所示。
在下图中，位置（1）有一个空穴，它附近的价键上的电子就可以过来填补这个空位，例如从位置(2)跑一个价键电子到位置(1)去，但在位置（2）却留下了一个空位，相当于空穴从位置(1)移动到位置(2)去了。
同样，如果从位置(3)又跑一个电子到位置(2)去，空穴就又从位置(2)跑到位置(3)，……。
如果用虚线箭头代表空穴移动的方向，实线箭头代表价键电子移动的方向，就可以看出，空穴的移动可以等效于价键电子在相反方向的移动。
图空穴的导电作用3．简述PN结的结构与导电特性。
答：在一块半导体材料中，如果一部分是N型区，另一部分是P型区，那么在N型区和P型区的交界面处就形成了PN结（简称为结）。
当P型区和N型区相接触时，一些空穴就从P型区扩散到N型区中。
同样，一些电子也从N型中扩散到P型区中。
扩散的结果是在N型区和P型区的交界面处的两侧形成了带正、负电荷的区域，称为空间电荷区。
在空间电荷区内由于存在正负离子将形成电场，这个电场称为自建电场，电场的方向从N型区指向P型区。
集成电路布图设计争议申请答辩书
集成电路布图设计争议申请答辩书尊敬的XXX先生/女士：我作为申辩方，针对您的集成电路布图设计争议申请，特作出如下答辩：一、事实回顾根据您的申请内容，我们了解到您对我们公司所提供的集成电路布图设计存在争议，并要求对此展开进一步讨论。
在回顾事实的过程中，我们发现以下关键点：1. 您指控我们公司未经授权使用了您的布图设计。
2. 您声称我们的行为侵犯了您的知识产权，并造成了经济损失。
3. 您要求我们立即停止使用和销售涉及该布图设计的产品，并向您支付赔偿。
在接下来的答辩中，我们将按照合同和法律规定，针对您的上述指控进行逐一回应。
二、对布图设计使用许可权的合法性分析根据我们之间签订的协议，您在某合同中授予了我们公司使用您提供的布图设计的权利。
该协议对布图设计的使用范围、期限等进行了明确规定，并且依法成立有效。
我们公司始终遵守合同法和知识产权法相关规定，依法合法使用您的布图设计。
在使用过程中，未超出合同约定的范围，也未违反其他任何法律法规。
同时，我们为了保护您的利益，对布图设计进行了保密处理，并未泄露给其他未经授权的第三方。
三、对侵权指控的回应您指控我们公司未经授权使用了您的布图设计，并声称我们的行为构成了对您的知识产权的侵犯。
针对此指控，我们提出如下回应：1. 我们公司使用布图设计的行为是在您的授权范围内进行的，并未侵犯您的知识产权。
2. 我们没有对布图设计进行任何形式的修改、复制、销售等超过合同授权范围的行为。
3. 在使用布图设计时，我们充分尊重并遵守了相关的法律法规和行业规范，不存在恶意侵权行为。
四、争议解决建议为了解决此次争议，我们提出以下解决建议，希望能得到您的认可：1. 双方共同聘请专业的第三方机构对布图设计的真实性、使用情况等进行评估和调查，以达到客观公正的结论。
2. 如果评估结果证明我们公司确实存在侵权行为，我们愿意按照相关法律法规赔偿您的经济损失，并立即停止使用和销售涉及该布图设计的产品。
3. 如果评估结果证明我们公司并未侵犯您的知识产权，并且您的指控是错误的，我们希望您能意识到我们的诚实和合法经营，并撤回您对我们的指控。
半导体三极管分为答辩29页PPT
39、没有不老的誓言，没有不变的承 诺，踏 上旅途 ，义无 反顾。 40、对时间的价值没有没有深切认识 的人， 决不会 坚韧勤 勉。
31、只有永远躺在泥坑里的人，才不会再掉进坑里。——黑格尔 32、希望的灯一旦熄灭，生活刹那间变成了一片黑暗。——普列姆昌德 33、希望是人生的乳母。——科策布 34、形成天才的决定因素应该是勤奋。——郭沫若 35、学到很多东西的诀窍，就是一下子不要学很多。——洛克
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、第一次光刻——N+隐埋层扩散孔光刻
SiO2 N+-BL
高：结电容小、BVCBO高、后续处 理时下推小；
1、电阻率： （ρ epi）
低：集电极串联电阻rCS小、VCES 小
2工、艺掩水模平版所设决计定：的典线型宽T及TL每电个路元制件作的需2、参要厚数6度次设T光e计pi 刻相，应所的以掩需模要图6形块。掩模版，根据
•TTL电路：BVCBO低，要求rCS小、VCES小，所以
N+隐埋层 一个完整的NPN晶体管
典型三结四层结构NPN晶体管剖面图
P+
N-
N-
•典型PN结隔离的掺金TTL电路工序
衬底制备 隔离扩散 再氧化 再分布及氧化 接触孔光刻
裂片 压焊
一次 氧化 隔离光刻 基区光刻 发射区扩散 铝淀积
中测 封装
隐埋层光刻 热氧化 基区扩散背面 掺金 反刻铝 Nhomakorabea压焊块光刻
隐埋层扩散 外延淀积 再分布及氧化 发射区光刻
P-SUB
N+-BL
• 外延层淀积（利用外延炉，生长N型外延层）
SiO2
SiO2 N-epi
N+-BL
N+-BL
P-SUB
2、第二次光刻——P+隔离扩散孔光刻
SiO2
P+
N+-BL
P-SUB
N-epi N+-BL
• 隔离井
P+扩散
基区扩散电阻
基区
3、第三次光刻——P型基区扩散孔光刻
电阻衬底高电位端 e c
第一章 集成电路基本制造工艺
•双极器件和MOS器件
§1 .1 双极集成电路的基本制造工艺
按隔离工艺分类
制作电隔离区
PN节隔离 全介质隔离
PN结-介质混合隔离
元器件自然隔离
I2L电路
线性/ECL、 TTL/DTL、 STTL电路等
•典型数字集成电路中NPN晶体管结构
N+层 P型层 N-外延层
NPN晶体管符号 N-外延层
铝合金 淀积钝化层
•设计内容：
1、材料及参数选择
1、PN结隔离电路一般选用P型硅
2、电阻率ρ ≈10Ω •cm
衬底
3、选1用、（杂1质11固）溶晶度向大，，稍降偏低离集2º电到极5º串联电阻
2、高温时在硅中的扩散系数小，减小外
隐埋层杂质 延时上推
3、与硅衬底晶格匹配好，减小应力
外延层
（理想的埋层杂质是As）
R引出线
be c
4、 第四次光刻——N+发射区和引线接触区光刻 4、 第五次光刻——引线接触孔光刻
6、第六次光刻——金属化内连线光刻
•读复合版图 学习IC设计，必须学会读IC的复合版图