实验一：运算器实验
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器（74LS181）。
2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。
ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。
计算机组成原理实验1-运算器
《计算机组成原理》实验报告实验一运算器实验一、实验目的1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验1、按图1－7接线图接线：连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
图1－1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数：1）拨动清零开关CLR，使其指示灯。
再拨动CLR，使其指示灯亮。
置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。
4）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。
计算机组成原理全部实验
一、实验目的
1．掌握简单运算器的数据传输方式。
3、P0K、P1K、P2K都置成系统方式；
4、信号连接线必须一一对应连接好。即在实验机左上方的信号接口与实验机右下方的信号接口分别一一对应连接。
左上方右下方
地址指针―――――――――――地址指针
地址总线―――――――――――地址总线〔在实验机右侧中部〕
数据总线―――――――――――数据总线〔在实验机右侧中部〕
运算暂存器DR1―――――――――运算暂存器DR1
运算暂存器DR2―――――――――运算暂存器DR2
微地址―――――――――――――微地址
检查完毕可以通电；
注意事项：
1、电脑屏幕上所有的按钮与实验机上的按钮完全对应。
2、在做实验时，要保证总线不发生冲突。即对总线操作时只有一个操作状态有效。
3、运算器、存储器、数据通路，三个实验按操作步骤操作即可
实验前把TJ，DP对应的逻辑开关置成11状态〔高电平输出〕，并预置以下逻辑电平状态：/ALU－BUS＝1，/PC－BUS＝1，R0－BUS＝1，R1－BUS＝1，R2－BUS＝1时序发生器处于单拍输出状态，实验是在单步状态下进行DR1，DR2的数据写入及运算，以便能清楚地看见每一步的运算过程。
实验步骤按表1进行。实验时，对表中的逻辑开关进行操作置1或清0，在对DR1，DR2存数据时，按单次脉冲P0〔产生单拍T4信号〕。表1中带X的为随机状态，无论是高电平还是低电平，它都不影响运算器的运算操作。总线D7－D0上接电平指示灯，显示参与运算的数据结果。简单运算器的数据传送通路。
实验一 运算器实验(接线参考)
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10内部）等组成。
电路图见图1-1(a)、1-1(b)。
图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
计算机原理实验一 运算器实验 操作步骤[精品文档]
![计算机原理实验一 运算器实验 操作步骤[精品文档]](https://img.taocdn.com/s3/m/1acc4948af45b307e9719708.png)
1.1 基本运算器实验1.1.1 实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.1.2 实验设备PC机一台，TD-CMA实验系统一套。
1.1.3 实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。
ALU中所有模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
(3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD实现。
ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除T4和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
实验一：脱机运算器实验
实验一 脱机运算器实验一、实验目的1、深入了解位片结构运算器AM2901的功能与用法；2、学习4片AM2901组成一个16位运算器的级连方式，深化运算器部件的组成、设计、控制和使用等方面的知识。
二、实验原理运算器是计算机中执行各种算术和逻辑运算操作的部件。
运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑运算，以及传送、移位、比较等操作。
运算器的组成除了ALU 单元外，还包括必要的寄存器和移位器等部件。
寄存器用于存放操作数和运算结果，以节省访问存储器的时间；移位器实现数据的移位功能，以扩展ALU 的运算功能，增加数据传送的灵活性。
AM2901是一个4位的位片结构运算器，主要由ALU 、输入多路选择器、输出选择器、寄存器组和移位器等组成，如图1-1所示。
图1-1 AM2901芯片的内部组成结构1）算术逻辑ALUALU 为4位算术逻辑单元，共有8种运算功能，由输入端I 5I 4I 3的编码值决定执行哪一种功能。
2）通用寄存器组AM2901内部有一个通用寄存器组，共有16个4位的寄存器。
寄存器组有A 和B 两个端口，其中端口A 只有读出数据功能，端口B 具有读出和写入两种功能。
即数据可以从A 口和B 口输出，但只能从B 口输入。
3）Q 寄存器Q 寄存器位4位，在乘除运算中可用来存放乘数或商，故又称为乘商寄存器。
Q 寄存器本身具有移位功能，可对数据进行左移一位或右移一位的处理。
4）ALU 输入多路选择器AM2901具有两个输入多路选择器R 和S ，为ALU 提供两个操作数。
R 可选择来自数据线的数据D （来自外部）或寄存器组端口A 的数据；S 可从寄存器组端口A 、B 和Q 寄存器3个来源选取数据。
两个操作数的组合由控制信号I 2I 1I 0的编码确定。
5）移位器4位，用于对ALU 的输出实现直送、左移或右移处理。
6）输出选择器选择AM2901输出数据Y 的来源。
输出数据Y 有两个来源：一个是ALU 的运算结果F ，另一个是直接来自寄存器组端口A 。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
计算机组成原理—运算器实验
计算机组成原理实验报告实验一运算器实验一、实验目的1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器（74LS181）及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。
三、实验原理实验中所用的运算器原理如下图（初略图）。
其中运算器由两片74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线连接，运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入已连接到数据总线，数据开关（INPUT UNIT）已和数据总线连接，用来显示数据总线内容。
本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）连接，数据总线、时序电路（TIME UNIT）产生的脉冲信号（他-听）、P(1)、P(2)、P(3)本实验装置已连接，（CLK UNIT）必须选择一档合适的时钟，其余均为电平控制信号（HC-UNIT）。
进行实验时，首先按动位于本实验装置右中侧的复位按钮，使系统进入初始待命状态，在LED显示器闪动出现“P”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态，在该状态下按动单步命令建，即可获得实验所需的单脉冲信号，而各电平控制信号位于LED显示器左方的K25-K0二进制数据开关来模拟。
注意：在进行手动实验时，必须先预置开关点电平：/Load=1,/CE=1,其余开关控制信号电平均置为0。
四、实验连接1、八位运算器控制信号连接：位于实验装置左上方的控制信号（CTR-INUNIT）中的（S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B）与位于实验装置右中方的（CTR-IN UNIT）、左下方INPUT-UNIT中的（/SW-B）右上方CTR-IN (/ALU-B)作对应连接，实验装置中上方信号Cn+4与Cn+4I相连。
实验一 运算器实验
实验一 运算器实验
实验目的、器材和内容
一、实验目的 ① 掌握16位串/并运算器的工作原理及设计方法。 ② 掌握4位函数发生器74LS181、 先行进位发生器74LS182 以及多功能8位移位寄存器74198的工作原理和使用方法。 二、实验器材 FD-CES-B实验仪一台，FD-CES-B运算器实验板一块，示波器 一台。 三、实验内容 ① 用四片4位并行算术逻辑单元74181、一片先行进位发生 器74182、两片74198及两片74377等，组装一个组间串行/ 并行进位可变的16位运算器。 ② 验证集成电路74181、74198的功能。 ③ 分别测试16位运算器组间串行进位和组间并行进位情况 下的延迟时间。
四、实验原理
四、实验原理（续）
实验原理图
见单独的幻灯片
五、验证
五、验证（续）
五、验证（续）
在实验箱上各开关的作用： K0～K7：数据低8位，K16～K23：数据高8位 K8、K9：用来将结果从74181传送到74198（K8、K9 必须和单脉冲开关S2一起使用）
K10：M，控制选择算术或逻辑运算 K11：CN，算术运算时来自低位的进位 K12～K15：S0～S3，选择16个状态中的一个
六、验证举例
例1：F=A加B （设A=2，B=3）（注：F=A加 B是算术加，F=A+B是逻辑加） ① 设置第一个数据：利用逻辑运算F=B
六、验证举例（续）
六、验证举例（续）
七、延迟时间波形
串行
并行
计算机组成原理实验报告说明
实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理；2、了解4位函数运算器74LS181的组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；3、验证带进位控制的运算器功能。
二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。
三、工作原理：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
四、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。
五、实验步骤1、按照实验指导说明书连接硬件系统；2、启动实验软件，打开实验课题菜单，选中实验课题打开实验课题参数对话窗口：1)、在数据总线上输入有效数据，按"Ldr1"，数据送入暂存器1；2)、在数据总线上输入有效数据，按"Ldr2"，数据送入暂存器2；3)、在S3...Ar上输入有效数据组合，按"ALU功能选择端"，运算器按规定进行运算，运算结果送入数据缓冲器；4)、按"ALU_G"，运算结果送入数据总线。
5)、执行完后，按"回放"，可对已执行的过程回看。
6)、回放结束后，按"继续"（继续按钮在点击回放后出现），进行下次数据输入。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
实验一 运算器实验
连接，应如何修改实验电路的设计？
实验一运算器实验设计一个多项式运算器一元多项式运算器运算器运算器的主要功能是四则运算器运算器的组成部分运算器的发展历程浮点运算器
计算机组成原理实验课件
陆遥
实验一 运算器实验
一、实验目的
掌握以多功能ALU 74181为核心的简单运算器 的数据通路、工作原理及操作控制方法。
二、实验任务及要求
1.
完成简单运算器的数据通路连接。
实验基本步骤如下：
⑴ 完成实验电路的连接；
⑵ 分别将A、B两个运算数据送入DR1和 DR2缓冲寄存器； ⑶ 控制ALU进行所需的运算； ⑷ 将运算结果打入累加寄存器，并输出显
示运算结果。
四、实验报告内容及要求
1.
2.
实验目的
ቤተ መጻሕፍቲ ባይዱ实验设备
3.
4.
实验原理
实验任务及详细实验过程描述
5.
实验思考：如果将ALU的输入和输出都连接在
74244（三态门）
OE 74374（DR2） ≥1 D2CK EDR2
运算器实验电路
控制信号说明： ⑴ EDR1和EDR2是DR1和DR2的输入允许信号，低电平 有效。 ⑵ D1CK和D2CK是DR1和DR2的打入脉冲。 ⑶ ALU-O是ALU的输出控制信号，低电平有效。 ⑷ CCK是算术运算时，最高进位的锁存脉冲。 ⑸ X0和X1是累加寄存器的工作模式选择信号，X0=X1=1 时，累加器为输入模式。 ⑹ ERA是累加器的选通信号，低电平有效。 ⑺ RACK是累加器的工作脉冲。 ⑻ RA-O是累加器的输出控制信号，低电平有效。 ⑼ STOP是停机控制信号，高电平为停机状态，低电平为 运行状态。
计算机组成原理 -实验一运算器组成实验_
三．实验内容
验证74LS181的算术运算和逻辑运算功能（采 用正逻辑）
改变运算器的功能设置，观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下，改变运算器的功
能设置，观察运算器的输出，填入下表中，并和理论分 析进行比较、验证。 例如：置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算；
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮，则开始编译。如果编译正确，则生成可下载的文 件JEDEC File，即使出现警告提示，也表示已成功生成了可 下载文件。如果提示错误，则需要修改程序，然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的，硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习，这里以硬件描述语言进行 编程，描写器件功能，下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源，进入windows系统，安装上述 ispDesignEXPERT软件，安装完成后，桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三．实验内容
图中已将用户需要连接的控制信号用圆圈标明（其 他实验相同，不再说明），其中除T4为脉冲信号， 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端，因此， 在进行实验时，只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端，按动微 动开关，即可获得实验所需的单脉冲，而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟，其中Cn、ALU-B、SW-B为 低电平有效，LDDR1、LDDR2为高电平有效。
计算机组成原理-运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。
首先安排基本运算器实验，了解运算器的基本结构。
1.1实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。
1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。
为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。
5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。
另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。
“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。
滑动开关根据他们的位置产生固定的高或低信号输入。
16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。
不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。
控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。
8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。
如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。
实验一运算器部件实验1
实验一运算器部件实验一．实验类型设计型实验二．实验目的1.掌握4 位算术逻辑单元74181，先行进位发生器74182的工作原理和使用方法。
2.掌握16 位串/并运算器的工作原理及设计方法。
三、实验要求1．用四片4 位并行算术逻辑运算单元74181、一片先行进位发生电路74182，组装一个组间进位并行/串行可变的16 位运算器（每组四位）。
2．验证集成电路74181、74182 的功能。
3．分别测试16 位运算器组间串行进位和并行进位情况下的最大进位延迟时间。
四、实验芯片介绍1．74181芯片2．74182芯片四、实验原理1．实现CLA电路的芯片设计CLA电路的主要功能是接收BCLA加法器的Gi和Pi以及初始进位信号Cin,从而同时产生各BCLA加法器的低位进位信号(C4、C8、C12)。
假设4片BCLA加法器的先行进为输出依次是P1G1、P2G2、P3G3、P4G4,那么：Cn+x=G1+P1Cin,Cn+y=G2+P2Cn+x=G2+G1P2+P1P2Cin,Cn+z=G3+P3Cn+y=G3+G2P3+G1P2P3+P1P2P3Cin,Cn+4=G4+P4Cn+z=G4+G3P4+G2P3P4+G1P2P3P4+P1P2P3P4Cin.现令P*=P1P2P3P4,G*=G4+G3P4+G2P3P4+G1P2P3P4,则Cn+4=G*+P*Cin.根据上述一系列进位产生公式,可以在Multisim 2001利用TTL工具箱中74系列提供的工具创建CLA电路,实现图如图2所示。
图2 先行进位逻辑电路仿真图其中,具有两个输入端的与门、或非门都是TTL工具箱中74系列提供的工具, 而具有3个输入端和4个输入端的与门、或非门的实现方法有多种,可由学生发挥自身创造力,自己提出解决方案。
此处是使用Multisim 2001中对已有元器件的编辑功能实现的,从双输入的与门和或非门编辑改造而来。
要对上述CLA电路进行封装,以便其可以作为一个芯片模块使用。
运算器组成实验一
湖南科技学院电子与信息工程学院实验报告课程名称：姓名：学号：专业：班级：指导老师：实验一运算器组成实验一、实验目的及要求1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验任务1．根据以下实验电路图，将运算器模块与实验台操作板上的线路进行连接。
由于运算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算器模块的外部连线。
注意：为了建立清楚的整机概念，培养严谨的科研能力，手工连线是绝对必要的。
S3S2S1S0M图1 运算器实验电路2．用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数（假定令R0=11H，R1=22H，R2=33H，R3=44H）。
然后读出R0—R3的内容，在数据总线DBUS上显示出来。
3．验证74181ALU的正逻辑算术、逻辑运算功能。
三、实验主要仪器设备1.TEC-5计算机组成实验系统1台2.逻辑测试笔一支（在TEC-5实验台上）四、实验步骤和实验结果记录1.将任务2和任务3操作所需控制信号，进行对应电平开关的连接。
2.实验任务2的操作步骤及结果记录。
（1）按步骤1（1）中表格内容连好信号线。
并置DP=1，DB=0（指定为单步执行）。
（2）打开电源。
（3）拨动电平开关K0到K6以设置控制信号的取值，分别将11H、22H、33H、44H写入R0、R1、R2、R3中。
其中，将11H写入到R0的过程中，开关K0到K6的取值为：将22H写入到R1的过程中，开关K0到K6的取值为：同时，置SW7－SW0值为22H，按下QD按钮，将22H写入R1。
同时，置SW7－SW0值为33H，按下QD按钮，将33H写入R2。
同时，置SW7－SW0值为44H，按下QD按钮，将44H写入R3。
（4）拨动电平开关K0到K6以设置控制信号的取值，再将R0、R1、R2、R3中通过B 端口读出显示到DBUS总线上。
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是 CPU 的重要组成部分，各类计算机的运算 器结构可能有所不同，但是他们的最基本的结构中必须有算术 /逻辑运算单元、数据缓冲 寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、 实验目的1、 了解算术逻辑运算器（74LS181 ）的组成和功能。
2、 掌握基本算术和逻辑运算的实现方法。
二、 实验内容运用算术逻辑运算器 74LS181进行有符号数/无符号数的算术运算和逻辑运算。
三、 实验元器件1、 算术逻辑运算器（74LS181 ）。
2、 三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、 二进制拨码开关 SW-SPDT四、 实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图1.1所示：输入和输出单元跟上述实验相同： 缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门 74LS245和数据总线BUS 相连，在控制开关 SW_BUS 处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成 8位字长的算术/逻辑运算单元（ALU ）： ALU_L4B 的进位输出端 CN+4与ALU_H4B 的进位输入端 CN 相连，使低 4位运算产生的进位送进高 4位运算中。
其中ALU_L4B 为低4位运算芯片，参与低四位 数据运算，ALU H4B 为高4位运算芯片，参与高四位数据运算。
ALU L4B的进位输入NJUJL4aIH4I 鼻 Itokt端CN 通过三态门连接到二进制开关 CN ，控制运算器仅为，ALU_H4B 的进位输出端CN+4 经过反相器74LS04，通过三态门接到溢出标志位 CF 指示灯（CF=1，即ALU 运算结果 溢出）。
ALU 除了溢出标志位 CF 夕卜，还有两个标志位：零标志位 ZF （ ZF=1，即ALU 运算 结果为0, ZF 对应发光二极管点亮）和符号标志位 SF （ SF=1，即运算结果为负数；SF=0 即运算结果为正数或 0对应发光二极管点亮）。
《计算机组成原理》实验教学教案.doc
实验一运算器实验一、实验目的：（1）结合学过的有关运算器的基本知识，掌握运算器的基木组成、工作原理。
特别是了解算术逻辑运算单元ALU的工作原理；（2）验证多功能算术单元74181、74182的运算功能;（3）熟悉掌握木实验中运算器的数据传输通路。
二、实验要求（1）预习74181、74182的工作原理及逻辑关系；（2）测量数据要求准确；（3）写出实验报告。
三、实验内容1、实验原理实验屮的运算器由两片74LS181以并/串形成8位字长的ALU构成。
运算器的输出经过一个三态门74LS245到ALUO1插座，实验时用8芯排线和内部数据总线BUSDO〜D7插座BUS 1-6中的任一个相连，内部数据总线通过LZDO〜LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273锁存，两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXDO〜D7插座EXJ1〜EXJ3中的任一个；参与运算的数据来自于8位数据开关KD0~KD7,并经过一三态门74LS245直接连至外部数据总线EXDO〜EXD7, 通过数据开关输入的数据由LDO〜LD7显示。
算术逻辑运算功能发生器74LS181的功能控制信号S3、S2、SI、SO、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2, 以手动方式用二进制开关S3、S2、SO、CN、M来模拟74LS181的功能控制信号S3、S2、SI、SO、CN、M；其他电平控制信号也由二进制开关来模拟。
2、实验接线本实验主要用到4个主要模块：（1）低8位运算器模块；（2）数据输入并显示模块；（3）数据总线显示模块；（4）功能开关模块。
根据实验原理详细接线如下：(1)ALUBUS 连EXJ3；(2)ALUO1 连BUSI；(3)SJ2 连UJ2；(4)跳线器J23 ± T4连SD；(5)LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);(6)AR跳线器拨在左边，同时开关AR拨在T”电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理》
实验报告实验一：运算器实验
学院：
专业：
班级学号：
学生姓名：
实验日期：
指导老师：
成绩评定：
计算机学院计算机组成原理实验室
实验一
一、实验名称：运算器实验
二、实验目的：
1、掌握运算器的组成及工作原理；
2、熟悉ALU执行算术运算与逻辑运算的具体实现过程；
3、掌握ALU 算术与逻辑运算的控制方法
三、实验内容：
1、两8位操作数的算术运算及进位影响
2、两8位操作数的逻辑运算及进位影响
3、不同控制组合下的算术与逻辑运算的输出结果
四、实验设备：
EL-JY-II型计算机原理实验系统
五、实验步骤：
1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线；
2、系统上电，拨动清零开关，系统清零；
3、从数据输入开关电路输入第一个8位数据，开放数据总线，使数据进入暂存寄存器A；
4、从数据输入开关电路输入第二个8位数据，开放数据总线，使数据进入暂存寄存器B；
5、关闭数据输入开关，开启ALU输出，检查两个8位数据正确与否，有错通过步骤3改正；
6、拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果；
7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成；
8、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。
六、实验结果
整个实验记录的实验结果如下：
七、分析讨论
S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或、移位等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和移位处理功能。
灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如通过移位运算可以实现数据的乘2（左移一位）和除2运算（右移一位），此外选择S3S2S1S0=0000或S3S2S1S0=0001将操作数A 或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。
本次实验通过算术加法运算观察到对进位位FC和零标志FZ的影响，和手工验算的结果一致。
实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开）与数据总线隔离；公共性是总线的最根本的属性，所有传输的数据都通过共享数据线分时完成的，何时完成靠控制信号来区分，如输入的两个8位数据就是通过数据总线分两次（分时）传送的。
（不少于100字）
八、心得体会
这是计算机组成原理的第一个实验，虽然还有点陌生，但基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区，学会何时操作各种开关、按键。
最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的。
（蓝色字部分学生根据具体实验的实验指导书及实验内容和过程自己填写）。