北京邮电大学计算机组成原理(第四版)自测试题库_试卷九
北京邮电大学计算机组成原理(第四版)自测试题库_试卷一
本科生期末试卷（一）一、选择题（每小题2分，共30分）1从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（）计算机。
A 并行B 冯·诺依曼C 智能D 串行2某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（）。
A -(231-1)B -(230-1)C -(231+1)D -(230+1)3以下有关运算器的描述，（）是正确的。
A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM是指（）。
A 读写存储器B 只读存储器C 闪速存储器D 电擦除可编程只读存储器5常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。
A cache-主存B 主存-辅存C cache-辅存D 通用寄存器-cache6 RISC访内指令中，操作数的物理位置一般安排在（）。
A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器7当前的CPU由（）组成。
A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存8流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU 的吞吐能力是（）。
A 具备同等水平B 不具备同等水平C 小于前者D 大于前者9在集中式总线仲裁中，（）方式响应时间最快。
A 独立请求B 计数器定时查询C 菊花链10 CPU中跟踪指令后继地址的寄存器是（）。
A 地址寄存器B 指令计数器C 程序计数器D 指令寄存器11从信息流的传输速度来看，（）系统工作效率最低。
A 单总线B 双总线C 三总线D 多总线12单级中断系统中，CPU一旦响应中断，立即关闭（）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许B 中断请求C 中断屏蔽D DMA请求13安腾处理机的典型指令格式为（）位。
A 32位B 64位C 41位D 48位14下面操作中应该由特权指令完成的是（）。
计算机组成原理(四版)本科生试题库整理附答案
29 设由S ，E ，M 三个域组成的一个32位二进制字所表示的非零规格化数x ，真值表示为 x ＝(-1)s ×(1.M)×2E-127 问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？解：（１）最大正数 （２）最小正数011 111 111 111 111 111 111 111 111 11111X = [1+(1-2-23)]×2127（３）最小负数１111 111 11 111 111 111 111 111 111 111 11X== -[1+(1-2-23)]×212730 画出单级中断处理过程流程图（含指令周期）。
9 图2所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器（具有自增功能），M 为主存（受R/W#信号控制），AR 为地址寄存器，DR 为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号G 控制的是一个门电路。
另外，线上标注有小圈表示有控制信号，例中y i 表示y 寄存器的输入控制信号，R 1o 为寄存器R 1的输出控制信号，未标字符的线15 图1为某机运算器框图，BUS 1～BUS 3为3条总线，期于信号如a 、h 、LDR 0～LDR 3、S 0～S 3等均为电位或脉冲控制信号。
3位 3位 5位 4位 3位 2位X目的操作数 源操作数 运算操作 移动操作 直接控制 判别 下址字段000 000 000 000 000 000 000 000 000 00000 X =1.0×2-128 （４）最大负数１00 000 000 000 000 000 000 000 000 000 00 X=-1.0×2-128××× ××× ××××× ×××× ××× ××编码表如下：目的操作数字段源操作数字段运算操作字段移位门字段直接控制字段001 a, LDR0010 b, LDR1011 c, LDR2100 d, LDR3001 e010 f011 g100 hMS0S1S2S3L, R,S, Ni, j,+120 某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。
计算机组成原理期末试卷及答案(1-6套)
本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A +（1 – 2-32）B +（1 – 2-31）C 2-32D 2-313．算术/ 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4．存储单元是指______。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5．相联存贮器是按______进行寻址的存贮器。
A 地址方式B 堆栈方式C 容指定方式D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器容加上形式地址（位移量）B 堆栈指示器容加上形式地址（位移量）C 变址寄存器容加上形式地址（位移量）D 程序记数器容加上形式地址（位移量）7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区。
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。
A.80K，2B.96K，2C.160K，5 C.192K，53、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.55、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。
A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数6、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。
A.132MB/sB.264MB/sC.528MB/sD.1056MB/s8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、在中断周期，CPU主要完成以下工作（）。
计算机组成原理 期末考试题库 试卷4套
计算机组成原理试卷１一、选择题（共20分，每题1分）1．CPU响应中断的时间是______。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
2．下列说法中______是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是______。
A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由______两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含______。
A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。
8．计算机操作的最小单位时间是______。
A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是______。
A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。
10．下列描述中______是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。
11．总线通信中的同步控制是______。
A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。
《计算机组成原理》第四版练习题
2、设某计算机为32位的16M字主存，若按字编 设某计算机为32位的16M字主存， 32位的16M字主存 其地址码多少位？若按字节编址， 址，其地址码多少位？若按字节编址，其地 址码又为多少位？ 址码又为多少位？ 解：按字编址，1字一个地址，224=16M， 字一个地址， 编址， 字一个地址 ， 因此，地址码应为 位 因此，地址码应为24位； 字节编址， 编址 × 按字节编址，16MW = (16M×4)B = 226B 因此，地址码应为 位 因此，地址码应为23位；
采用相对寻址， 解：(6) 采用相对寻址，操作数的有效地址 中的内容与指令中的位移量D之和 为PC中的内容与指令中的位移量 之和， 中的内容与指令中的位移量 之和， 即 EA=(PC)+D=4000H-2000H=2000H， ， 操作数S=(2000H)=3000H 操作数
习题二： 习题二： 1. 某机主存容量为 ×16，且存储字长等 某机主存容量为4M× ， 于指令字长，若该机指令系统可完成 于指令字长，若该机指令系统可完成108 种操作，操作码位数固定，且具有直接、 种操作，操作码位数固定，且具有直接、 间接、变址、基址、相对、立即等六种寻 间接、变址、基址、相对、 址方式，试回答： 址方式，试回答： （1）画出一地址指令格式，并指出各字段 ）画出一地址指令格式， 的作用； 的作用；
3、某计算机字长为16位，主存容量为64K字， 某计算机字长为16位 主存容量为64K字 16 64K 采用单字长单地址指令，共有50条指令。若 50条指令 采用单字长单地址指令，共有50条指令。以 有的指令设置了专门的寻址方式字段， 有的指令设置了专门的寻址方式字段， 有直接寻址、间接寻址、变址寻址、 有直接寻址、间接寻址、变址寻址、相对寻 说明采用何种寻址方式， 说明采用何种寻址方式，有的指令则通过 操作码的含义， 试设计其指令格式。 种寻址方式， 址操作码的含义，隐含约定采用何种寻址方式 4种寻址方式 试设计其指令格式。 解：单字长指令：指令长度为16位 单字长指令：指令长度为 位 50条指令，25 < 50 < 26，操作码 位 条指令， 操作码6位 条指令 4种寻址方式，22 = 4，寻址方式 位 种寻址方式， 种寻址方式 ，寻址方式2位 16-6-2=8，单地址，地址码8位 ，单地址，地址码 位
计算机组成原理 第四版课后习题答案(完整版)
第一章1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
3．数字计算机有那些主要应用？（略）4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。
A.1MBB.4MBC.8MBD.32MB2、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。
A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性D.时间局部性和空间局部性皆无3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.56、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、下列操作中，不属于“中断隐指令”所完成的是（）。
北邮考研计算机组成原理专业课试卷4
研究生入学试卷三一.填空题（每小题3分，共18分）。
1.直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的A.___编码，汉字B.___,C. ___码等三种不同用途的编码。
2.多个用户共享主存时，系统应提供A.___。
通常采用的方法是B.___保护和C.___保护，并用硬件来实现。
3.多媒体CPU是带有A.___技术的处理器，它是一种B._______技术，特别适用于C.___处理。
4.衡量总线性能的重要指标是 A.___，它定义为总线本身所能达到的最高 B.___速率。
PCI总线的总线带宽可达C.___。
5.光盘是多媒体计算机不可缺少的外存设备。
按读写性质分，光盘有A.___,B. ___,C.___型三类光盘。
6.DMA技术的出现，使得A.___可以通过B.___直接访问C.___,同时，CPU可以继续执行程序。
二.（10分）设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化数x,其表示为x = (-1)S×(1.M)×2E-128问：它所能表示的规格化的最大正数，最小正数，最大负数，最小负数是多少？三．（11分）。
设X=X×2Xe ,Y=Y m×2Yem(1)写出浮点数四则运算的基本公式；（2）画出浮点运算器的逻辑结构图，并简要说明。
四．（10分）CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns.求：（1）cache/主存系统的效率。
（2）平均访问时间。
五．（10分）一台处理机具有如下指令格式２位６位３位３位X OP 源寄存器目标寄存器地址格式表明有８位通用寄存器（长度１６位），X指定寻址模式，主存实际容量为２５６k 字。
（１）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？（２）假设X=11时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。
北京邮电大学计算机组成原理(第四版)自测试题库_试卷十
本科生期末试卷（十）一、选择题（每小题2分，共30分）1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（）。
A +(263-1)B +(264-1)C -(263-1)D -(264-1)2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3存储单元是指（）。
A 存放1个二进制信息位的存储元B 存放1个机器字的所有存储元集合C 存放1个字节的所有存储元集合D 存放2个字节的所有存储元集合4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。
A 0—1MB 0—512KBC 0—56KD 0—256KB5用于对某个寄存器中操作数的寻址方式为（）。
A 直接B 间接C 寄存器直接D 寄存器间接6程序控制类的指令功能是（）。
A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I/O设备之间的数据传送D 改变程序执行的顺序7指令周期是指（）。
A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一条指令加上执行一条指令的时间D 时钟周期时间8描述当代流行总线结构中基本概念不正确的句子是（）。
A 当代流行的总线不是标准总线B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连C 系统中允许有一个这样的CPU模块9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。
A 256位B 16位C 8位D 7位10发生中断请求的条件是（）。
A 一条指令执行结束B 一次I/O操作结束C 机器内部发生故障D 一次DMA操作结束11中断向量地址是（）。
A 子程序入口地址B 中断服务程序入口地址C 中断服务程序入口地址指示器D 例行程序入口地址12 IEEE1394所以能实现数据传送的实时性，是因为（）。
【北邮本科课件 计算机组成原理】(2009—2012年)全国计算机统考之计算机组成原理试题及解析
硕士研究生入学考试初试专业课资料计算机专业考研统考真题——计算机组成原理部分（2009-2012 年）2009年计算机统考——计算机组成原理部分 (2)2009年计算机统考——计算机组成原理部分解析 (7)2010年计算机统考——计算机组成原理部分 (12)2010年计算机统考——计算机组成原理部分解析 (18)2011年计算机统考——计算机组成原理部分 (23)2011年计算机统考——计算机组成原理部分解析 (28)2012年计算机统考——计算机组成原理部分 (31)2012年计算机统考——计算机组成原理部分解析 (37)2009年计算机统考——计算机组成原理部分一、单项选择题：每小题2 分。
11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是。
A．指令操作码的译码结果B．指令和数据的寻址方式C．指令周期的不同阶段D．指令和数据所在的存储单元12．一个C 语言程序在一台32 位机器上运行。
程序中定义了三个变量x、y 和z，其中x 和z 为int 型，y 为short 型。
当x=127，y=-9 时，执行赋值语句z=x+y 后，x、y 和z 的值分别是。
A．x=0000007FH，y=FFF9H，z=00000076H B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z=00000076H13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5 位和7 位（均含2 位符号位）。
若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y 的最终结果是。
A．00111 1100010 B．00111 0100010C．01000 0010001 D．发生溢出14．某计算机的Cache 共有16 块，采用2 路组相联映射方式（即每组2 块）。
国家开放大学电大《计算机组成原理》题库
逻辑运算中的“逻辑加”是指。
（）与运算或运算非运算异或运算答案：在控制器中，部件能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址。
指令指针IP地址寄存器R指令寄存器IR程序计数器P答案：已知[X]原=010100，[X]反= 。
（）010100001011101011101100答案：相对寻址方式中，若指令中地址码为X，则操作数地址为_______。
（）X(P)+X基地址+X变址寄存器内容+X答案：和辅助存储器相比，主存储器的特点是。
（）容量小，速度快，成本高容量小，速度快，成本低容量小，速度慢，成本高容量大，速度快，成本高答案：指令执行时无需访问内存寻找操作数的寻址方式是_______。
（）直接寻址方式间接寻址方式变址寻址方式立即数寻址方式答案：下列说法的是。
（）采用双符号位补码进行加减运算可以避免溢出只有定点数运算才有可能溢出，浮点数运算不会产生溢出只有将两个正数相加时才有可能产生溢出只有带符号位的运算才有可能产生溢出答案：在主存和PU之间增加he的目的是______。
（）扩大主存的容量增加PU中通用寄存器的数量解决PU和主存之间的速度匹配代替PU中的寄存器工作答案：输入输出指令的功能是。
（）进行算术运算和逻辑运算进行主存与PU之间的数据传送进行PU和I/O设备之间的数据传送改变程序执行的顺序答案：运算器的主要功能是进行。
（）逻辑运算算术运算逻辑运算和算术运算只作加法答案：指令流水线需要处理好3个方面问题。
结构相关、数据相关、控制相关结构相关、数据相关、逻辑相关结构相关、逻辑相关、控制相关逻辑相关、数据相关、控制相关答案：两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
（）会产生溢出也有可能产生溢出不一定会产生溢出一定不会产生溢出答案：控制器的功能是___ ____。
执行语言翻译向计算机各部件提供控制信号支持汇编程序完成数据运算答案：堆栈寻址的原则是。
（）先进先出后进后出后进先出随意进出答案：每一条指令的执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是。
计算机组成原理模拟试卷和答案
北京语言大学网络教育学院《计算机组成原理》模拟试卷一注意：1、试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2、请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3、本试卷满分100分，答题时间为90分钟。
4、本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、八位微型计算机中乘除法大多数用（）实现。
[A]软件；[B]硬件；[C]固件；[D]专用片子；2、在机器数（）中，零的表示是唯一的。
[A]原码；[B]补码；[C]移码；[D]反码；3、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。
[A]23；[B]25；[C]50；[D]19；4、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
[A]8M；[B]16MB；[C]16M；[D]8MB；5、采用虚拟存贮器的主要目的是（）。
[A] 提高主存贮器的存取速度；[B] 扩大主存贮器的存贮空间，并能进行自动管理和调度；[C] 提高外存贮器的存取速度；[D] 扩大外存贮器的存贮空间；6、算术右移指令执行的操作是（）。
[A] 符号位填0，并顺次右移1位，最低位移至进位标志位；[B] 符号位不变，并顺次右移1位，最低位移至进位标志位；[C] 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位；[D] 符号位填1，并顺次右移1位，最低位移至进位标志位；7、微程序控制器中，机器指令与微指令的关系是（）。
[A] 每一条机器指令由一条微指令来执行；[B] 每一条机器指令由一段用微指令编成的微程序来解释执行；[C] 一段机器指令组成的程序可由一条微指令来执行；[D] 一条微指令由若干条机器指令组成；8、CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是（）。
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB3、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-65、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
最新国家开放大学电大本科《计算机组成原理》期末试题标准题库及答案(试卷号：1254)
最新国家开放大学电大本科《计算机组成原理》期末试题标准题库及答案（试卷号：1254）考试说明：本人汇总了历年来该科的试题及答案，形成了一个完整的标准考试题库，对考生的复习和考试起着非常重要的作用，会给您节省大量的时间。
内容包含：选择题、判断题、简答题、计算题。
做考题时，利用本文档中的查找工具(Ctrl+F)，把考题中的关键字输到查找工具的查找内容框内，就可迅速查找到该题答案。
本文库还有其他网核、机考及教学考一体化试题答案，敬请查看。
《计算机组成原理》题库一一、选择题（每小题3分，共36分）6．变址寻址方式中，操作数的有效地址等于( )。
A．基址寄存器内容加上形式地址B．堆栈指示器内容加上形式地址C．变址寄存器内容加上形式地址D．程序计数器内容加上形式地址7．在控制器中，部件( )能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址。
A．指令指针IPB．地址寄存器ARC．指令寄存器IRD．程序计数器PC8．硬连线控制器中，使用( )来区别指令不同的执行步骤。
A．节拍发生器B．程序计数器C．指令寄存器D．控制信号形成部件9．RAM芯片串联的目的是，并联的目的是____。
( )A．增加存储器字长，提高存储器速度B．增加存储单元数量，增加存储器字长jC．提高存储器速度，增加存储单元数量D．降低存储器的平均价格，增加存储器字长10．在CPU与主存之间加入Cache，能够( )。
A．扩大主存容量B．提高存取速度C．既扩大主存容量又提高存取速度D．解决CPU和主存之间的速度匹配问题11．在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是由接口电路中的( )实现的。
A．锁存器B．移位寄存器C．数据寄存器D．状态寄存器12．CPU正在处理优先级低的一个中断的过程中又可以响应更高优先级中断的解决中断优先级别问题的办法被称为( )。
A．中断嵌套B．中断请求C．中断响应D-中断处理二、判断题（将判断结果填在括弧内，正确打√号，错误打×号。
计算机组成原理第四版课后题答案五,六章
第五章1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR ）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：256×32位=1KB7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
计算机组成原理-9套考试试卷
计算机组成原理题库计算机组成原理试卷１一、填空题（共 20 分，每空 1 分）1．在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是、和。
2．设 n = 8 （不包括符号位），则原码一位乘需做次移位和最多次加法，补码 Booth 算法需做次移位和最多次加法。
3．设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。
4．一个总线传输周期包括、、和四个阶段。
5．CPU 采用同步控制方式时，控制器使用和组成的多极时序系统。
6．在组合逻辑控制器中，微操作控制信号由、和决定。
二、名词解释（共 10 分，每题 2 分）1．机器周期答：机器周期：基准，存取周期。
2．周期挪用答：周期挪用：DMA 方式中由 DMA 接口向 CPU 申请占用总线，占用一个存取周期。
3．双重分组跳跃进位答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。
从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。
其中直接编码速度最快，字段编码要经过译码，故速度受影响。
5．超标量答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
三、计算题（5 分）四、简答题（15 分）1．某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备 97 种操作。
操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。
（5 分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。
北邮考研计算机组成原理专业课试卷及答案2002-2006
北京邮电大学
北京邮电大学2002年硕士研究生入学考试试题
一 .选择题 （每小题1分，共10分）。
C 1.在机器数___中，零的表示形式是唯一的。 A. 原码 B.补码 C. 补码和移码 D. 原码和反码 C 2. 下列数中最小的数是___. A.(101001)2 B.(52)8 C.(101001)BCD D.(233)16 3. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数 D 目是___。 A. 8, 512 B. 512, 8 C. 18, 8 D. 19 ,8 C,D 4. 在下面描述的汇编语言基本概念中，不正确的表述是___。 A. 对程序员的训练要求来说，需要硬件知识。 B. 汇编语言对机器的依赖性高。 C. 用汇编语言编写程序的难度比高级语言小。 D. 汇编语言编写的程序执行速度比高级语言慢。 5．交叉存储器实质上是一种___存储器，它能___执行___独立的读写操作。 A A. 模块式，并行，多个 B.模块式，串行，多个 C. 整体式，并行，一个 D.整体式，串行，多个
《计算机组成原理》 2003考研题及答案
北京邮电大学
北京邮电大学2003年硕士研究生入学考试试题
一 .填空 （每小题2分，共12分）。 1. 内部总线是指A.______ 内部连接各逻辑部件的一组 CPU 数据传输线 三态缓冲门 多路开关 B._____________，它用C._____________和D._________来实 现。 2. 存储器的读出时间通常称为A.___________，它定义为 存取时间 B._____________________________________________________. 从存储器接受读出请求到所要的信息出现在它的输出端的时间 为便于读写控制，存储器设计时写入时间和读出时间相等，但 小于 事实上写入时间C.______读出时间。 数据寻址 3. 形成操作数地址的方式，称为A.________方式,操作数可放在 专用 通用 B._______寄存器，C.________寄存器，内存和指令中。 流水 流水 4. RISC机器一定是A._______CPU。奔腾CPU是B.______CPU，但 CISC 奔腾机是C._______机器。 控制权 5. 为了解决多个A.________同时竞争总线B._______，必须具有 主设备 总线仲裁 C._________部件。 平等 6. IEEE1394的一个重大特点是各被连接的设备的关系是A.____ PC 自成系统 的，不用B._____介入也能C.__________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本科生期末试卷（九）
一、选择题（每小题2分，共30分）
1运算器的核心功能部件是（）。
A 数据总线
B ALU
C 状态条件寄存器
D 通用寄存器
2某单片机字长32位，其存储容量为4MB。
若按字编址，它的寻址范围是（）。
A 1M
B 4MB
C 4M
D 1MB
3某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（）。
A 20
B 28
C 30
D 32
4双端口存储器所以能进行高速读/写操作，是因为采用（）。
A 高速芯片
B 新型器件
C 流水技术
D 两套相互独立的读写电路
5单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（）。
A 堆栈寻址方式
B 立即寻址方式
C 隐含寻址方式
D 间接寻址方式
6为确定下一条微指令的地址，通常采用断定方式，其基本思想是（）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
7微程序控制器中，机器指令与微指令的关系是（）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（）。
A 地址寄存器
B 程序计数器
C 指令寄存器
D 通用寄存器
9某寄存器中的数值为指令码，只有CPU的（）才能识别它。
A 指令译码器
B 判断程序
C 微指令
D 时序信号
10为实现多级中断，保存现场信息最有效的方法是采用（）。
A 通用寄存器
B 堆栈
C 主存
D 外存
11采用DMA方式传送数据时，每传送一个数据，就要占用一个（）的时间。
A 指令周期
B 机器周期
C 存储周期
D 总线周期
12将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力
13下面陈述中，不属于虚存机制要解决的问题项是（）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长
14进程从运行状态转入就绪状态的可能原因是（）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15安腾处理机的一组指令中，可以并行执行的指令是（）。
A Id8 r1=[r3]
B add r6=r8,r9
C SUB r3=r1,r4
D add r5=r3,r7
二、简答题（每小题8分，共16分）
1为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用方式，DMA控制器占用总线进行数据交换期间，CPU处于何种状态？
2何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？
三、分析设计题（12分）
某I/O系统中有四个设备，它们的数据传输率为：磁盘（500000位/秒），磁带（200000位/秒），打印机（3000位/秒），显示器（2000位/秒）。
请用中断方式、DMA方式组织此I/O系统，画出包括主存、CPU 中总线仲裁器在内的I/O方式结构框图（注意设备的优先级）。
四、计算题（12分）
某机字长64位，加法器中每4位构成一个小组，每4个小组构成一个大组，全加器的进位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的延迟时间、大组内和大组间的并行进位的延迟时间均为20ns。
(1)该加法器采用串行进位方式时，完成一次加法需要多少时间？
(2)该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？
(3)该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组间采用串行进位，完成一次加法需要多少时间？
(4)该加法器采用两级分组时，小组内、大组内、大组间均采用并行进位，完成一次加法需要多少时间？
五、分析题（12分）
指令流水线有取指令（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）五个过程段，共有12条指令连续输入此流水线。
(1)画出流水线的时空图，假设时钟周期100ns。
(2)求流水线的实际吞吐率。
求流水处理器的加速比。
六、设计题（16分）
图1所示为传送（MOV，OP码IR
0IR
1
00）、加法（ADD，OP码IR
IR
1
01）、取反（COM，OP码IR
IR
1
10）、
十进制加法（ADT，OP码IR
0IR
1
11）四条指令的微程序流程图，每一框表示一个CPU周期。
其中r
s
,r
d
为8个
通用寄存器R
～R7，每个CPU周期含4个时钟脉冲T1～T4。
①设微指令的微命令字段为12位，判别字段和下址字段是多少位？
②控制存储器E2PROM存储容量至少是多少？
③给每条微指令分配一个确定的微地址（二进制编码表示）。
④写出微地址转移逻辑表达式和转移逻辑图。
⑤画出微程序控制器结构图。