集成电路制造用溅射靶材的应用及发展趋势

集成电路制造用溅射靶材的应用及发展趋势

在半导体集成电路制造工艺过程中以具有较低电阻率的铜导体薄膜代替铝膜布线工艺; 在平面显示器产业中, 各种不同的显示器(如LCD、PDP、OL ED 及FED 等) 的同步发展, 以期有朝一日能大量取代体积大而笨重的阴极射线管显示器(CRT ) , 作为电脑及计算机的显示器; 在信息存储产业中, 磁介质记录机的存储容量不断增加, 新的光碟式记录体又不断

推陈出新。这些都对所需溅射靶材的质量提出了越来越高的要求, 在需求数量方面也是逐渐增加。据统计1998 年全球使用了大约2690 t重的各类溅射靶材, 溅射出了317×1000000m²的薄膜; 而到了1999 年全球增加到使用了2880 t 重的各类溅射靶材, 溅射制作出了363×106m 2 的薄膜。

从我国近几年来电子信息产业的迅速发展情况来看, 6～ 12 英寸集成电路的生产线、光盘生产线及LCD、PDP 显示器生产线均有大量合资或独资企业出现。我国已逐渐成为了世界上薄膜溅射靶材的最大需求地区之一, 这一巨大市场也必然受到世界上各大溅射靶材制

造厂家的极大关注。希望我们国内的有关研究机构和靶材制造企业, 对此也给予足够的重视, 积极针对不同产业使用的溅射靶材进行相关的技术开发, 逐步建立自主性的高级金属电子

材料的制造产业。

集成电路产业

集成电路用靶材在全球靶材市场占较大份额，其溅射产品主要包括电极互连线膜、阻挡层薄膜、接触薄膜、光盘掩膜、电容器电极膜、电阻薄膜等。其中薄膜电阻器是薄膜昆合集成电路中用量最多的元件，而电阻薄膜用靶材中Ni—cr合金的用量很大。

一般来说，集成电路用溅射靶材的晶粒尺寸必须控制在100μ m以下，甚至其结晶取向也须控制，而在靶材的化学纯度方面，对于0．35μ m线宽工艺，要求靶材的化学纯度为

4N5(99．995％)以上，0．25μ m线宽工艺，溅射靶材的化学纯度则必须在5N(99．999％)，甚至6N(99．9999％)以上。

集成电路产业

在半导体或微电子相关产业中, 经常使用的溅射靶材如表1 所示。与其他产业相比, 集成电路产业对于溅射靶及溅射薄膜的需求是最高乃至最苛刻的。例如, 对于溅射所淀积薄膜的厚度均匀性的要求, 通常为3 倍的厚度分布标准偏差( standard deviat ion ) 应小于5%; 另外, 随着半导体布线宽度的不断减小, 对于镀膜的夹杂物(inclu sion) 及缺陷(defect) 的要求也愈来愈高。这些对镀膜质量的严格要求反映到溅射靶时, 即为溅射靶材料的微观结构及化学纯度应符合相应工艺要求。

一般来说, 溅射靶材的晶粒尺寸必须控制在100 Lm 以下, 甚至其结晶结构的趋向性也必须受到控制, 而在靶材的化学纯度方面, 对于0. 35 Lm 线宽工艺, 要求靶材的化学纯度在4 N 5 (99. 995% ) 以上, 0. 25 Lm 线宽工艺, 溅射靶材的化学纯度则必须在5N (99. 999% ) , 甚至6N (99. 9999% ) 以上。而随着晶片尺寸逐渐增大(8～ 12 英寸) , 相对来说所使用的溅射靶材尺寸也将随之增大。此外, 除上述对溅射靶材在纯度与微观组织的要求外, 靶材的形状也必须能满足溅射设备生产厂的需求(Applied Materials, Varian, Anelva 及U lvac 等)。

在微电子产业(包括半导体集成电路、混合IC、薄膜电阻、薄膜电容等产业) 中使用溅射靶材总量统计和需求预测如表2 所示。

集成电路制造用溅射靶材类型

在集成电路制造过程中, 溅射靶材用于制备互连线薄膜和阻挡层薄膜。目前集成电路制造用得最多的互连线材料是Al 及Al 合金, 相应的阻挡层金属是Ti 或WTi 。随着集成电路技术进入甚大规模集成电路(ULSI) 时代, 当器件特征尺寸缩小到深亚微米以下时, 由于铝线的抗电迁移和抗应力迁移能力较差,易形成布线空洞, 造成电路失效, 使铝金属互连的可靠性成为严重的问题, 采用金属铜布线成为发展方向。铜与铝相比较, 具有更高的抗电迁移能力及更低的电阻率, 这意味着互连线在具有同等甚至更强电流承载能力的同时可以做得更小、更密集。此外, 还可以将铜布线做得更薄, 从而减小相邻互连线之间的互相干扰。低电阻还意味着提高了芯片速度。目前世界上几乎每个生产130 nm 逻辑器件的公司都在使用铜工艺。铜互连采用的阻挡层金属材料为Ta 。

近10 年来, 中国电子信息产品制造业以3 倍于GDP 增长的速度高速发展[1 ] , 集成电路作为信息产品的核心, 也保持着稳定的增长。集成电路晶圆制造的基本操作可以分为4 大类: 薄膜制作、光刻、掺杂和热处理[2～3 ] 。随着集成规模的逐步扩大、器件特征尺寸的降低, 线宽的减小和连线层数增加, 金属薄膜的制备已成为影响IC 发展的关键因素之一。目前金属薄膜的制备方法有: 物理气相沉积PVD、化学气相沉积CVD 和电镀等。

世界上主要的集成电路制造用溅射靶材的生产厂家有: Tosoh SMD , Honeywell , Paxair (MRC) ,Nikko , Cabot 。主要生产溅射系统的厂家有: Applied materials , Anelva , Novellus (Varian) , Ulvac , MRC 。

2000 年以来, 我国内地已成为全球半导体产业投资的热点地区, 集成电路制造业正迅猛发展,各种高纯金属溅射靶材的需求也逐年增多, 但由于原材料的限制, 高端靶材仍依赖进口, 加强对集成电路用高纯金属及其合金靶材的研究已迫在眉睫。

溅射靶材制作面临的重要技术课题

1 如何提高溅射靶材利用率

在平面磁控溅射过程中,由于正交电磁场对溅射离子的作用关系,溅射靶在溅射过程中将产生不均匀冲蚀(Erosion)现象,从而造成溅射靶材的利用率普遍低下。因此如何提高溅射靶材的利用率受到极大地关注。通常,长方形溅射靶的利用率(重量百分比)一般不超过28%;而圆形溅射靶不超过35%,实际上溅射靶材的利用率控制在25%左右。

2 大面积溅射靶材制作技术

一般说来,除了信息存储产业外,其他各个产业如半导体硅片尺寸,平面显示器的尺寸的发展,都要求淀积基板朝着大型化方向发展的趋势。如果进行简要计算特定尺寸基板所需的靶材尺寸,只需将基

板尺寸(边长或直径)扩大20%即可。这时,作为靶材制造厂商所面临的最大问题是如何确保大尺寸溅射靶材的微观结构与组织的均一性(Microstructural Uniformity)及避免产生缺陷(Defect)。特别是溅射靶材的微观结构的均匀性对于溅射时的成膜速率、淀积薄膜的质量及厚度分布等均有很大的影响。根据有关研究表明,细晶粒结构的溅射靶材的成膜速率大于粗晶粒靶。因此,当靶材在面尺寸上的晶粒分布不均匀时,首先将造成淀积薄膜厚度分布的不均匀现象。

3 如何抑制溅射过程中微粒的产生

溅射镀膜的过程中,所谓微粒(Particle)是指溅射靶受到高能离子轰击时产生的大尺寸的靶材颗粒或微粒,或成膜之后膜材受二次电子轰击出来形成的微粒。这些微粒的产生对于所形成薄膜的质量有很大的影响,尤其是对于薄膜品质要求非常苛严的微电子产业。如在VLSI制作工艺过程中,每150mm直径硅片所能允许的微粒数必须小于30个。这些微粒产生的主要原因之一是由于溅射靶材的结构致密性不够,溅射时靶材内部孔隙内存在的气体突然释放所造成的。这种飞溅微粒的现象最常发生在以粉末工艺制造的溅射靶(如热压成形、烧结、高温喷涂成型等)。因此,如何提高溅射靶致密度亦是重要技术课题之一。

溅射靶材的发展趋势

1 解决靶材利用率低

在平面磁控溅射过程中,由于正交电磁场对溅射离子的作用关系,溅射靶在溅射过程中将产生不均匀冲蚀(Erosion)现象,从而造成溅射靶材的利用率普遍低下,只有30%左右。近年来,设备改善后靶材的利用率提高到50%左右。怎样提高溅射靶材的利用率是今后研究设计靶材、溅射设备的主要发展方向之一。

2 解决溅射过程中的微粒飞溅

溅射镀膜的过程中,致密度较小的溅射靶受轰击时,由于靶材内部孔隙内存在的气体突然释放,造成大尺寸的靶材颗粒或微粒飞溅,或成膜之后膜材受二次电子轰击造成微粒飞溅。这些微粒的出现会降低薄膜品质。如在VLSI制作工艺过程中,每150 mm直径硅片所能允许的微粒数必须小于30个。怎样解决溅射靶材在溅射过程中的微粒飞溅也是今后研究与设计靶材的发展方向之一。一般,粉末冶金工艺制备的溅射靶材大都存在致密度低的问题,容易造成微粒飞溅。因此,对熔融铸造法制备的靶材,可采用适当的热加工或热处理来提高其致密度;而对粉末冶金溅射靶材则应提高原料粉末纯度,并采用等离子烧结、微波烧结等快速致密化技术,以降低靶材孔隙率。

3 解决靶材的结晶取向

靶材溅射时,靶材中的原子最容易沿着密排面方向择优溅射出来,材料的结晶方向对溅射速率和溅射膜层的厚度均匀性影响较大。因此,获得一定结晶取向的靶材结构对解决上述问题至关重要。但要使靶材组织获得一定取向的结晶结构,存在较大难度,只有根据靶材的组